本发明涉及通信
技术领域：
：，尤其涉及一种控制电路、液晶显示驱动模组及液晶显示装置。
背景技术：
：：随着液晶显示技术的迅速发展，液晶显示装置在人们生活中已经很常见，并且为用户带来了新的视觉体验。液晶显示驱动模组的驱动芯片的外部电源供电主要包括vddi信号、avdd信号和avee信号，正常情况下是vddi信号在avdd信号和avee信号之前上电，vddi信号在avdd信号和avee信号之后下电，三者共同作用以使液晶显示驱动模组正常工作。但是，在异常情况下，avdd信号、avee信号可能在vddi信号之前上电，或者avdd信号、avee信号可能在vddi信号之后下电，对驱动芯片造成损坏的概率比较大。技术实现要素：本发明实施例提供一种控制电路、液晶显示驱动模组及液晶显示装置，以解决在异常情况下，对驱动芯片造成损坏的概率比较大的问题。为了解决上述技术问题，本发明是这样实现的：第一方面，本发明实施例提供了一种控制电路，用于控制输入至显示模组的驱动芯片的多个电源信号的通断时序，所述控制电路包括分别接收不同的外部电源信号的第一输入端和第二输入端，所述控制电路依次控制所述第一输入端、所述第二输入端输入电源信号至所述驱动芯片，且依次控制所述第二输入端、所述第一输入端掉电。第二方面，本发明实施例还提供一种液晶显示驱动模组，包括驱动芯片，所述液晶显示驱动模组还包括上述控制电路。第三方面，本发明实施例还提供一种液晶显示装置，包括上述液晶显示驱动模组。本发明实施例的一种控制电路，用于控制输入至显示模组的驱动芯片的多个电源信号的通断时序，所述控制电路包括分别接收不同的外部电源信号的第一输入端和第二输入端，所述控制电路依次控制所述第一输入端、所述第二输入端输入电源信号至所述驱动芯片，且依次控制所述第二输入端、所述第一输入端掉电。这样，通过控制不同电源信号的时序，尽可能的保证了不同电源信号正常的时序，从而减小了驱动芯片损坏的概率。附图说明为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1是本发明实施例提供的控制电路的结构示意图之一；图2是本发明实施例提供的控制电路的结构示意图之二；图3是本发明实施例提供的控制电路的结构示意图之三；图4是本发明实施例提供的控制电路的结构示意图之四；图5是本发明实施例提供的控制电路的结构示意图之五；图6是本发明实施例提供的控制电路的结构示意图之六。具体实施方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。参见图1，图1是本发明实施例提供的控制电路的结构示意图，所述控制电路用于控制输入至显示模组的驱动芯片的多个外部电源信号的通断时序，如图1所示，所述控制电路包括分别接收不同的外部电源信号的第一输入端101和第二输入端102，所述控制电路依次控制所述第一输入端101、所述第二输入端102输入电源信号至所述驱动芯片，且依次控制所述第二输入端102、所述第一输入端101掉电。本实施例中，上述第一输入端101可以为vddi输入端，上述第二输入端102可以为avdd输入端或者avee输入端。这样可以保证vddi信号在avdd信号或者avee信号之前输入至驱动芯片，以及avdd信号或者avee信号在vddi信号之前掉电。上述控制电路包括电容，通过电容依次控制所述第二输入端、所述第一输入端掉电。这样，通过控制不同电源信号的时序，尽可能的保证了不同电源信号正常的时序，从而减小了驱动芯片损坏的概率。可选的，所述第二输入端包括第二子输入端和第三子输入端，所述第二子输入端、所述第三子输入端分别接收不同的外部电源信号，所述控制电路依次控制所述第一输入端、所述第二子输入端、以及所述第三子输入端输入电源信号至所述驱动芯片，且依次控制所述第三子输入端、所述第二子输入端、以及所述第一输入端掉电。该实施方式中，上述第二输入端包括第二子输入端和第三子输入端，所述第二子输入端、所述第三子输入端分别接收不同的外部电源信号，所述控制电路依次控制所述第一输入端、所述第二子输入端、以及所述第三子输入端输入电源信号至所述驱动芯片，且依次控制所述第三子输入端、所述第二子输入端、以及所述第一输入端掉电。这样，可以保证多个不同电源信号的正常时序，从而减小了驱动芯片损坏的概率。可选的，所述第一输入端为vddi输入端，所述第二子输入端为avee输入端，所述第三子输入端为avdd输入端；或者，所述第一输入端为vddi输入端，所述第二子输入端为avdd输入端，所述第三子输入端为avee输入端。该实施方式中，若所述第一输入端为vddi输入端，所述第二子输入端为avee输入端，所述第三子输入端为avdd输入端，那么可以保证vddi信号、avee信号、avdd信号依次输入至驱动芯片；以及avdd信号、avee信号、vddi信号在驱动芯片端依次掉电。该实施方式中，若所述第一输入端为vddi输入端，所述第二子输入端为avdd输入端，所述第三子输入端为avee输入端，那么可以保证vddi信号、avdd信号、avee信号依次输入至驱动芯片；以及avee信号、avdd信号、vddi信号在驱动芯片端依次掉电。这样，通过控制avdd信号、avee信号和vddi信号的正常时序，减小了驱动芯片内部闩锁大电流而损坏的概率。可选的，所述第一输入端为vddi输入端，所述第二子输入端为avee输入端，所述第三子输入端为avdd输入端，所述控制电路包括：第一电阻r1，所述第一电阻r1的第一端与所述vddi输入端连接；n型场效晶体管m1，所述n型场效晶体管m1的栅极与所述第一电阻r1的第二端连接，所述n型场效晶体管m1的第一极与所述avee输入端连接，所述n型场效晶体管m1的第二极与所述驱动芯片连接；第一电容c1，所述第一电容c1的第一端与所述第一电阻r1的第二端连接，所述第一电容c1的第二端接地，或者所述第一电容c1的第二端与所述n型场效晶体管m1的第二极连接；第二电阻r2，所述第二电阻r2的第一端与所述n型场效晶体管m1的第二极连接；p型场效晶体管m2，所述p型场效晶体管m2的栅极与所述第二电阻r2的第二端连接，所述p型场效晶体管m2的第一极与所述avdd输入端连接，所述p型场效晶体管m2的第二极与所述驱动芯片连接；第二电容c2，所述第二电容c2的第一端与所述第二电阻r2的第二端连接，所述第二电容c2的第二端接地，或者所述第二电容c2的第二端与所述p型场效晶体管m2的第二极连接。该实施方式中，上述n型场效晶体管m1的第二极与所述驱动芯片连接的部位，与上述p型场效晶体管m2的第二极与所述驱动芯片连接的部位不同。上述场效晶体管的第一极和第二极可以分别为源极和漏极，或者分别为漏极和源极。为了更好的理解上述电路，可以参阅图2和图3，图2和图3均为本发明实施例提供的控制电路的结构示意图。首先可以参阅图2，此时所述第一电容c1的第二端接地，并且所述第二电容c2的第二端接地。vddi信号作为n型场效晶体管m1的gate控制信号，当vddi电压到达时，例如1.8v，vddi信号首先通过第一电阻r1对第一电容c1充电，第一电容c1充电一定时间到达n型场效晶体管m1的开启电压后，avee信号通过n型场效晶体管m1开始输入。输入的avee信号分成多路，一路进入驱动芯片的升压电路。另一路输入的avee信号通过第二电阻r2对第二电容c2进行充电，当第二电容c2充电一段时间达到p型场效晶体管m2的开启电压后，avdd信号通过p型场效晶体管m2输入。因此，即使外部供电发生异常，avdd信号或者avee信号比vddi信号先供电，也不能提前输入到驱动芯片内。例如vddi信号电压为1.8v，第一电阻r1为10k欧姆，第一电容c1为4.7μf。avee信号电压为-5.5v，第二电阻r2为1k欧姆，第二电容c2为1μf。假如avdd信号先上电，avee信号其次，vddi信号最后的异常上电情况发生，由于n型场效晶体管m1和p型场效晶体管m2均未导通，直到vddi信号上电，第一电容c1电位上升，几个毫秒时候后打开n型场效晶体管m1，avee信号上电，然后第二电容c2充电，avdd信号上电输入。这样，保证了三路电源中首先输入vddi信号，使得驱动芯片正常工作起来。vddi信号输入一段时间后，再输入avee信号。avee信号输入一段时间后，接着输入avdd信号，使得驱动芯片的升压电路在avee信号和avdd信号的驱动下工作起来。当主机关机或者主机电源发生异常掉电等情况时，由于第一电容c1和第二电容c2在开机情况下充满了电。vddi、avdd和avee电源断开时，avdd信号会由于其他电容以及寄生电容存在，电容放电一段时间后没有输入而掉电。第一电容c1和第二电容c2由于存储了更多电量，将会多持续输入一段时间。并且，可以设置r1c1大于r2c2，保证vddi信号持续输入的时间大于avee信号持续输入的时间。从而可以做到avdd信号先掉电，avee信号其次，vddi信号最后掉电的期望状态发生。这样，当主机电源关闭的时候，在电路的控制下，先关闭avdd信号，再关闭avee信号，最后关闭vddi信号。图2所示的电路结构，不管外部电压如何异常供电以及异常掉电，通过设置电路可以按照设定需要的电源供电顺序供电或者按照期望的顺序掉电。请再参阅图3，此时所述第一电容c1的第二端与所述n型场效晶体管m1的第二极连接，所述第二电容c2的第二端与所述p型场效晶体管m2的第二极连接。当vddi信号对第一电容c1进行充电打开n型场效晶体管m1时，avee信号(一般-5.5v)输入到节点n1，使得节点n3与节点n1压差增大，加速第一电容c1充电的速度。同时n型场效晶体管m1晶体管的栅极与源极以及栅极与漏极压差增大，使得avee信号的电流通过n型场效晶体管m1的速度加快，即avee信号从0v达到预设值-5.5v的速度加快。同样节点n4与节点n2的压差快速增大提高了avdd信号上电的速度。avdd信号和avee信号的快速上电达到预定电压，可以降低驱动芯片的升压电路逻辑混乱而产生闩锁大电流烧毁驱动芯片的概率，优化了升压电路的电源上电过程。可选的，所述第一输入端为vddi输入端，所述第二子输入端为avdd输入端，所述第三子输入端为avee输入端，所述控制电路包括：第三电阻r3，所述第三电阻r3的第一端与所述vddi输入端连接；第一n型场效晶体管m3，所述第一n型场效晶体管m3的栅极与所述第三电阻r3的第二端连接，所述第一n型场效晶体管m3的第一极与所述avdd输入端连接，所述第一n型场效晶体管m3的第二极与所述驱动芯片连接；第三电容c3，所述第三电容c3的第一端与所述第三电阻r3的第二端连接，所述第三电容c3的第二端接地，或者所述第三电容c3的第二端与所述第一n型场效晶体管m3的第二极连接；第四电阻r4，所述第四电阻r4的第一端与所述第一n型场效晶体管m3的第二极连接；第二n型场效晶体管m4，所述第二n型场效晶体管m4的栅极与所述第四电阻r4的第二端连接，所述第二n型场效晶体管m4的第一极与所述avee输入端连接，所述第二n型场效晶体管m4的第二极与所述驱动芯片连接；第四电容c4，所述第四电容c4的第一端与所述第四电阻r4的第二端连接，所述第四电容c4的第二端接地，或者所述第四电容c4的第二端与所述第二n型场效晶体管m4的第二极连接。该实施方式中，上述第一n型场效晶体管m3的第二极与所述驱动芯片连接的部位，与上述第二n型场效晶体管m4的第二极与所述驱动芯片连接的部位不同。上述场效晶体管的第一极和第二极可以分别为源极和漏极，或者分别为漏极和源极。为了更好的理解上述电路，可以参阅图4，图4为本发明实施例提供的控制电路的结构示意图。如图4所示，此时所述第三电容c3的第二端接地，所述第四电容c4的第二端接地。vddi信号上电后，对第三电容c3充电，一般第三电容c3达到约0.3v即可开始达到开启第一n型场效晶体管m3的阈值电压，第三电容c3继续升压后打开第一n型场效晶体管m3，avdd信号通过第一n型场效晶体管m3输入，一路进入驱动芯片的升压电路，另一路通过第四电阻r4对第四电容c4充电，随着第四电容c4电压上升打开第二n型场效晶体管m4，avee信号即可输入到驱动芯片内。这样，保证了vddi信号先上电，然后avdd信号，最后avee信号的上电顺序。可选的，所述控制电路包括：选择电路；第三n型场效晶体管m5，所述vddi输入端通过所述选择电路与所述第三n型场效晶体管m5的栅极连接，所述第三n型场效晶体管m5的第一极与所述avdd输入端连接，所述第三n型场效晶体管m5的第二极与所述驱动芯片连接；第四n型场效晶体管m6，所述vddi输入端通过所述选择电路与所述第四n型场效晶体管m6的栅极连接，所述第四n型场效晶体管m6的第一极与所述avee输入端连接，所述第四n型场效晶体管m6的第二极与所述驱动芯片连接；所述选择电路用于从所述第三n型场效晶体管m5和所述第四n型场效晶体管m6中依次选择第一目标场效晶体管、第二目标场效晶体管，并依次延时导通所述第一目标场效晶体管、所述第二目标场效晶体管的源极和漏极。该实施方式中，上述第三n型场效晶体管m5的第二极与所述驱动芯片连接的部位，与上述第四n型场效晶体管m6的第二极与所述驱动芯片连接的部位不同。上述场效晶体管的第一极和第二极可以分别为源极和漏极，或者分别为漏极和源极。上述第一目标场效晶体管为第三n型场效晶体管m5时，第二目标场效晶体管就为第四n型场效晶体管m6；上述第一目标场效晶体管为第四n型场效晶体管m6时，第二目标场效晶体管就为第三n型场效晶体管m5。该实施方式中，选择电路可以包括不同的电容，用于控制avdd信号和avee信号的上电和掉电时序。当avee信号早于avdd信号输入至驱动芯片时，第二子输入端为avee输入端，第三子输入端为avdd输入端；当avdd信号早于avee信号输入至驱动芯片时，第二子输入端为avdd输入端avee输入端，第三子输入端为avee输入端。当然，具体的方式可以根据实际的需求对选择电路进行设置，对此本实施方式不作限定。为了更好的理解上述电路，可以参阅图5，图5为本发明实施例提供的控制电路的结构示意图。如图5所示，vddi信号输入的情况下，选择电路工作起来后输出驱动信号，在事先设置好的顺序下，先后打开第三n型场效晶体管m5、第四n型场效晶体管m6，以控制avdd信号先输入，avee信号再输入的顺序。可以事先编好程序固化在驱动芯片的内部，也可以vddi信号上电后驱动芯片工作起来时，对驱动芯片内部编程，确定好avdd信号和avee信号的上电顺序，选择电路输出相应顺序的控制信号。这样，可以通过编程方式灵活控制avdd信号和avee信号的输入。可选的，所述avee输入端与所述驱动芯片的通路上串联有热敏电阻；和/或，所述avdd输入端与所述驱动芯片的通路上串联有热敏电阻。该实施方式中，通过串联热敏电阻的方式，当驱动芯片的升压电路发生闩锁大电流时，电流的增大引起热敏电阻发热而电阻增大，电阻增大降低了流过的电流的大小，从而可以保护驱动芯片。为了更好的理解上述电路结构，可以参阅图6，图6为本发明实施例提供的控制电路的结构示意图。如图6所示，所述avee输入端与所述驱动芯片的通路上串联有热敏电阻r5；以及，所述avdd输入端与所述驱动芯片的通路上串联有热敏电阻r6。当驱动芯片启动工作时avee信号和avdd信号抽取大电流时，特别是驱动芯片的升压电路发生闩锁大电流时，电流的增大引起热敏电阻发热而电阻增大，电阻增大降低了流过热敏电阻的电流大小，从而保护驱动芯片。需要说明的是，本实施例中的电路中除了使用晶体管控制之外，也可以使用晶闸管控制电源的电流来实现。并且，电路中的电阻、热敏电阻和电容可以设置在外部的电路板上，也可以集成到驱动芯片的内部。本发明实施例中介绍的多种可选的实施方式，彼此可以相互结合实现，也可以单独实现，对此本发明实施例不作限定。本发明实施例的一种控制电路，所述控制电路用于控制输入至显示模组的驱动芯片的多个电源信号的通断时序，所述控制电路包括分别接收不同的外部电源信号的第一输入端101和第二输入端102，所述控制电路依次控制所述第一输入端101、所述第二输入端102输入电源信号至所述驱动芯片，且依次控制所述第二输入端102、所述第一输入端101掉电。这样，通过控制不同电源信号的时序，尽可能的保证了不同电源信号正常的时序，从而减小了驱动芯片损坏的概率。本发明实施例还提供一种液晶显示驱动模组，包括驱动芯片，所述液晶显示驱动模组还包括上述控制电路。本发明实施例还提供一种液晶显示装置，包括上述液晶显示驱动模组。本发明实施例中，上述液晶显示装置可以是手机、平板电脑(tabletpersonalcomputer)、膝上型电脑(laptopcomputer)、个人数字助理(personaldigitalassistant，简称pda)、移动上网装置(mobileinternetdevice，mid)或可穿戴式设备(wearabledevice)等等。需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本发明的保护之内。当前第1页12当前第1页12