栅极驱动电路及其驱动方法、和显示装置与流程

本发明涉及显示技术领域，尤其涉及一种栅极驱动电路及其驱动方法、和显示装置。

背景技术：

阵列基板行驱动(gatedriveonarray，简称goa)是指将液晶显示器(liquidcrystaldisplay，简称lcd)的栅极驱动集成在玻璃基板上的移位寄存器。goa电路与阵列基板的栅线连接，作为移位寄存器控制栅线信号。

现有技术中，可以通过增加时钟信号线(clk线)，使得goa电路的预充电和充电的时间变长，进而像素的预充电时间也变长，能够提高显示装置的显示效果。然而，现有的连接方式在clk线增加的同时需要相应的增加帧起始信号线(stv线)，不利于显示装置的窄边框趋势。

技术实现要素：

本发明实施例提供一种栅极驱动电路及其驱动方法、和显示装置，以解决现有的连接方式在clk线增加的同时需要相应的增加stv线，不利于显示装置的窄边框趋势的问题。

为了解决上述技术问题，本发明提供技术方案如下：

第一方面，本发明实施例提供一种栅极驱动电路，包括n级依次级联的移位寄存器单元，每个所述移位寄存器单元用于为与其对应的栅线提供栅极扫描信号，所述栅极驱动电路还包括：

2m根时钟信号线，所述n级移位寄存器单元的时钟信号端分别与所述2m根时钟信号线连接，其中，连续的m根时钟信号线依次与前m级的移位寄存器单元的输入端连接，用于向所述前m级的移位寄存器单元提供上拉信号；所述n为2m的整数倍，所述m为大于或等于1的正整数；

帧起始信号线，用于控制所述连续的m根时钟信号线与所述前m级的移位寄存器单元的输入端之间的导通或隔断。

进一步地，还包括m个开关薄膜晶体管，所述m个开关薄膜晶体管的栅极均与所述帧起始信号线连接，所述m个开关薄膜晶体管的源极分别与所述连续的m根时钟信号线连接，所述m个开关薄膜晶体管的漏极分别与所述前m级的移位寄存器单元的输入端连接。

进一步地，所述帧起始信号线还与后m级的移位寄存器单元的复位端连接，用于向所述后m级的移位寄存器单元提供下拉信号。

进一步地，所述m＝3；

第一时钟信号线与第一级移位寄存器单元的输入端连接，第四时钟信号线与第一级移位寄存器单元的时钟信号端连接；

第二时钟信号线与第二级移位寄存器单元的输入端连接，第五时钟信号线与第二级移位寄存器单元的时钟信号端连接；

第三时钟信号线与第三级移位寄存器单元的输入端连接，第六时钟信号线与第三级移位寄存器单元的时钟信号端连接。

第二方面，本发明实施例还提供一种如上所述的栅极驱动电路的驱动方法，所述方法包括：

在一帧画面的显示时间段内，控制所述帧起始信号线导通所述连续的m根时钟信号线与所述前m级的移位寄存器单元的输入端之间的连接，所述连续的m根时钟信号线依次向所述前m级的移位寄存器单元输入上拉信号；

在所述上拉信号输入完成后所述连续的m根时钟信号线下一次输出之前，控制所述帧起始信号线隔断所述连续的m根时钟信号线与所述前m级的移位寄存器单元的输入端之间的连接。

进一步地，所述控制所述帧起始信号线导通所述连续的m根时钟信号线与所述前m级的移位寄存器单元的输入端之间的连接的步骤，包括：

控制所述帧起始信号线输出导通信号，使所述m个开关薄膜晶体管的源极与漏极之间导通；

所述在所述上拉信号输入完成后所述连续的m根时钟信号线下一次输出之前，控制所述帧起始信号线隔断所述连续的m根时钟信号线与所述前m级的移位寄存器单元的输入端之间的连接的步骤，包括：

在所述上拉信号输入完成后所述连续的m根时钟信号线下一次输出之前，控制所述帧起始信号线输出隔断信号，使所述m个开关薄膜晶体管的源极与漏极之间隔断。

进一步地，控制所述帧起始信号线在所述后m级移位寄存器单元输出栅极扫描信号后，向所述后m级移位寄存器单元提供下拉信号。

进一步地，所述控制所述帧起始信号线在所述后m级移位寄存器单元输出栅极扫描信号后，向所述后m级移位寄存器单元提供下拉信号的步骤，包括：

控制所述帧起始信号线在目标移位寄存器单元输出栅极扫描信号后，向所述目标移位寄存器单元提供下拉信号，其中，所述目标移位寄存器单元为所述后m级移位寄存器单元中的移位寄存器单元。

进一步地，所述驱动所述帧起始信号线在所述后m级移位寄存器单元输出栅极扫描信号后，向所述后m级移位寄存器单元提供下拉信号的步骤，包括：

控制所述帧起始信号线在第n级移位寄存器单元输出栅极扫描信号后，向所述后m级移位寄存器单元提供下拉信号。

第三方面，本发明实施例还提供一种显示装置，包括如上所述的栅极驱动电路。

本发明提供的技术方案中，连续的m根时钟信号与前m级移位寄存器单元的输入端连接，通过一根stv线控制连续的m根时钟信号线分别与前m级的移位寄存器单元的输入端之间导通或隔断，在导通时前m级的移位寄存器单元依次获得连续的m根时钟信号提供的上拉信号，这样显示装置在增加时钟信号线的同时无需增加stv线的数量，便于显示装置的窄边框设计。因此，本发明提供的技术方案能够便于显示装置的窄边框设计。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一实施例提供的栅极驱动电路中stv信号线与前m级移位寄存器单元和后m级移位寄存器单元的连接示意图；

图2为本发明一实施例提供的栅极驱动电路中stv信号线输出的导通信号与连续的三根时钟信号线输出的上拉信号的时序图；

图3为本发明一实施例提供的栅极驱动电路中stv信号线输出的波形图；

图4为本发明一实施例提供的栅极驱动电路的连接示意图；

图5为本发明一实施例提供的栅极驱动电路中前三级移位寄存器单元和后三级移位寄存器单元输出的栅极扫描信号的波形图；

图6为本发明一实施例提供的栅极驱动电路的驱动方法的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

现有技术中，可以通过增加时钟信号线(clk线)，使得goa电路的预充电和充电的时间变长，进而像素的预充电时间也变长，能够提高显示装置的显示效果。然而，现有的栅极驱动电路在多相电路(即多根clk信号线分别与移位寄存器单元连接)的连接方式中，四相电路至少需要两根stv信号线、六相电路至少需要三根stv信号线、八相电路至少需要四根stv信号线……以此类推，stv信号线随clk线的增加而增加，在提高显示装置显示效果的同时会导致边框的宽度增加，不利于显示装置窄边框化的发展趋势。

本发明的实施例针对上述问题，提供一种栅极驱动电路及其驱动方法、和显示装置，以解决现有的连接方式在clk线增加的同时需要相应的增加stv线，不利于显示装置的窄边框趋势的问题。

本发明实施例提供一种栅极驱动电路，包括n级依次级联的移位寄存器单元，每个所述移位寄存器单元用于为与其对应的栅线提供栅极扫描信号，所述栅极驱动电路还包括：

2m根时钟信号线，所述n级移位寄存器单元的时钟信号端分别与所述2m根时钟信号线连接，其中，连续的m根时钟信号线依次与前m级的移位寄存器单元的输入端连接，用于向所述前m级的移位寄存器单元提供上拉信号；所述n为2m的整数倍，所述m为大于或等于1的正整数；

帧起始信号线，用于控制所述连续的m根时钟信号线与所述前m级的移位寄存器单元的输入端之间的导通或隔断。

本发明实施例中，连续的m根时钟信号与前m级移位寄存器单元的输入端连接，通过一根stv线控制连续的m根时钟信号线分别与前m级的移位寄存器单元的输入端之间导通或隔断，在导通时前m级的移位寄存器单元依次获得连续的m根时钟信号提供的上拉信号，这样显示装置在增加时钟信号线的同时无需增加stv线的数量，便于显示装置的窄边框设计。因此，本发明提供的技术方案能够便于显示装置的窄边框设计。

上述n级依次级联的移位寄存器单元包括n个移位寄存器单元，其中，第x级移位寄存器单元的输出端与第x+m级移位寄存器单元的输入端连接，在第x级移位寄存器单元输出栅极扫描信号时能够向第x+m级移位寄存器单元提供上拉信号；第x+m级移位寄存器单元的输出端与第x级移位寄存器单元的复位端连接，在第x+m级移位寄存器单元输出栅极扫描信号时能够向第x级移位寄存器单元提供下拉信号。所述x为大于m且小于n-m的正整数。

n级依次级联的移位寄存器单元的时钟信号端分别与连续的2m根时钟信号线一一对应连接。2m根时钟信号线的信号是循环的，以m＝2为例，可以是clk1、clk2、clk3和clk4为一次循环，也可以是clk3、clk4、clk1和clk2为一次循环。

前m级的移位寄存器单元的输入端依次与连续的m根时钟信号连接，通过1根stv信号线控制前m级的移位寄存器单元与连续的m根时钟信号的导通或断开；在导通的情况下，连续的m根时钟信号依次将上拉信号传输至第一级移位寄存器单元、第二级移位寄存器单元、……、第m级移位寄存器单元。从而n级移位寄存器能够开始依次工作，向对应的栅线提供栅极扫描信号。

后m级的移位寄存器单元的复位端可以是通过额外的电路(dummy电路)提供下拉信号，也可以是通过stv信号线提供下拉信号，在此不作限定。

进一步地，如图1所示，栅极驱动电路还包括m个开关薄膜晶体管，所述m个开关薄膜晶体管的栅极均与所述帧起始信号线连接，所述m个开关薄膜晶体管的源极分别与所述连续的m根时钟信号线连接，所述m个开关薄膜晶体管的漏极分别与所述前m级的移位寄存器单元的输入端连接。

本实施例中，通过stv信号线连接开关薄膜晶体管的栅极，通过stv信号线输出高电平，使得开关薄膜晶体管的源极与漏极导通，从而使得时钟信号线与移位寄存器单元的输入端导通，移位寄存器单元获得上拉信号。在前m级移位寄存器单元都收到上拉信号后，stv信号线输出低电平，使得开关薄膜晶体管的源极与漏极隔断，从而使得时钟信号线与移位寄存器单元的输入端隔断。

如图2所示，以m＝3为例，stv信号线在t1至t2时段输出高电平，使得在t1至t2时段内开关薄膜晶体管的源极与漏极导通，即使得时钟信号线与移位寄存器单元的输入端导通。在t1至t2时段内连续的三根时钟信号线(clk1、clk2和clk3)依次向前三级移位寄存器单元提供上拉信号，从而使得n级移位寄存器单元能够开始正常输出栅极扫描信号。

通过借助开关薄膜晶体管控制连续的m根时钟信号线与前m级的移位寄存器单元的导通或隔断，能够降低控制的功耗、提高控制的稳定性和显示装置的轻薄化。

在一些可选的实施例中，所述帧起始信号线还与后m级的移位寄存器单元的复位端连接，用于向所述后m级的移位寄存器单元提供下拉信号。

本实施例中，stv信号线的输出波形如图3所示，在输出导通信号和隔断信号后，stv信号线还用于向后m级移位寄存器单元提供下拉信号。

stv信号线可以通过在后m级的移位寄存器单元中的移位寄存器单元输出栅极扫描信号后对移位寄存器单元提供下拉信号，从而对每个属于后m级的移位寄存器单元提供下拉信号，具体的，可以借助m个开关薄膜晶体管，每个开关薄膜晶体管的源极连接stv信号线，漏极连接移位寄存器单元的复位端，栅极连接移位寄存器的输出端。在移位寄存器单元输出栅极扫描信号时使开关薄膜晶体管的源极和漏极导通，从而移位寄存器单元得到stv信号线提供的下拉信号。

另外，stv信号线也可以在第m级移位寄存器单元输出栅极扫描信号后统一向后m级的移位寄存器单元提供下拉信号(连接关系如图1所示)。后m级移位寄存器单元只需在下一帧画面的时钟信号到来之前得到下拉信号即可，因此可以在第m级移位寄存器单元输出栅极扫描信号后统一提供下拉信号，降低功耗。

本实施例中，通过stv信号线向后m级移位寄存器单元提供下拉信号，能够省去采用dummy电路占据的边框空间，进一步便于显示装置的窄边框化设计。

如图4所示，以m＝3为例，栅极驱动电路包括6根时钟信号线，分别为第一时钟信号线clk1、第二时钟信号线clk2、第三时钟信号线clk3、第四时钟信号线clk4、第五时钟信号线clk5和第六时钟信号线clk6。

第一时钟信号线clk1与第一级移位寄存器单元goa1的输入端连接，第四时钟信号线clk4与第一级移位寄存器单元goa1的时钟信号端连接；

第二时钟信号线clk2与第二级移位寄存器单元goa2的输入端连接，第五时钟信号线clk5与第二级移位寄存器单元goa2的时钟信号端连接；

第三时钟信号线clk3与第三级移位寄存器单元goa3的输入端连接，第六时钟信号线clk6与第三级移位寄存器单元goa3的时钟信号端连接。

按时间顺序说明n级移位寄存器单元的工作：

由clk1向第一级移位寄存器单元提供上拉信号，再由clk2向第二级移位寄存器单元提供上拉信号，最后由clk3向第三级移位寄存器单元提供上拉信号；

第一级移位寄存器单元得到上拉信号，并在接收clk4的时钟信号时输出栅极扫描信号，在输出栅极扫描信号的同时提供上拉信号给第四级移位寄存器单元；之后，第二级移位寄存器单元得到上拉信号，并在接收clk5的时钟信号时输出栅极扫描信号，在输出栅极扫描信号的同时提供上拉信号给第五级移位寄存器单元；之后，第三级移位寄存器单元得到上拉信号，并在接收clk6的时钟信号时输出栅极扫描信号，在输出栅极扫描信号的同时提供上拉信号给第六级移位寄存器单元；

第四级移位寄存器单元得到上拉信号，并在接收clk1的时钟信号时输出栅极扫描信号，在输出栅极扫描信号的同时提供上拉信号给第七级移位寄存器单元；之后，第五级移位寄存器单元得到上拉信号，并在接收clk2的时钟信号时输出栅极扫描信号，在输出栅极扫描信号的同时提供上拉信号给第八级移位寄存器单元；之后，第六级移位寄存器单元得到上拉信号，并在接收clk3的时钟信号时输出栅极扫描信号，在输出栅极扫描信号的同时提供上拉信号给第九级移位寄存器单元；

以此类推，直至第n-2级移位寄存器单元、第n-1级移位寄存器单元和第n级移位寄存器单元依次输出栅极扫描信号，完成一帧画面显示时段内n行栅极扫描信号的输出。如图5所示，为m＝3时，前三级移位寄存器单元和后三级移位寄存器单元输出的栅极扫描信号的波形。

本发明实施例还提供一种如上所述的栅极驱动电路的驱动方法，如图6所示，所述方法包括：

步骤601：在一帧画面的显示时间段内，控制所述帧起始信号线导通所述连续的m根时钟信号线与所述前m级的移位寄存器单元的输入端之间的连接，所述连续的m根时钟信号线依次向所述前m级的移位寄存器单元输入上拉信号；

步骤602：在所述上拉信号输入完成后所述连续的m根时钟信号线下一次输出之前，控制所述帧起始信号线隔断所述连续的m根时钟信号线与所述前m级的移位寄存器单元的输入端之间的连接。

本发明实施例中，连续的m根时钟信号与前m级移位寄存器单元的输入端连接，通过一根stv线控制连续的m根时钟信号线分别与前m级的移位寄存器单元的输入端之间导通或隔断，在导通时前m级的移位寄存器单元依次获得连续的m根时钟信号提供的上拉信号，这样显示装置在增加时钟信号线的同时无需增加stv线的数量，便于显示装置的窄边框设计。因此，本发明提供的技术方案能够便于显示装置的窄边框设计。

如图3所示，在一帧画面的显示时间段内的开始阶段，stv信号线输出导通信号，导通所述连续的m根时钟信号线与所述前m级的移位寄存器单元的输入端之间的连接，从而在导通时段内所述连续的m根时钟信号线依次向所述前m级的移位寄存器单元输入上拉信号。在所述上拉信号输入完成后，stv信号线输出隔断信号，隔断所述连续的m根时钟信号线与所述前m级的移位寄存器单元的输入端之间的连接，使得后续连续的m根时钟信号线向移位寄存器提供时钟信号。

前m级移位寄存器单元依次得到上拉信号后，通过n级移位寄存器单元之间的连接关系和信号传导(参考对应图4的举例说明，此处不再赘述)，能够使得n级移位寄存器单元开始依次工作，向对应的栅线提供栅极扫描信号。

进一步地，如图1所示，在栅极驱动电路还包括m个开关薄膜晶体管，所述m个开关薄膜晶体管的栅极均与所述帧起始信号线连接，所述m个开关薄膜晶体管的源极分别与所述连续的m根时钟信号线连接，所述m个开关薄膜晶体管的漏极分别与所述前m级的移位寄存器单元的输入端连接的情况下，所述控制所述帧起始信号线导通所述连续的m根时钟信号线与所述前m级的移位寄存器单元的输入端之间的连接的步骤，包括：

控制所述帧起始信号线输出导通信号，使所述m个开关薄膜晶体管的源极与漏极之间导通；

所述在所述上拉信号输入完成后所述连续的m根时钟信号线下一次输出之前，控制所述帧起始信号线隔断所述连续的m根时钟信号线与所述前m级的移位寄存器单元的输入端之间的连接的步骤，包括：

在所述上拉信号输入完成后所述连续的m根时钟信号线下一次输出之前，控制所述帧起始信号线输出隔断信号，使所述m个开关薄膜晶体管的源极与漏极之间隔断。

本实施例中，通过stv信号线连接开关薄膜晶体管的栅极，通过stv信号线输出高电平，使得开关薄膜晶体管的源极与漏极导通，从而使得时钟信号线与移位寄存器单元的输入端导通，移位寄存器单元获得上拉信号。在前m级移位寄存器单元都收到上拉信号后，stv信号线输出低电平，使得开关薄膜晶体管的源极与漏极隔断，从而使得时钟信号线与移位寄存器单元的输入端隔断。

如图2所示，以m＝3为例，stv信号线在t1至t2时段输出高电平，使得在t1至t2时段内开关薄膜晶体管的源极与漏极导通，即使得时钟信号线与移位寄存器单元的输入端导通。在t1至t2时段内连续的三根时钟信号线(clk1、clk2和clk3)依次向前三级移位寄存器单元提供上拉信号，从而使得n级移位寄存器单元能够开始正常输出栅极扫描信号。

通过借助开关薄膜晶体管控制连续的m根时钟信号线与前m级的移位寄存器单元的导通或隔断，能够降低控制的功耗、提高控制的稳定性和显示装置的轻薄化。

在一可选的实施例中，所述帧起始信号线还与后m级的移位寄存器单元的复位端连接；所述栅极驱动电路的驱动方法还包括：

控制所述帧起始信号线在所述后m级移位寄存器单元输出栅极扫描信号后，向所述后m级移位寄存器单元提供下拉信号。

本实施例中，通过stv信号线向后m级移位寄存器单元提供下拉信号，能够省去采用dummy电路占据的边框空间，进一步便于显示装置的窄边框化设计。

在一可选的实施方式中，所述控制所述帧起始信号线在所述后m级移位寄存器单元输出栅极扫描信号后，向所述后m级移位寄存器单元提供下拉信号的步骤，包括：

控制所述帧起始信号线在目标移位寄存器单元输出栅极扫描信号后，向所述目标移位寄存器单元提供下拉信号，其中，所述目标移位寄存器单元为所述后m级移位寄存器单元中的移位寄存器单元。

本实施方式中，stv信号线通过在后m级的移位寄存器单元中的目标移位寄存器单元输出栅极扫描信号后对目标移位寄存器单元提供下拉信号，从而对每个属于后m级的移位寄存器单元提供下拉信号，具体的，可以借助m个开关薄膜晶体管，每个开关薄膜晶体管的源极连接stv信号线，漏极连接移位寄存器单元的复位端，栅极连接移位寄存器的输出端。在移位寄存器单元输出栅极扫描信号时使开关薄膜晶体管的源极和漏极导通，从而移位寄存器单元得到stv信号线提供的下拉信号。

stv信号线在目标移位寄存器单元输出栅极扫描信号后为目标移位寄存器单元提供下拉信号，使得目标移位寄存器单元能够准备好应对下一帧画面的上拉信号，确保目标移位寄存器的正常工作。

在另一可选的实施方式中，所述驱动所述帧起始信号线在所述后m级移位寄存器单元输出栅极扫描信号后，向所述后m级移位寄存器单元提供下拉信号的步骤，包括：

控制所述帧起始信号线在第n级移位寄存器单元输出栅极扫描信号后，向所述后m级移位寄存器单元提供下拉信号。

本实施方式中，stv信号线通过在第n级移位寄存器单元输出栅极扫描信号后统一向后m级的移位寄存器单元提供下拉信号(连接关系如图1所示)。

由于后m级移位寄存器单元只需在下一帧画面的时钟信号到来之前得到下拉信号即可，因此可以在第m级移位寄存器单元输出栅极扫描信号后统一提供下拉信号，降低功耗。

本发明实施例还提供了一种显示装置，包括如上所述的栅极驱动电路。所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑、导航仪等任何具有显示功能的产品或部件，其中，所述显示装置还包括柔性电路板、印刷电路板和背板。

除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。

上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本发明的保护之内。