GOA电路及液晶显示器的制作方法

本发明涉及显示技术领域，尤其涉及一种goa电路及液晶显示器。

背景技术：

随着薄膜晶体管(thinfilmtransistor，tft)性能的提升，数组基板行扫描驱动(gatedriveronarray，goa)技术是利用薄膜晶体管液晶显示器array制程，将gate行扫描驱动信号制作在array基板上，实现对gate逐行扫描的驱动方式的一项技术，目前已经普遍应用于我们的面板中，goa技术具有很多的优点，可以提升产品良率，实现无边框设计等。

随着市场对产品要求的不断提高，大尺寸、高分辨率、高刷新频率的液晶面板成为各大厂商竞相发展的目标，随着窄边框设计的日益流行，面板设计的周边空间被逐渐压缩，在传统的goa电路设计中，每一级goa电路的布线空间高度h和对应的像素尺寸是一致的，现在4k或者更高分辨率(pixelperinch，ppi)产品的逐渐普及，像素的尺寸越来越小，留给goa电路进行布线的空间高度也随之减小，由于高度受到限制，在布线时只能用更大的宽度来进行弥补，且goa电路本身的尺寸也越来越大，功能越来越复杂导致边框变得越来越宽，对窄边框的设计非常不利。

技术实现要素：

本发明实施例提供一种goa电路及液晶显示器，通过将goa电路中相邻两级之间的goa单元设置为共用同一个下拉维持电路，减少了goa电路中电路的数量，节省了goa电路所占据的空间，且同时提高了tft器件中电路的使用效率，有利于液晶显示器的窄边框设计。

为了解决上述问题，第一方面，本申请提供一种goa电路，用于液晶显示器，该goa电路包括2n个goa单元，所述2n个goa单元中第n级goa单元与第n+1级goa单元共用同一个下拉维持电路，其中，n为正整数。

进一步的，该第n级goa单元依次对显示区域的第n级水平扫描线充电，所述第n级goa单元包括上拉控制电路、上拉电路、下传电路、下拉电路和时钟信号线；

其中，所述n级上拉控制电路与所述n+1级上拉控制电路采用相同的控制信号。

进一步的，该上拉控制电路包括第一薄膜晶体管t11，所述第一薄膜晶体管t11的栅极用以接受第n-4级的goa单元的触发信号，第一薄膜晶体管t11的源极与所述下传电路连接；

其中，m大于或等于2，n大于4。

进一步的，该信号下传电路包括第二薄膜晶体管t22，所述第二薄膜晶体管t22的栅极与所述第一薄膜晶体管t11的源极连接，所述第二薄膜晶体管t22的漏极与时钟信号线连接，所述第二薄膜晶体管t22的源极与所述下拉单元连接，所述信号下传电路用以控制下一级goa单元中信号的打开和关闭。

进一步的，该上拉电路包括第三薄膜晶体管t21，所述第三薄膜晶体管t21的漏极与当前信号下传电路所属的goa单元同级的扫描线连接。

进一步的，该信号下拉电路包括第四薄膜晶体管t41和第五薄膜晶体管t31，所述第四薄膜晶体管t41的栅极与所述第五薄膜晶体管t31的栅极连接，所述第四薄膜晶体管t41的漏极与所述第二薄膜晶体管t22的栅极连接，所述第四薄膜晶体管t41的源极与当前信号下拉电路所属的goa单元同级的下拉信号线连接，所述第五薄膜晶体管t31的栅极与所述第四薄膜晶体管t41的栅极连接，所述第五薄膜晶体管t31的漏极与当前goa电路中的扫描线连接，所述第五薄膜晶体管t31的源极与当前信号下拉电路所属的goa单元同级的下拉信号线连接。

进一步的，该下拉维持电路包括第六薄膜晶体管t51、第七薄膜晶体管t52、第八薄膜晶体管t53和第九薄膜晶体管t54；所述第六薄膜晶体管t51的栅极与第六薄膜晶体管t51的漏极连接高电平信号所述第六薄膜晶体管t51的源极与所述第七薄膜晶体管t52的漏极连接；所述第七薄膜晶体管t52的源极与当前信号下拉电路所属的goa单元同级的下拉信号线连接；所述第七薄膜晶体管t52的栅极和第一薄膜晶体管t11漏极相连接。

进一步的，该第八薄膜晶体管t53的栅极与所述第六薄膜晶体管t51的源极连接，所述第八薄膜晶体管t53的源极与所述第九薄膜晶体管t54的漏极相连接，所述第八薄膜晶体管t53的漏极与所述第六薄膜晶体管t51的漏极相连接；所述第九薄膜晶体管t54的栅极与所述第一薄膜晶体管t11的漏极连接，所述第九薄膜晶体管t54的源极与当前信号下拉电路所属的goa单元同级的下拉信号线连接。

进一步的，该goa单元还包括自举电容电路，所述自举电容电路的一端为第一节点，所述自举电容电路通过所述第一节点与第一薄膜晶体管t11的源极连接所述自举电容电路用以维持当前goa单元中栅极信号点的电位。

第二方面，本发明还申请一种液晶显示器，所述液晶显示器包括如上任一项所述的goa电路。

附图说明

为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明所提供的一种goa电路中各个电路的连接关系一实施例示意图；

图2为本发明提供的一种goa电路中各个位置的一实施例波形图；

图3为本发明提供的一种下拉维持电路的一实施例示意图；

图4为本发明提供的goa电路中元器件的具体连接关系图。

具体实施方式

以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。

附图和说明被认为在本质上是示出性的，而不是限制性的。在图中，结构相似的单元是用以相同标号表示。另外，为了理解和便于描述，附图中示出的每个组件的尺寸和厚度都是任意示出的，但是本发明不限于此。

在附图中，为了清晰起见，夸大了层、膜、面板、区域等的厚度。在附图中，为了理解方便和便于描述，夸大了一些层和区域的厚度。需要说明的是，当例如层、膜、区域或基底的组件被称作“在”另一组件“上”时。所述组件可以直接在所述另一组件上，或者也可以存在中间组件。

另外，在说明书中，除非明确地描述为相反的，否则词语“包括”将被理解为意指包括所述组件，但是不排除任何其他组件。此外在说明书中，“在……上”意指位于目标组件上方或者下方，而不意指必须位于基于重力方向的顶部上。

为更进一步阐述本发明为达成预定发明所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的goa电路及液晶显示器，其具体实施方式、结构、特征及其功效，详细说明如下。

请参阅图1，为本发明所提供的一种goa电路中各个电路的连接关系一实施例示意图，下面以第n级goa单元和第n+1级goa单元为例，该goa电路可以包括：n级上拉控制电路、n级上拉电路、n级下传电路、n级下拉电路、n级自举电容和n+1上拉控制电路、n+1级上拉电路、n+1级下传电路、n+1级下拉电路、n+1级下拉维持电路、n+1级自举电容。

其中，n级上拉电路及下拉维持电路分别与第n级栅极信号点q(n)和第n级水平扫描线g(n)连接，n级上拉控制电路、n级下拉电路与第n级栅极信号点q(n)连接。

n+1级上拉电路及下拉维持电路分别与第n+1级栅极信号点q(n+1)和第n+1级水平扫描线g(n+1)连接，n+1级上拉控制电路、n+1级下拉电路与第n+1级栅极信号点q(n+1)连接。

下拉维持电路在第n级水平扫描线g(n)充电后维持第n级栅极信号点q(n)及第n级水平扫描线g(n)的电位至低电位，在第n+1级水平扫描线g(n+1)充电后维持第n+1级栅极信号点q(n+1)及第n级水平扫描线g(n+1)的电位至低电位。

具体地，n级上拉控制电路在接收信号后抬高第n级栅极信号点q(n)的电位值高电位并控制n级上拉电路打开，接收n级时钟信号ck(n)从而对第n级水平扫描线g(n)充电，充电完成后，n级下拉电路下拉第n级栅极信号点q(n)的电位至低电位，同时关闭n级上拉电路，下拉维持电路下拉并维持第n级栅极信号点q(n)和第n级水平扫描线g(n)的电位至低电位并维持低电位。

两级电路的工作期间，下拉维持电路在第一时钟信号ck1和第二时钟信号ck2的控制下同时下拉两级电路的电位至低电位并维持低电位。

参阅图2为本发明所提供的一种goa电路中各个位置的一实施例波形图。

在本发明一实施例中，由于第n级和第n+1级的上拉控制单元采用相同的控制信号，均为st(n-4)和g(n-4)，因此q(n)点和q(n+1)点第一阶段的充电是同一时间开始的，但由于时钟信号的差异，第二充电阶段却是不同时间完成的。

区别于现有技术，本实施方式通过将相邻的两级goa单元进行耦合，使两级goa单元共用同一个下拉维持电路，该下拉维持电路在第一级goa电路充电完后维持第一级goa电路至低电位，在第二级goa电路充电完后维持第二级goa电路至低电位。采用这样的方式可以减少goa电路中的电路数量，从而节省goa电路所占据的空间，有利于液晶显示器的窄边框设计。

在本发明的一些实施例中，共用同一个下拉维持电路的goa单元也可以为相邻的两个或多个下拉维持电路。例如，共用同一个下拉维持电路的goa单元可以为第一级、第二级goa单元。或者，共用同一个下拉维持电路的goa单元可以为第一级、第二级、第三级等多个goa单元。

在本发明的一些其他实施例中，共用同一个下拉维持电路的goa单元也可以为并不相邻的两个或多个goa单元。例如，共用同一个下拉维持电路的goa单元可以为第一级、第三级goa单元。或者，共用同一个下拉维持电路的goa单元可以为第一级、第三级、第五级goa单元。

参阅图3，在本发明的一些实施例中，该下拉维持电路可以为一种反相器，其中，lc端为高电平信号，vss端为低电平信号，当input端输入高电位信号时，output端输出低电位信号，当input端输入低电位信号时，output端输出高电位信号。

请参阅图4为本发明所提供的goa电路中元器件的具体连接关系图。其中，上拉控制电路包括第一薄膜晶体管t11，第一薄膜晶体管t11的栅极接收控制信号，第一薄膜晶体管t11的源极与所述下传电路连接。

优选的，本发明一实施例中，第一薄膜晶体管t11的栅极可以接收来自第n-4级goa单元触发的信号，n大于4。

在本发明的一些实施例中，信号下传电路可以包括第二薄膜晶体管t22，所述第二薄膜晶体管t22的栅极与所述第一薄膜晶体管t11的源极连接，所述第二薄膜晶体管t22的漏极与时钟信号线连接，所述第二薄膜晶体管t22的源极与所述下拉单元连接，所述信号下传电路用以控制下一级goa单元中信号的打开和关闭。

该上拉电路可以包括第三薄膜晶体管t21，所述第三薄膜晶体管t21的漏极与当前信号下传电路所属的goa单元同级的扫描线连接。第三薄膜晶体管t21的源极与当前下拉电路所属的goa单元同级的时钟信号线连接。

在本发明的一些其他实施例中，所述信号下拉电路可以包括第四薄膜晶体管t41和第五薄膜晶体管t31，所述第四薄膜晶体管t41的栅极与所述第五薄膜晶体管t31的栅极连接，所述第四薄膜晶体管t41的漏极与所述第二薄膜晶体管t22的栅极连接，所述第四薄膜晶体管t41的源极与当前信号下拉电路所属的goa单元同级的下拉信号线连接，所述第五薄膜晶体管t31的栅极与所述第四薄膜晶体管t41的栅极连接，所述第五薄膜晶体管t31的漏极与当前goa电路中的扫描线连接，所述第五薄膜晶体管t31的源极与当前信号下拉电路所属的goa单元同级的下拉信号线连接。

优选的，在本发明的一些实施例中，所述下拉维持电路可以包括第六薄膜晶体管t51、第七薄膜晶体管t52、第八薄膜晶体管t53和第九薄膜晶体管t54；所述第六薄膜晶体管t51的栅极与第六薄膜晶体管t51的漏极连接高电平信号；所述第六薄膜晶体管t51的源极与所述第七薄膜晶体管t52的漏极连接；所述第七薄膜晶体管t52的源极与所述下拉信号线连接；所述第七薄膜晶体管t52的栅极和第一薄膜晶体管t11漏极相连接。

优选的，所述第八薄膜晶体管t53的栅极与所述第六薄膜晶体管t51的源极连接，所述第八薄膜晶体管t53的源极与所述第九薄膜晶体管t54的漏极相连接，所述第八薄膜晶体管t53的漏极与所述第六薄膜晶体管t51的漏极相连接；所述第九薄膜晶体管t54的栅极与所述第一薄膜晶体管t11的漏极连接，所述第九薄膜晶体管t54的源极与所述当前下拉维持电路所属的goa单元同级的下拉信号线连接。

优选的，在本发明所提供的goa电路中，该goa单元还可以包括自举电容电路，所述自举电容电路的一端为栅极信号点q(n)，所述自举电容电路通过所述栅极信号点q(n)与第一薄膜晶体管t11的源极连接所述自举电容电路用以维持当前goa单元中栅极信号点q(n)的电位。

根据本发明的上述目的，提出一种液晶显示器，包括上述的goa电路。本实施例提供的液晶显示器的工作原理，与前述goa电路的实施例工作原理一致，具体结构关系及工作原理参见前述goa电路实施例，此处不再赘述。

综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。