像素单元、阵列基板与显示终端的制作方法

1.本申请涉及显示驱动领域，尤其涉及一种像素单元、阵列基板与显示终端。


背景技术：

2.自发光显示面板在进行图像显示时，需要扫描驱动电路提供栅极扫描信号和发光扫描信号配合数据驱动电路提供图像数据信号驱动设置在图像显示区的像素单元阵列执行图像显示。
3.每个像素单元中包括执行图像显示的显示单元以及用于驱动显示单元的多个驱动元件，多个驱动元件包括薄膜晶体管和电容。像素单元中的薄膜晶体管与电容元件在为显示单元提供驱动的电流进行图像显示时，会由于前一帧图像显示期间留有残留的电荷在部分驱动元件中而影响当前帧图像数据载入时不准确，从而影响当前一帧图像显示期间像素单元无法准确执行图像数据的显示。


技术实现要素：

4.为解决前述问题，提供一种显示效果较佳的像素单元。
5.本申请一实施例中，提供一种像素单元，包括驱动单元、显示单元、阈值补偿单元及复位单元，其中，所述像素单元在第n帧图像显示时间内的一个扫描显示周期内接收并显示图像数据，n为大于1的自然数，所述驱动单元与所述显示单元电性连接，用于在所述扫描显示周期的显示时间段依据接收到的发光信号与接收的图像数据提供驱动电流至所述显示单元，以驱动所述显示单元执行图像显示；所述复位单元电性连接于所述驱动单元，用于依据复位信号在所述扫描显示周期的复位时间段将复位电压写入所述驱动单元以复位所述驱动单元；所述阈值补偿单元电性连接于所述驱动单元，用于在所述扫描显示周期的电压补偿时间段在第二扫描驱动信号控制下提供补偿电压至所述驱动单元，所述补偿电压用于补偿在所述驱动单元提供驱动电流至所述显示单元时所述驱动单元产生的电压漂移；其中，所述电压补偿时间段与所述复位时间段部分重叠。
6.本申请一实施例中，提供一种阵列基板，包括显示区，所述显示区包括前述像素单元。
7.本申请一实施例中，提供一种显示终端，包括前述阵列基板。
8.相较于现有技术，在驱动单元、补偿单元、辅助单元以及数据写入单元中将p型薄膜晶体管和n型薄膜晶体管配合使用的同时，加入复位单元对驱动单元进行复位。由此，不仅降低了像素单元的漏电流，而且也解决了驱动单元中驱动节点电压不稳定的问题，降低功耗的同时也提升了显示效果。
9.进一步地，当所述驱动单元中的晶体管均为p型低温多晶氧化物晶体管，同时数据写入单元、补偿单元以及辅助单元中采用n型金属氧化物薄膜晶体管。由此，像素单元的整体漏电流较小，且能够准确抑制自身以及所述显示单元的电压漂移，有效降低功耗且具有较佳的显示效果。
10.进一步地，驱动单元中的晶体管为p型低温多晶氧化物晶体管时，能够更进一步具有较强的驱动能力，使得显示单元执行图像显示时快速适应高、低速不同图像数据显示时的刷新率。
附图说明
11.为了更清楚地说明本申请实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
12.图1是本申请实施例公开的一种显示终端的侧面结构示意图；
13.图2是图1所示的显示面板中阵列基板的平面结构示意图；
14.图3是一种如图2所示多个像素单元中任意一个像素单元的电路框图；
15.图4是图3所示像素单元的具体的电路结构示意图；
16.图5是图4所示像素单元在一帧图像显示过程中的时序图；
17.图6是又一种如图2所示多个像素单元中任意一个像素单元的电路框图；
18.图7是图6所示像素单元的具体的电路结构示意图；
19.图8是图7所示像素单元在一帧图像显示过程中的时序图；
20.图9是图7所示像素单元在不同阈值电压作用下流经显示单元的电流曲线图；
21.图10是图7所示像素单元在三帧中流经显示单元的电流曲线图；
22.图11是本申请实施例公开的另一种如图2所示多个像素单元中任意一个像素单元的电路框图；
23.图12是图11所示像素电路的具体的电路结构示意图；
24.图13是图12所示像素单元在一帧图像显示过程中的时序图；
25.图14是图12所示像素单元在复位时间段中非重叠段的电路工作状态示意图；
26.图15是图12所示像素单元在复位时间段中重叠段的电路工作状态示意图；
27.图16是图12所示像素单元在电压补偿时间段中非重叠段的电路工作状态示意图；
28.图17是图12所示像素单元在数据写入时间段电路工作状态示意图；
29.图18是图12所示像素单元在显示时间段电路工作状态示意图；
30.图19是图12所示像素单元在不同阈值电压作用下流经显示单元的电流曲线图；
31.图20是图12所示像素单元在三帧中流经显示单元的电流曲线图。
具体实施方式
32.下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
33.下面结合附图，具体说明显示终端中像素单元的电路结构及其工作过程。
34.请参阅图1，其为本申请实施例公开的一种显示终端的侧面结构示意图。如图1所示，显示终端10包括显示面板11与其他元部件(未标示)，所述其他元部件包括电源模组、信号处理器模组、信号感测模组等。
on array)技术。
45.可以理解，显示终端10还包括有其他辅助电路用于共同完成图像的显示，例如图像接收处理电路(graphics processing unit，gpu)、电源电路等，本实施例中不再对其进行赘述。
46.请参阅图3，其为一种如图2所示多个像素单元中任意一个像素单元的电路框图。如图3所示，像素电路100包括：数据写入单元101、驱动单元102、显示单元103、补偿单元104、辅助单元105以及复位单元106。像素单元100执行一帧图像的显示过程中一个扫描显示周期包括h1～h3三个依序排列且连续无间隔的时间段，其中，h1为复位时间段，h2为数据写入时间段，h3为显示时间段。
47.数据写入单元101电性连接于驱动单元102，用于在数据写入时间段h2依据第一扫描信号gn将图像数据data写入驱动单元102。
48.驱动单元102与显示单元103电性连接，用于在显示时间段h3依据接收到的发光信号en与图像数据配合提供驱动电流至显示单元103，以驱动显示单元103执行发光并且进行图像显示。显示时间段h3在数据写入时间段h2之后且不完全重叠。
49.补偿单元104电性连接于驱动单元102，用于在数据写入时间段h2的过程中在图像数据data写入驱动单元102时预先提供补偿电压至驱动单元102。补偿电压用于补偿在驱动单元102提供驱动电流至显示单元103时驱动单元102本身产生的电压漂移。
50.辅助单元105电性连接于显示单元103和驱动单元102之间，用于在发光信号en控制下于数据写入时间段h2处于电性截止状态，以使得显示单元103与驱动单元102电性截止，防止图像数据data在非显示阶段传输至显示单元103而影响正确的图像显示。同时，辅助单元105在发光信号en控制下于显示时间段h3处于导通状态，使得显示单元103与驱动单元102电性导通，以将驱动电流传输至显示单元103。
51.复位单元106电性连接于驱动单元102和显示单元103，用于依据复位信号在复位时间段h1将复位电压写入驱动单元102和显示单元103，使得驱动单元102处于初始驱动电压状态，且令显示单元处于初始显示电压状态。复位单元106用于消除前一个显示阶段残留于驱动单元102和显示单元103内的电流、电压，保证每一个像素单元100能够在每一帧图像显示阶段准确执行图像数据的显示。
52.具体的，请参阅图4，其为图3所示像素单元100的具体的电路结构示意图。如图4所示，其中，需要说明的是，像素单元100为第n行中多个像素单元p由扫描线gn输出的扫描信号进行扫描开启的其中任意一个像素单元，且其中晶体管类型均为p型薄膜晶体管。
53.数据写入单元101包括第四晶体管t4，第四晶体管t4的栅极电性连接于第一扫描驱动线gn，第四晶体管t4的第一极电性连接于其中一条数据线dm，第四晶体管t4的第二极电性连接于驱动单元102中的第一节点ns。
54.驱动单元102包括第三晶体管t3，第六晶体管t6以及第一电容c1。其中，第三晶体管t3的栅极电性连接于驱动节点nn，第三晶体管t3的第一极电性连接于第一节点ns，第三晶体管t3的第二极电性连接于第二节点nd。第一电容c1分别电性连接于驱动电压输入端vdd与驱动节点nd。驱动电压输入端vdd用于提供显示单元103所需的发光驱动电压vdd。
55.第六晶体管t6的栅极电性连接于发光驱动线en，第六晶体管t6的第一极电性连接于驱动电压输入端vdd，第六晶体管t6的第二极电性连接于第一节点ns。
56.显示单元103包括有机发光二极管d1，其中，有机发光二极管d1的阳极电性连接显示节点na，有机发光二极管d1的阴极电性连接低参考电压端vss。
57.补偿单元104包括第二晶体管t2，其中，第二晶体管t2的栅极电性连接于第一扫描驱动线gn，第二晶体管t2的第一极电性连接于驱动节点nn，第二晶体管t2的第二极电性连接于第二节点nd。
58.辅助单元105包括第五晶体管t5，其中，第五晶体管t5的栅极电性连接于发光驱动线en，第五晶体管t5的第一极电性连接于第二节点nd，第五晶体管t5的第二极电性连接于显示节点na。
59.复位单元106包括第一晶体管t1和第七晶体管t7，其中，第一晶体管t1的栅极电性连接于第二扫描驱动线gn-1，第一晶体管t1的第二极电性连接于驱动节点nn，第一晶体管t1的第一极电性连接于复位电压端int。
60.第七晶体管t7的栅极电性连接于第二扫描驱动线gn-1，第七晶体管t7的第二极电性连接于显示节点na，第七晶体管t7的第一极电性连接于复位电压端int。
61.其中，第二扫描驱动线gn-1与第一扫描驱动线gn为相邻的两条扫描线，且二者在相邻的两个扫描周期输出扫描信号。
62.请参阅图5，其为图4所示像素单元在一帧图像显示过程中的时序图。如图5所示，int对应的曲线图为复位电压端int上输出的复位电压信号int的电压波形图，gn-1为第二扫描驱动线gn-1上输出的第二扫描驱动信号gn-1的电压波形图，其中，gn为第一扫描驱动线gn上输出的第一扫描驱动信号gn的电压波形图，en对应的曲线图为发光驱动线en上输出的发光信号en的电压波形图。
63.在复位时间段h1，发光信号en为高电平，第二扫描驱动信号gn-1为低电平，第一扫描驱动信号gn为高电平。由此，第五晶体管t5和第六晶体管t6在高电平的发光信号en控制下处于截止状态，第一晶体管t1和第七晶体管t7在低电平的第二扫描驱动信号gn-1控制下处于导通状态，第二晶体管t2和第四晶体管t4在高电平的第一扫描驱动信号gn控制下处于截止状态。
64.进一步的，由于第一晶体管t1和第七晶体管t7在低电平的第二扫描驱动信号gn-1控制下处于导通状态，复位电压端int上的复位电压int输出至驱动单元102中的驱动节点nn和显示节点na，从而有效消除了前一帧图像显示过程中残留在驱动节点nn和显示节点na中的电压，保证这两个节点的电压不会对下一阶段的操作产生影响。
65.在数据写入时间段h2，发光信号en为高电平，第二扫描驱动信号gn-1为高电平，第一扫描驱动信号gn为低电平。由此，第五晶体管t5和第六晶体管t6在高电平的发光信号en控制下处于截止状态，第一晶体管t1和第七晶体管t7在高电平的第二扫描驱动信号gn-1控制下处于截止状态，第二晶体管t2和第四晶体管t4在低电平的第一扫描驱动信号gn控制下处于导通状态。
66.进一步的，由于第四晶体管t4在低电平的第一扫描驱动信号gn控制下处于导通状态，数据电压vdata通过第四晶体管t4输入至第一节点ns。
67.此外，由于驱动节点nn的电压在复位电压int的作用下，远小于第一节点ns所加的电压，即第三晶体管t3的栅极电压远小于第一极所加电压，故而第三晶体管t3处于导通状态。
68.补偿单元104中的第二晶体管t2在低电平的第一扫描驱动信号gn控制下处于导通状态，使第三晶体管t3得栅极和第二极电性连接，进而形成二极管连接，那么，此时，驱动节点nn的电压vnn由数据电压vdata通过第三晶体管t3进行充电，当驱动节点nn的电压vnn充电至为vata-vth时，第三晶体管t3处于截止状态，其中vth为第三晶体管t3导通时的阈值电压，数据电压vdata停止对驱动节点nn充电，并且由于第一电容c1的不可突变特性，使得驱动节点nn的电压vnn维持在vata-vth。可见，第一驱动晶体管t2的阈值电压vth随着数据电压vdata一并写入到驱动节点nn。
69.在显示时间段h3，发光信号en为低电平，第二扫描驱动信号gn-1为高电平，第一扫描驱动信号gn为高电平。由此，第五晶体管t5和第六晶体管t6在低电平的发光信号en控制下处于导通状态，第一晶体管t1和第七晶体管t7在高电平的第二扫描驱动信号gn-1控制下处于截止状态，第二晶体管t2和第四晶体管t4在高电平的第一扫描驱动信号gn控制下处于截止状态。
70.进一步的，在这一阶段，数据写入单元101停止工作，且由于第六晶体管t6在低电平的发光信号en控制下处于导通状态，使得驱动电压输入端vdd上的发光驱动电压vdd输入至第一节点ns，而驱动节点nn的电压为vdata-vth小于发光驱动电压vdd，即第三晶体管t3的栅极电压小于第一极所加电压，故而第三晶体管t3处于导通状态。
71.此外，由于第五晶体管t5在低电平的发光信号en控制下处于导通状态，使得发光驱动电压vdd可以通过第三晶体管t3和第五晶体管t5传输至显示单元103中的有机发光二极管d1。
72.同时，通过第三晶体管t3传输至显示单元103的驱动电流为：ids＝1/2k(vgs-vth)^2，其中，k＝μcox w/l，w为第三晶体管t3导电沟道的宽度，l为导电沟道的长度，也即是k是第三晶体管t3的导电沟道尺寸、电子迁移率等相关的参数。
73.进一步的，其中，vgs为vns-vnn＝vdd-(vdata-vth)，那么vgs-vth＝vdd-(vdata-vth)-vth＝vdd-vdata+vth-vth＝vdd-vdata。
74.明显可见，用于显示单元103中有机发光二极管d1的驱动电流ids与第三晶体管t3的阈值电压vth没有任何关系，也即是说，通过提前将第三晶体管t3的阈值电压vth写入到驱动节点nn，从而在发光显示阶段h3对第三晶体管t3的阈值电压vth进行抵消，继而达到消除第三晶体管t3的阈值电压vth漂移，防止显示单元103中有机发光二极管d1发光亮度受到第三晶体管t3阈值电压vth的漂移影响而无法达到正确的亮度。
75.经过研究发现，这种全部使用p型薄膜晶体管构成传统的像素单元100虽然消除了阈值电压对显示单元的影响，但是，由于p型薄膜晶体管的截止电流一般都较大，会导致驱动节点nn出现漏流现象，且在低频时尤为明显，影响显示效果。
76.请参阅图6，其为又一种如图2所示多个像素单元中任意一个像素单元的电路框图。如图6所示，像素电路200包括：数据写入单元201、驱动单元202、显示单元203、补偿单元204以及辅助单元205。像素单元200执行一帧图像的显示过程中包括h21～h23三个依序排列且连续无间隔的时间段，其中，h21为电压补偿时间段，h22为数据写入时间段，h23为显示时间段。
77.数据写入单元201电性连接于驱动单元202，用于在数据写入时间段h22依据第一扫描驱动信号gn将图像数据data写入驱动单元202。
78.驱动单元202与显示单元203电性连接，用于在显示时间段h23依据接收到的发光信号en与图像数据配合提供驱动电流至显示单元203，以驱动显示单元203执行发光并且进行图像显示。
79.补偿单元204电性连接于驱动单元202，用于在电压补偿时间段h21的过程中提供驱动电压和补偿电压至驱动单元202。补偿电压用于补偿在驱动单元202提供驱动电流至显示单元203时驱动单元202本身产生的电压漂移。
80.辅助单元205电性连接于显示单元203和驱动单元202之间，用于在发光信号en控制下在电压补偿时间段h21和数据写入时间段h22中处于电性截止状态，以使得显示单元203与驱动单元202电性截止，防止图像数据data在非显示阶段传输至显示单元203而影响正确的图像显示。同时，辅助单元205在发光信号en控制下于显示时间段h23处于导通状态，使得显示单元203与驱动单元202电性导通，以将驱动电流传输至显示单元203。
81.具体的，请参阅图7，其为图6所示像素单元的具体的电路结构示意图。如图7所示，其中，需要说明的是，像素单元200为第n行中多个像素单元p由扫描驱动线gn输出的扫描信号进行扫描开启的其中任意一个像素单元，且其中晶体管类型包括n型薄膜晶体管和p型薄膜晶体管。
82.数据写入单元201包括第一晶体管t21，其晶体管类型为n型薄膜晶体管，第一晶体管t21的栅极电性连接于第一扫描驱动线gn，第一晶体管t21的第二极电性连接于其中一条数据线dm，第一晶体管t21的第一极电性连接于第三节点n。
83.驱动单元202包括第一电容c21、第二电容c22以及第二晶体管t22，其中，第二晶体管t22为p型薄膜晶体管。
84.第一电容c21分别电性连接于驱动电压输入端vdd与第三节点n。
85.第二电容c22分别电性连接于第三节点n与驱动节点nn。
86.第二晶体管t22的栅极电性连接于驱动节点nn，第二晶体管t22的第一极电性连接于第一节点ns，第二晶体管t22的第二极电性连接于第二节点nd。
87.显示单元203包括有机发光二极管d21，其中，有机发光二极管d21的阳极电性连接显示节点na，有机发光二极管d21的阴极电性连接低参考电压端vss。
88.补偿单元204包括第四晶体管t24和第五晶体管t25，其中，第四晶体管t24为n型薄膜晶体管，第四晶体管t24的栅极电性连接于第二扫描驱动线gn-1，第四晶体管t24的第二极电性连接于驱动电压输入端vdd，第四晶体管t24的第一极电性连接于第三节点n。
89.第五晶体管t25为n型薄膜晶体管，其中，第五晶体管t25的栅极电性连接于第二扫描驱动线gn-1，第五晶体管t25的第二极电性连接于第二节点nd，第五晶体管t25的第一极电性连接于驱动节点nn。
90.辅助单元205包括第三晶体管t23，其晶体管类型为p型薄膜晶体管，其中，第三晶体管t23的栅极电线连接于发光驱动线en，第三晶体管t23的第一极电性连接于第二节点nd，第三晶体管t23的第二极电性连接于显示节点na。
91.其中，第二扫描驱动线gn-1与第一扫描驱动线gn为相邻的两条扫描线，且二者在相邻的两个扫描周期输出扫描信号。
92.请参阅图8，其为图7所示像素单元在一帧图像显示过程中的时序图。如图8所示，gn-1为第二扫描驱动线gn-1上输出的第二扫描驱动信号gn-1的电压波形图，gn为第一扫描
驱动线gn上输出的第一扫描驱动信号gn的电压波形图，en对应的曲线图为发光驱动线en上输出的发光信号en的电压波形图。
93.在电压补偿时间段h21，发光信号en为高电平，第二扫描驱动信号gn-1为高电平，第一扫描驱动信号gn为低电平。由此，第三晶体管t23在高电平的发光信号en控制下处于截止状态，第四晶体管t24和第五晶体管t25在高电平的第二扫描驱动信号gn-1控制下处于导通状态，第一晶体管t21在低电平的第一扫描驱动信号gn控制下处于截止状态。
94.进一步的，由于第四晶体管t24在高电平的第二扫描驱动信号gn-1控制下处于导通状态，使得驱动电压输入端vdd上的发光驱动电压vdd输入至第三节点n。
95.同时，在正常工作状态下，驱动节点nn的电压是小于第一节点ns所加的发光驱动电压vdd的，即第二晶体管t22的栅极电压小于第一极所加电压，故而第二晶体管t22处于导通状态。
96.第五晶体管t25在高电平的第二扫描驱动信号gn-1控制下处于导通状态，使第五晶体管t25得栅极和第二极电性连接，进而形成二极管连接，那么，此时，驱动节点nn的电压vnn由发光驱动电压vdd通过第二晶体管t22进行充电，当驱动节点nn的电压vnn充电至为vdd-vth时，第二晶体管t22处于截止状态，其中vth为第二晶体管t22导通时的阈值电压，发光驱动电压vdd停止对驱动节点nn充电，并且由于第二电容c22的不可突变特性，使得驱动节点nn的电压vnn维持在vdd-vth。可见，第二晶体管t22的阈值电压vth随着发光驱动电压vdd一并写入到驱动节点nn。
97.在数据写入时间段h22，发光信号en为高电平，第二扫描驱动信号gn-1为低电平，第一扫描驱动信号gn为高电平。由此，第三晶体管t23在高电平的发光信号en控制下处于截止状态，第四晶体管t24和第五晶体管t25在低电平的第二扫描驱动信号gn-1控制下处于截止状态，第一晶体管t21在高电平的第一扫描驱动信号gn控制下处于导通状态。
98.进一步的，由于第一晶体管t21在高电平的第一扫描驱动信号gn控制下处于导通状态，数据电压vdata通过第一晶体管t21输入至第三节点n，使得第三节点n的电压vn为vdd-vdata。
99.同时，驱动节点nn的电压受第三节点n的电压变化的影响，vnn变为vdd-vth-(vdd-vdata)，即驱动节点nn的电压为vdata-vth。
100.在显示时间段h23，发光信号en为低电平，第二扫描驱动信号gn-1为低电平，第一扫描驱动信号gn为低电平。由此，第三晶体管t23在低电平的发光信号en控制下处于导通状态，第四晶体管t24和第五晶体管t25在低电平的第二扫描驱动信号gn-1控制下处于截止状态，第一晶体管t21在低电平的第一扫描驱动信号gn控制下处于截止状态。
101.进一步的，在这一阶段，数据写入单元201停止工作，且此时驱动节点nn上的电压为vdata-vth小于第一节点ns上的发光驱动电压vdd，即第二晶体管t22的栅极电压小于第一极所加电压，故而第二晶体管t22处于导通状态。
102.此外，第三晶体管t23在低电平的发光信号en控制下处于导通状态，使得发光驱动电压vdd可以通过第二晶体管t22和第三晶体管t23传输至显示单元203中的有机发光二极管d21。
103.同时，通过第二晶体管t22传输至显示单元203的驱动电流为：ids＝1/2k(vgs-vth)^2，其中，k＝μcox w/l，w为第二晶体管t22导电沟道的宽度，l为导电沟道的长度，也即
是k是第二晶体管t22的导电沟道尺寸、电子迁移率等相关的参数。
104.进一步的，其中，其中，vgs为vns-vnn＝vdd-(vdata-vth)，那么vgs-vth＝vdd-(vdata-vth)-vth＝vdd-vdata+vth-vth＝vdd-vdata。
105.明显可见，用于显示单元203中有机发光二极管d21的驱动电流ids与第二晶体管t22的阈值电压vth没有任何关系，也即是说，通过提前将第二晶体管t22的阈值电压vth写入到驱动节点nn，从而在发光时间段h23对第二晶体管t22的阈值电压vth进行抵消，继而达到消除第二晶体管t22的阈值电压vth漂移，防止显示单元203中有机发光二极管d21发光亮度受到第二晶体管t22阈值电压vth的漂移影响而无法达到正确的亮度。
106.请参阅图9和图10，其为图7所示像素单元在不同阈值电压作用下流经显示单元的电流曲线图和图7所示像素单元在三帧中流经显示单元的电流曲线图。如图9和图10所示，这种使用n型薄膜晶体与p型薄膜晶体管相配合的像素单元200虽然理论上消除了阈值电压对显示单元的影响，并降低了驱动节点nn的漏电流现象，但是，由于其缺少针对驱动节点nn的复位单元，使得驱动节点nn的电压过高，进而造成第二晶体管t22无法打开，无法正常显示，或者导致每一帧之间的电流差异较大，降低了电路的实际作用，影响显示效果。
107.请参阅图11，其为本申请实施例公开的另一种如图2所示多个像素单元中任意一个像素单元的电路框图。如图11所示，像素电路300包括：数据写入单元301、驱动单元302、显示单元303、阈值补偿单元304、辅助单元305、复位单元306以及驱动补偿单元307。像素单元300执行一帧图像的显示过程中包括h31～h34四个依序排列的时间段，其中，h31为复位时间段，h32为电压补偿时间段，h33为数据写入时间段，h34为显示时间段。
108.数据写入单元301电性连接于驱动单元302，用于在数据写入时间段h33依据第一扫描驱动信号gn将图像数据data写入驱动单元302。
109.驱动单元302与显示单元303电性连接，用于在显示时间段h34依据接收到的发光信号en与图像数据配合提供驱动电流至显示单元303，以驱动显示单元303执行发光并且进行图像显示。显示时间段h34在数据写入时间段h33之后且不完全重叠。
110.阈值补偿单元304电性连接于驱动单元302，用于在电压补偿时间段h32的过程中提供补偿电压至驱动单元302。补偿电压用于补偿在驱动单元302提供驱动电流至显示单元303时驱动单元302本身产生的电压漂移。电压补偿时间段h32在复位时间段h31之后且部分重叠。
111.驱动补偿单元307电性连接于驱动单元302，用于在电压补偿时间段h32的过程中提供驱动电压至驱动单元302。所述驱动电压用于配合补偿电压消除在驱动单元302提供驱动电流至显示单元303时驱动单元302本身产生的电压漂移。
112.辅助单元305电性连接于显示单元303和驱动单元302之间，用于在发光信号en控制下在复位时间段h31、电压补偿时间段h32和数据写入时间段h33中处于电性截止状态，以使得显示单元303与驱动单元302电性截止，防止图像数据data在非显示阶段传输至显示单元303而影响正确的图像显示。同时，辅助单元305在发光信号en控制下于显示时间段h34处于导通状态，使得显示单元303与驱动单元302电性导通，已将驱动电流传输至显示单元303。
113.复位单元306电性连接于驱动单元302，用于依据复位信号在复位时间段h31将复位电压写入驱动单元302，使得驱动单元302处于初始驱动电压状态，并在补偿单元304开启
时，维持驱动节点nn的电压，防止驱动节点nn的电压过高。复位单元306用于使驱动单元302在复位时间段内完成复位，也即是，消除前一个显示阶段残留于驱动单元302内的电荷，保证每一个像素单元300能够在每一帧图像显示阶段准确执行图像数据的显示。
114.请参阅图12，其为图11所示像素电路的具体的电路结构示意图。如图11所示，其中，需要说明的是，像素单元300为第n行中多个像素单元p由扫描驱动线gn输出的扫描信号进行扫描开启的其中任意一个像素单元，且其中晶体管类型包括n型薄膜晶体管和p型薄膜晶体管。优选地，本申请实施例中，像素单元300的刷新率为1hz-120hz，其中刷新率是指像素单元的控制信号(clk)的最小重复周期所对应的频率。
115.数据写入单元301包括第一晶体管t31，本实施例中其晶体管类型为n型薄膜晶体管，第一晶体管t31的栅极电性连接于第一扫描驱动线gn，第一晶体管t31的第二极电性连接于其中一条数据线dm，第一晶体管t31的第一极电性连接于第三节点n。其中，第一晶体管t31的第二极为漏极，第一晶体管t31的第一极为源极。
116.本实施例中，第一晶体管t31为n型金属氧化物tft，本申请其他实施例中，第一晶体管t31也可以为n型半导体硅材料(si，硅)的薄膜晶体管。金属氧化物薄膜晶体管的沟道层包括铟镓锌氧化物、镓锌氧化物、铟锌氧化物、铟镓锡氧化物、铟锡氧化物的一种、多种金属氧化物组合或多种金属氧化物的多层薄膜堆叠。，且所述n型金属氧化物薄膜晶体管漏电流小于10-12
a。半导体硅材料例如可以是非晶硅(amorphous silicon,amorphous silicon,a—si)，单晶硅(monocrystalline silicon)以及多晶硅(polycrystalline silicon)。
117.其中，本实施例所述的漏电流为晶体管中的栅极与源极之间的电压差，将阈值电压vth作为参考电压，并将晶体管中的pn结反向工作时漏极到源极电压差在5-10v范围内的偏压设定，此时晶体管漏极电流的大小为漏电流。
118.具体地，n型金属氧化物薄膜晶体管漏电流小于10-12
a。漏电流大小和使用材料有关，若采用ltps型晶体管，p型晶体管漏电流会稍微小于n型晶体管；采用igzo型晶体管，p型晶体管和n型晶体管的漏电流较小。漏电流大时，显示单元303需要在较高频率下工作，否则电流变化将会加剧，也即亮度会变化不均匀，在高频工作时功耗较高。
119.驱动单元302包括第一电容c31、第二电容c32以及第二晶体管t32，其中，第二晶体管t32为p型薄膜晶体管。
120.第一电容c31分别电性连接于驱动电压输入端vdd与第三节点n。
121.第二电容c32分别电性连接于第三节点n与驱动节点nn。
122.第二晶体管t32的栅极电性连接于驱动节点nn，第二晶体管t32的第一极电性连接于第一节点ns，第二晶体管t32的第二极电性连接于第二节点nd。其中，第二晶体管t32的第一极为源极，第二晶体管t32的第二极为漏极。
123.显示单元303包括有机发光二极管d31，其中，有机发光二极管d31的阳极电性连接显示节点na，有机发光二极管d31的阴极电性连接低参考电压端vss。由此，有机发光二极管d31位于所述驱动电压输入端vdd与低参考电压端vss构成的导电回路中。
124.阈值补偿单元304包括第五晶体管t35。其中，第五晶体管类型为n型薄膜晶体管，第五晶体管t35的栅极电性连接于第二扫描驱动线gn-1，第五晶体管t35的第二极电性连接于第二节点nd，第五晶体管t35的第一极电性连接于驱动节点nn。其中，第五晶体管t35的第二极为漏极，第五晶体管t35的第一极为源极。本实施例中，第五晶体管t35为n型金属氧化
物tft，本申请其他实施例中，第五晶体管t35也可以为n型半导体硅材料(si，硅)的薄膜晶体管。
125.驱动补偿单元307包括第四晶体管t34。其中，第四晶体管类型为n型薄膜晶体管，第四晶体管t34的栅极电性连接于第二扫描驱动线gn-1，第四晶体管t34的第二极电性连接于驱动电压输入端vdd，第四晶体管t34的第一极电性连接于第三节点n。其中，第四晶体管t34的第二极为漏极，第四晶体管t34的第一极为源极。本实施例中，第四晶体管t34为n型金属氧化物tft，本申请其他实施例中，第四晶体管t34也可以为n型半导体硅材料(si，硅)的薄膜晶体管。
126.辅助单元305包括第三晶体管t33，其晶体管类型为p型薄膜晶体管，其中，第三晶体管t33的栅极电线连接于发光驱动线en，第三晶体管t33的第一极电性连接于第二节点nd，第三晶体管t33的第二极电性连接于显示节点na。其中，第三晶体管t33的第一极为源极，第三晶体管t33的第二极为漏极。
127.复位单元306包括第六晶体管t36，其晶体管类型为n型薄膜晶体管，本实施例中，第六晶体管t36为n型金属氧化物tft，本申请其他实施例中，第六晶体管t36也可以为n型半导体硅材料(si，硅)的薄膜晶体管。其中，第六晶体管t36的栅极电性连接于复位扫描驱动线sn，第六晶体管t36的第二极电性连接于复位电压端int，第六晶体管t36的第一极电性连接于驱动节点nn，所述第六晶体管t36可以作为复位晶体管。其中，第六晶体管t36的第二极为漏极，第六晶体管t36的第一极为源极。
128.本实施例中，驱动补偿单元307、阈值补偿单元304以及数据写入单元301中包含的n型金属氧化物薄膜晶体管漏电流小于10-12
a。另外，驱动补偿单元307、阈值补偿单元304以及数据写入单元301中包含的n型金属氧化物薄膜晶体管漏电流小于驱动单元302中p型薄膜晶体管的漏电流。
129.其中，第二扫描驱动线gn-1与第一扫描驱动线gn为相邻的两条扫描线，且二者在相邻的两个扫描周期输出扫描信号。
130.请参阅图13，其为图12所示像素单元在一帧图像显示过程中的时序图。如图13所示，gn-1为第二扫描驱动线gn-1上输出的第二扫描驱动信号gn-1的电压波形图，gn为第一扫描驱动线gn上输出的第一扫描驱动信号gn的电压波形图，sn对应的曲线图为复位扫描驱动线sn上输出的复位信号sn，en对应的曲线图为发光驱动线en上输出的发光信号en的电压波形图，int对应的曲线图为复位电压端int上输出的复位电压信号int的电压波形图。
131.本申请实施例中，不同信号的高低电平状态还可以通过第一电位和第二电位来进行描述，也即是，通过第一电位表示信号的低电平状态，通过第二电位表示信号的高电平状态。
132.在复位时间段h31，分为与电压补偿时间段h32的非重叠段和重叠段。
133.请参阅图14，其为图12所示像素单元在复位时间段中非重叠段的电路工作状态示意图。如图14所示，在非重叠段内，发光信号en为高电平，第二扫描驱动信号gn-1为低电平，第一扫描驱动信号gn为低电平，复位信号sn为高电平。由此，第三晶体管t33在高电平的发光信号en控制下处于截止状态，第四晶体管t34和第五晶体管t35在低电平的第二扫描驱动信号gn-1控制下处于截止状态，第一晶体管t21在低电平的第一扫描驱动信号gn控制下处于截止状态，第六晶体管t36在高电平的复位信号sn控制下处于导通状态。
134.进一步的，由于第六晶体管t36在高电平的复位信号sn控制下处于导通状态，复位电压端int上输出的复位电压信号int输出至驱动单元302中的驱动节点nn，从而有效消除了前一帧图像显示过程中残留在驱动节点nn中的电压，保证这个节点的电压不会对下一阶段的操作产生影响。
135.请参阅图15，其为图12所示像素单元在复位时间段中重叠段的电路工作状态示意图。如图15所示，在重叠段内，发光信号en为高电平，第二扫描驱动信号gn-1为高电平，第一扫描驱动信号gn为低电平，复位信号sn为高电平。由此，第三晶体管t33在高电平的发光信号en控制下处于截止状态，第四晶体管t34和第五晶体管t35在高电平的第二扫描驱动信号gn-1控制下处于导通状态，第一晶体管t21在低电平的第一扫描驱动信号gn控制下处于截止状态，第六晶体管t36在高电平的复位信号sn控制下处于导通状态。
136.进一步的，在重叠段内，由于第五晶体管t35在高电平的第二扫描驱动信号gn-1控制下处于导通状态，复位电压端int上输出的复位电压信号int继续输出至驱动单元302中的驱动节点nn，在阈值补偿单元开启的前一段时间内，维持驱动节点nn的电压，防止其电压过高，保证这个节点的电压不会对下一阶段的操作产生影响。
137.请参阅图16，其为图12所示像素单元在电压补偿时间段中非重叠段的电路工作状态示意图。如图16所示，在电压补偿时间段h32中的非重叠段，发光信号en为高电平，第二扫描驱动信号gn-1为高电平，第一扫描驱动信号gn为低电平，复位信号sn为低电平。由此，第三晶体管t33在高电平的发光信号en控制下处于截止状态，第四晶体管t34和第五晶体管t35在高电平的第二扫描驱动信号gn-1控制下处于导通状态，第一晶体管t31在低电平的第一扫描驱动信号gn控制下处于截止状态，第六晶体管t36在低电平的复位信号sn控制下处于截止状态。
138.进一步的，由于第四晶体管t34在高电平的第二扫描驱动信号gn-1控制下处于导通状态，使得驱动电压输入端vdd上的发光驱动电压vdd输入至第三节点n。
139.同时，由于驱动节点nn的电压在复位电压int的作用下，远小于第一节点ns所加的发光驱动电压vdd的，即第二晶体管t32的栅极电压小于源极所加电压，故而第二晶体管t32处于导通状态。
140.第五晶体管t35在高电平的第二扫描驱动信号gn-1控制下处于导通状态，使第五晶体管t35得栅极和漏极电性连接，进而形成二极管连接，那么，此时，驱动节点nn的电压vnn由发光驱动电压vdd通过第二晶体管t32进行充电，当驱动节点nn的电压vnn充电至为vdd-vth时，第二晶体管t32处于截止状态，其中vth为第二晶体管t32导通时的阈值电压，发光驱动电压vdd停止对驱动节点nn充电，并且由于第二电容c32的不可突变特性，使得驱动节点nn的电压vnn维持在vdd-vth。可见，第二晶体管t32的阈值电压vth随着发光驱动电压vdd一并写入到驱动节点nn。
141.请参阅图17，其为图12所示像素单元在数据写入时间段电路工作状态示意图。如图17所示，在数据写入时间段h33，发光信号en为高电平，第二扫描驱动信号gn-1为低电平，第一扫描驱动信号gn为高电平。由此，第三晶体管t33在高电平的发光信号en控制下处于截止状态，第四晶体管t34和第五晶体管t35在低电平的第二扫描驱动信号gn-1控制下处于截止状态，第一晶体管t31在高电平的第一扫描驱动信号gn控制下处于导通状态，第六晶体管t36在低电平的复位信号sn控制下处于截止状态。
142.进一步的，由于第一晶体管t31在高电平的第一扫描驱动信号gn控制下处于导通状态，数据电压vdata通过第一晶体管t31输入至第三节点n，使得第三节点n的电压vn为vdd-vdata。
143.同时，驱动节点nn的电压受第三节点n的电压变化的影响，vnn变为vdd-vth-(vdd-vdata)，即驱动节点nn的电压为vdata-vth。
144.请参阅图18，其为图12所示像素单元在发光时间段电路工作状态示意图。如图18所示，在显示时间段h34，发光信号en为低电平，第二扫描驱动信号gn-1为低电平，第一扫描驱动信号gn为低电平。由此，第三晶体管t33在低电平的发光信号en控制下处于导通状态，第四晶体管t34和第五晶体管t35在低电平的第二扫描驱动信号gn-1控制下处于截止状态，第一晶体管t31在低电平的第一扫描驱动信号gn控制下处于截止状态。
145.进一步的，在这一阶段，数据写入单元301停止工作，且此时驱动节点nn上的电压为vdata-vth小于第一节点ns上的发光驱动电压vdd，即第二晶体管t32的栅极电压小于源极所加电压，故而第二晶体管t32处于导通状态。
146.此外，第三晶体管t33在低电平的发光信号en控制下处于导通状态，使得发光驱动电压vdd可以通过第二晶体管t32和第三晶体管t33传输至显示单元303中的有机发光二极管d31。
147.同时，通过第二晶体管t32传输至显示单元303的驱动电流为：ids＝1/2k(vgs-vth)^2，其中，k＝μcox w/l，w为第二晶体管t32导电沟道的宽度，l为导电沟道的长度，也即是k是第二晶体管t32的导电沟道尺寸、电子迁移率等相关的参数。
148.进一步的，其中，其中，vgs为vns-vnn＝vdd-(vdata-vth)，那么vgs-vth＝vdd-(vdata-vth)-vth＝vdd-vdata+vth-vth＝vdd-vdata。
149.明显可见，用于显示单元303中有机发光二极管d31的驱动电流ids与第二晶体管t32的阈值电压vth没有任何关系，也即是说，通过提前将第二晶体管t32的阈值电压vth写入到驱动节点nn，从而在发光时间段h34对第二晶体管t32的阈值电压vth进行抵消，继而达到消除第二晶体管t32的阈值电压vth漂移，防止显示单元303中有机发光二极管d31发光亮度受到第二晶体管t32阈值电压vth的漂移影响而无法达到正确的亮度。
150.请参阅图19和图20，其为图12所示像素单元在不同阈值电压作用下流经显示单元的电流曲线图和图12所示像素单元在三帧中流经显示单元的电流曲线图。如图19和图20所示，这种在像素电路200的基础上加入复位单元的像素电路300不仅消除了阈值电压对显示单元的影响，并降低了驱动节点nn的漏电流现象，而且降低了每一帧之间的电流差异，提升了电路的实际作用，改善了显示效果。
151.相较于现有技术，本申请实施例在驱动单元302、阈值补偿单元304、驱动补偿单元307、辅助单元305以及数据写入单元301中将p型薄膜晶体管和n型薄膜晶体管配合使用的同时，加入复位单元306对驱动单元302进行复位。由此，不仅降低了像素单元的漏电流，而且也解决了驱动单元中驱动节点电压不稳定的问题，降低功耗的同时也提升了显示效果。进一步地，当所述驱动单元中的晶体管均为p型低温多晶氧化物晶体管，同时数据写入单元、补偿单元以及辅助单元中采用n型金属氧化物薄膜晶体管。由此，像素单元的整体漏电流较小，且能够准确抑制自身以及所述显示单元的电压漂移，有效降低功耗且具有较佳的显示效果。且驱动单元中使用的p型低温多晶氧化物晶体管，具有较强的驱动能力，能够让
像素电路快速适应高、低速不同图像数据显示时的刷新率。其中刷新率范围为1hz-120hz之间。例如，可以在刷新率为120hz与刷新率为10hz的高频和低频混合的像素电路中也具有较佳的显示效果。
152.以上对本申请实施例公开的一种像素单元、阵列基板与显示终端进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。