一种电路时序识别系统的制作方法

本实用新型涉及显示屏时序测试领域，特别涉及一种电路时序识别系统。

背景技术：

显示屏的上电时序的错乱会造成花屏现象。所以监测显示屏的上电时序至关重要。现有技术中测试显示屏的时序，一般由gpio口来测量信号的上电时序，通过gpio口监测到电压的变化来记录时间差。得出时序的先后。

但是，gpio口来测量信号的上电时序，但是信号的兼容性不好，电压匹配不一，长时间使用会造成cpu的损坏。

技术实现要素：

本实用新型的目的是提供一种电路时序识别系统，其对待检测电压的兼容性较强。

本实用新型的上述技术目的是通过以下技术方案得以实现的：

一种电路时序识别系统，包括：

供电电源；

分压模块，用于接收外部输入的三个待测时序信号并基于每个待测时序信号分别输出兼容时序信号；

时序参考模块，连于供电电源，并输出三组参考电压信号；

控制芯片，包括至少三个同相输入端、至少三个反向输入端和至少三个逻辑输出端，所述同相输入端分别连于分压模块的输出端并接收兼容时序信号，所述反向输入端分别连于时序参考模块并接收参考电压信号，所述控制芯片基于三组兼容时序信号和参考电压信号的比较结果输出三个比较信号；

mcu，所述mcu包括至少三个输入端，所述mcu的输入端分别连于控制芯片的逻辑输出端以接收三个比较信号。

通过采用上述技术方案，控制芯片包括至少三组反向比较器，每一组反向比较器的同相输入端分别连于分压模块，反向输入端分别连于时序参考模块。由于三个待测时序信号的电平高低不一，直接连于控制芯片可能会超出其额定输入电压值，分压模块对其进行处理，并输出合适电平的兼容时序信号。在对电路初始化完毕后，分压模块接收外部输入的三个待测时序信号，并输出三个对应的兼容时序信号。当控制芯片的同相输入端接收到兼容时序信号时，与该同相输入端相对应的逻辑输出端将由低电平变为高电平。muc对三个逻辑输出端的电平变化情况进行检测并记录，然后将记录的时序与mcu内部设定的上电时序进行比较，做出判断结果。综上，相比于现有技术中直接将待测时序信号连于mcu的gpio口，本时序识别系统将高低不等的待测时序信号进行处理成标准信号，从而提高了对待检测时序信号的兼容性，避免了高低不等的待测时序信号对cpu造成损坏。

进一步设置：还包括上拉模块，所述上拉模块包括上拉电源和若干个上拉单元，所述上拉单元的一端连于上拉电源，所述上拉单元远离上拉电源的一端连于控制芯片的逻辑输出端和mcu之间。

通过采用上述技术方案，避免控制信号的电压过低，上拉单元将逻辑输出端钳位在高电平，从而提高了控制芯片的驱动能力。

进一步设置：还包括滤波单元，所述控制芯片还包括供电端，所述滤波单元的两端分别连于供电电源和控制芯片的供电端。

通过采用上述技术方案，滤波电路用于滤去供电电压的高频交流成分和低频交流成分，使得供电电压更为平稳。

进一步设置：还包括输入连接器，用于与外部的待测显示屏相连，包括至少三个输出口，所述输出口各向分压模块输出一个待测时序信号。

通过采用上述技术方案，输入连接器用于与外部的待测显示屏，以将待测显示屏的待测时序信号传输到电路内。

进一步设置：所述分压模块包括三个分压单元，所述分压单元分别连于不同的输出口和地线之间，所述分压单元的输出端连于控制芯片的同相输入端。

进一步设置：所述分压单元包括串联于输出口和地线之间的两个电阻，所述分压单元的输出端位于两个电阻之间。

通过采用上述技术方案，分压单元的两个电阻对待测时序信号进行分压，并将靠近地线的电阻的电压作为兼容时序信号输出到控制芯片的同相输入端。

进一步设置：所述时序参考模块包括三个参考电压输出单元，所述参考电压输出单元的两端分别连于供电电源和地线，所述参考电压输出单元的输出端分别连于不同的反向输入端。

进一步设置：所述参考电压输出单元包括串联于供电电源和地线之间的两个电阻，所述参考电压输出单元的输出端位于两个电阻之间。

通过采用上述技术方案，参考电压输出单元的两个电阻对参考电压进行分压，并将靠近地线的电阻的电压作为兼容时序信号输出到控制芯片的反向输入端。

综上所述，本实用新型具有以下有益效果：

1、将高低不等的待测时序信号进行处理成标准信号，从而提高了信号的兼容性，避免了高低不等的待测时序信号对cpu造成损坏。

2、电路简单实用，生产成本低。

附图说明

图1是本实施例中一种电路时序识别系统的电路图一；

图2是本实施例中一种电路时序识别系统的电路图二；

其中，图1和图2的区别仅在于框线，为避免划分模块的框线相互重叠干涉，故将其分开。

图中，

1、输入连接器；11、第一输出口；12、第二输出口；13、第三输出口；

2、分压模块；21、第一分压单元；22、第二分压单元；23、第三分压单元；

3、时序参考模块；31、第一参考电压输出单元；32、第二参考电压输出单元；33、第三参考电压输出单元；

4、供电电源；

5、滤波模块；

6、上拉模块；61、第一上拉单元；62、第二上拉单元；63、第三上拉单元；64、上拉电源；

7、控制芯片。

具体实施方式

以下结合附图对本实用新型作进一步详细说明。

一种电路时序识别系统，参考图1，包括连于外部待测显示屏的输入连接器1、连于输入连接器1和地线之间的分压模块2、与分压模块2相连的控制芯片7、供电电源4、连于供电电源4和控制芯片7之间的滤波模块5、以及连于控制芯片7和mcu之间的上拉模块6。

参考图1，输入连接器1用于与外部的待测显示屏相连，包括至少三个输出口，在本实施例中为六个输出口，其中三个输出口置空，剩余三个输出口分别为第一输出口11、第二输出口12和第三输出口13，分别输出第一待测时序信号、第三待测时序信号和第三待测时序信号。

分压模块2包括第一分压单元21、第二分压单元22和第三分压单元23，第一分压单元21、第二分压单元22和第三分压单元23的一端均连于地线，远离地线的一端分别连于第一输出口11、第二输出口12和第三输出口13。

第一分压单元21，包括固定电阻r251和固定电阻r255，固定电阻r251和固定电阻r255依次串联于第一输出口11和地线之间，固定电阻r251和固定电阻r255之间的节点为第一分压单元21的输出端，基于第一待测时序信号输出第一兼容时序信号。

第二分压单元22，包括固定电阻r252和固定电阻r254，固定电阻r252和固定电阻r254依次串联于第二输出口12和地线之间，固定电阻r252和固定电阻r254之间的节点为第二分压单元22的输出端，基于第二待测时序信号输出第二兼容时序信号。

第三分压单元23，包括固定电阻r253和固定电阻r256，固定电阻r253和固定电阻r256依次串联于第三输出口13和地线之间，固定电阻r253和固定电阻r256之间的节点为第三分压单元23的输出端，基于第三待测时序信号输出第三兼容时序信号。

参考图2，时序参考模块3包括第一参考电压输出单元31、第二参考电压输出单元32和第三参考电压输出单元33，第一参考电压输出单元31、第二参考电压输出单元32和第三参考电压输出单元33均连于供电电源4和地线之间。

第一参考电压输出单元31，包括固定电阻r266和固定电阻r263，固定电阻r266和固定电阻r263依次串联于供电电源4和地线之间，固定电阻r266和固定电阻r263之间的节点为第一参考电压输出单元31的输出端，输出第一参考电压信号。

第二参考电压输出单元32，包括固定电阻r265和固定电阻r262，固定电阻r265和固定电阻r262依次串联于供电电源4和地线之间，固定电阻r265和固定电阻r262之间的节点为第二参考电压输出单元32的输出端，输出第二参考电压信号。

第三参考电压输出单元33，包括固定电阻r264和固定电阻r261，固定电阻r264和固定电阻r261依次串联于供电电源4和地线之间，固定电阻r264和固定电阻r261之间的节点为第三参考电压输出单元33的输出端，输出第三参考电压信号。

控制芯片7，包括供电端vcc、接地端gnd、至少三个同相输入端、至少三个反向输入端、以及至少三个逻辑输出端，在本实施例中控制芯片7为lm339d芯片。控制芯片7的供电端vcc连于供电电源4，接地端gnd连于地线。三个同相输入端分别为第一同相输入端+input1、第二同相输入端+input2和第三同相输入端+input3，分别连于第一分压单元21、第二分压单元22和第三分压单元23的输出端。三个反向输入端分别为第一反向输入端-input1、第二反向输入端-input2和第三反向输入端-input3，分别连于第一参考电压输出单元31、第二参考电压输出单元32和第三参考电压输出单元33。三个逻辑输出端分别为第一逻辑输出端output1、第二逻辑输出端output2和第三逻辑输出端output3。

控制芯片7分别对第一同相输入端+input1和第一反向输入端-input1、第二同相输入端+input2和第二反向输入端-input2、第三同相输入端+input3和第三反向输入端-input3的输入信号进行比较，并基于比较结果分别在第一逻辑输出端output1输出第一比较信号，在第二逻辑输出端output2输出第二比较信号，在第三逻辑输出端output3输出第三比较信号。当同一反向比较器的同相输入端输入的信号高于反向输入端的信号时，逻辑输出端输出高电平的比较信号；当同一反向比较器的同相输入端输入的信号弱于反向输入端的信号时，逻辑输出端输出低电平的比较信号。

滤波模块5包括并联于供电电源4和地线之间的电容c117和电容c114，滤波模块5靠近供电电源4的一端连于控制芯片7的供电端vcc，滤波模块5远离供电电源4的一端连于lm339d的接地端gnd。

上拉模块6包括上拉电源64和三个上拉单元，三个上拉单元分别为第一上拉单元61、第二上拉单元62和第三上拉单元63。第一上拉单元61包括固定电阻r259，固定电阻r259的两端分别连于上拉电源64和第一逻辑输出端output1。第二上拉单元62包括固定电阻r260，固定电阻r260的两端分别连于上拉电源64和第二逻辑输出端output2。第三上拉单元63包括固定电阻r258，固定电阻r258的两端分别连于上拉电源64和第三逻辑输出端output3。

mcu的型号为muc_lpc_802，其p0_13引脚连于第一逻辑输出端output1，p0_17/vddio引脚连于第二逻辑输出端output2，p0_16引脚连于第三逻辑输出端output3。

本实施例的工作原理如下：

供电电源4连于控制芯片7的供电端vcc，并通过时序参考模块3向各个反向输入端输入参考电压信号，电路初始化完成。待测的显示屏上电讯号插接到输入连接器1上，分压模块2向lm339芯片的同相输入端通过分压模块2得到合适的兼容时序信号。在同向输入端接收到兼容时序信号后，输出端将由低电平变为高电平。mcu各个比较信号电平的变化情况并记录先后的时序，然后mcu将该先后时序顺序与设定的时序顺序进行比较，得到实际的时序情况是否正确，做出判定结果。

上述的实施例仅仅是对本实用新型的解释，其并不是对本实用新型的限制，本领域技术人员在阅读完本说明书后可以根据需要对本实施例做出没有创造性贡献的修改，但只要在本实用新型的权利要求范围内都受到专利法的保护。