像素电路与像素驱动方法与流程

本发明关于一种像素电路与像素驱动方法，特别关于一种响应于时间控制信号的像素电路。

背景技术：

像素电路用于驱动并显示不同的画面结果。由于电路面积的大小将影响产品的制程，且市面普遍像素电路低频时的亮度较暗，造成使用者体验降低。

技术实现要素：

为了解决上述问题，本发明提供了一种像素电路，其包含驱动电路、数据写入电路以及调制电路。驱动电路响应于第一节点的电位导通，以输出驱动电流来驱动发光元件。数据写入电路响应于栅极信号导通以储存数据电压。调制电路响应于时间控制信号的电位变化输出数据电压至第二节点，并根据第二节点的电位调整第一节点的电位至第一电压以导通驱动电路。

为了更好地实现上述目的，本发明提供了一种像素驱动方法，其包含下列操作：响应于第一节点的电位导通驱动电路，以输出驱动电流来驱动发光元件；藉由数据写入电路响应于栅极信号导通以储存数据电压；以及藉由调制电路响应于时间控制信号的电位变化输出数据电压至第二节点，并根据第二节点的电位调整第一节点的电位至第一电压，以控制驱动电路输出驱动电流。

综上所述，本发明所提供的像素电路与像素驱动方法可使用少量的信号线与元件，以减少电路的分布面积，适用于小屏幕的电子装置，且于低频时可提升像素电路的亮度。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1a为根据本发明的实施例所示的一种像素电路的示意图；

图1b为根据本发明的实施例所示的图1a中像素电路的波形示意图；

图2为根据本发明的实施例所示的像素电路于重置期间的示意图；

图3为根据本发明的实施例所示的像素电路于数据写入期间的操作示意图；

图4为根据本发明的实施例所示的像素电路于预备期间的操作示意图；

图5为根据本发明的实施例所示的像素电路于发光期间中驱动发光元件的操作示意图；

图6为根据本发明的实施例所示的像素电路的示意图；

图7为根据本发明的实施例所示的像素电路的示意图；

图8为根据本发明的实施例所示的像素驱动方法的流程图。

附图标记

100：像素电路

110：驱动电路

120：数据写入电路

130：调制电路

140：滤波电路

200：工作波形

t1、t2：晶体管

t3、t4：晶体管

t5、t6：晶体管

t7：晶体管

c、cf：电容

r1、r2：电阻

d：发光元件

i：驱动电流

amp：第一电压

vdd：第二电压

tc：时间控制信号

g[n]：栅极信号

data[m]：数据电压

vss：第三电压

n1：第一节点

n2：第二节点

n3：第三节点

v1：第一预定电位

v2：第二预定电位

v3：禁能电位

v4：致能电位

res：重置期间

dw：数据写入期间

tset：预备期间

em：发光期间

readout[m]：读取信号

sense[n]：感测信号

具体实施方式

下面结合附图对本发明的结构原理和工作原理作具体的描述：

在本文中，使用第一、第二与第三等词汇，是用于描述各种元件、组件、区域、层与/或区块是可以被理解的。但是这些元件、组件、区域、层与/或区块不应该被这些术语所限制。这些词汇只限于用来辨别单一元件、组件、区域、层与/或区块。因此，在下文中的一第一元件、组件、区域、层与/或区块也可被称为第二元件、组件、区域、层与/或区块，而不脱离本发明的本意。

在本文中，除非对于冠词有所特别限定，否则“一”与“该”可泛指单一个或多个。将进一步理解的是，本文中所使用的“包含”、“包括”、“具有”及相似词汇，指明其所记载的特征、区域、整数、步骤、操作、元件与/或组件，但不排除其所述或额外的其一个或多个其它特征、区域、整数、步骤、操作、元件、组件，与/或其中的群组。

除非另有定义，本文所使用的所有词汇(包括技术和科学术语)具有其通常的含义，其含义能够被熟悉此领域的技术人员所理解。更进一步地说，上述词汇在普遍常用的字典中的定义，在本说明书的内容中应被解读为与本案相关领域一致的含义。除非有特别明确定义，这些词汇将不被解释为理想化的或过于正式的含义。

本文使用的“约”、“近似”、或“实质上”包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值，考虑到所讨论的测量和与测量相关的误差的特定数量(即，测量系统的限制)。例如，“约”可以表示在所述值的一个或多个标准偏差内，或±30％、±20％、±10％、±5％内。再者，本文使用的“约”、“近似”或“实质上”可依光学性质、蚀刻性质或其它性质，来选择较可接受的偏差范围或标准偏差，而可不用一个标准偏差适用全部性质。

当一元件被称为“连接”或“耦接”至另一元件时，它可以为直接连接或耦接至另一元件，又或是其中有一额外元件存在。相对的，当一元件被称为“直接连接”或“直接耦接”至另一元件时，其中是没有额外元件存在。

以下将结合附图揭露本案的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本案。也就是说，在本案部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些现有惯用的结构与元件在附图中将以简单示意的方式来表示。

参照图1a，图1a为根据本发明的实施例所示的一种像素电路100的示意图。于一些实施例中，像素电路100可应用于显示面板。

像素电路100包含驱动电路110、数据写入电路120以及调制电路130。驱动电路110用以响应于第一节点n1的电位导通，以输出驱动电流i来驱动一发光元件d。数据写入电路120用以响应于栅极信号g[n]导通，以储存数据电压data[m]。调制电路130用以响应于一时间控制信号tc的电位变化输出数据电压data[m]至第二节点n2，并根据第二节点n2的电位调整第一节点n1的电位至第一电压amp，以导通驱动电路110。

于一些实施例中，驱动电路110包含晶体管t1以及发光元件d。晶体管t1用以接收第二电压vdd，并根据第一节点n1的电位导通，以产生驱动电流i。发光元件d耦接至晶体管t1，并根据驱动电流i发光。

于一些实施例中，数据写入电路120包含电容c以及晶体管t2。电容c的第一端用以接收第三电压vss，且电容c的第二端耦接至调制电路130。晶体管t2响应于栅极信号g[n]导通，以传输数据电压data[m]至电容c的第二端以储存数据电压data[m]至电容c。于一些实施例中，数据写入电路120与调制电路130耦接至第三节点n3。

于一些实施例中，调制电路130包含晶体管t3、晶体管t4、晶体管t5以及晶体管t6。晶体管t3耦接至第二节点n2与第三节点n3之间。晶体管t4耦接至第二节点n2与用以提供第二电压vdd的一端点之间。晶体管t5耦接至第一节点n1，且晶体管t3、晶体管t4以及晶体管t5皆根据时间控制信号tc导通。晶体管t6耦接至第一节点n1与用以提供第一电压amp的一端点之间，并根据第二节点n2的电位导通以控制第一节点n1的电位。于一些实施例中，调制电路130耦接于第一节点n1与第三节点n3之间。于一些实施例中，晶体管t1、晶体管t2与晶体管t3可由p型晶体管实施，且晶体管t4、晶体管t5与晶体管t6可由n型晶体管实施。

于一些实施例中，像素电路100可由简单结构(即六颗晶体管t1～t6与一颗电容c)来实施。如此一来，以像素电路100所制成的显示面板内的信号线的用量与电路的面积得以降低，以适用于小屏幕电子装置。

于一些实施例中，像素电路100更包含滤波电路140。滤波电路140包含电阻r1、电阻r2以及电容cf。电容cf耦接至电阻r1以及电阻r2之间。电阻r1的第一端用以接收第一电压amp，且电阻r1的第二端耦接至晶体管t6。电阻r2的第一端用以接收第二电压vdd，且电阻r2的第二端耦接至晶体管t1与晶体管t4。于一些实施例中，像素电路100可在不设置滤波电路140下直接接收第一电压amp与第二电压vdd。为简化说明，以下各个实施例(即图2～图7)的操作将以直接接收第一电压amp与第二电压vdd的例子进行说明。应当理解，以下各个实施例亦可搭配滤波电路140一起实施。

在图1a中关于像素电路100的相关电路设定方式用于示例，且本案并不以此为限。可执行与像素电路100的相同操作的相关电路设定方式皆为本发明所涵盖的范围。

参照图1b，图1b为根据本发明的实施例所示的图1a中像素电路100的波形200示意图。在一次操作过程中，波形200包含重置期间res、数据写入期间dw以及发光期间em。于重置期间res中，第二电压vdd、第三电压vss以及栅极信号g[n]具有一禁能电位v3，时间控制信号tc具有一第一预定电位v1，并且无任何数据电压data[m]输入至数据写入电路120。于数据写入期间dw中，第二电压vdd与第三电压vss具有一禁能电位v3，时间控制信号tc具有一第一预定电位v1，且数据电压data[m]藉由栅极信号g[n]的控制，以输入至写入电路120。最后于发光期间em中，第二电压vdd具有一第一预定电位v1，第三电压vss与栅极信号g[n]具有一禁能电位v3，时间控制信号tc的电位从第一预定电位v1随时间下降至第二预定电位v2，且数据电压data[m]根据具有一禁能电位v3的栅极信号g[n]停止输入至数据写入电路120。关于上述各个期间的详细操作将于后述段落一并参照后述图3至图5进行说明。

于一些实施例中，在数据写入期间dw以及发光期间em之间，波形200更包含预备期间tset。于此预备期间tset中，时间控制信号tc的电位从第一预定电位v1随时间逐渐下降至第二预定电位v2，以预备进入发光期间em。

于一些实施例中，第一预定电位v1大于第二预定电位v2，且第二预定电位v2大于禁能电位v3。于一些实施例中，第一预定电位v1可约为12伏特，第二预定电位v2可约为5伏特，禁能电位v3可约为0伏特，且本发明并不以此些数值为限。于一些实施例中，第二电压vdd的禁能电位v3、第三电压vss的禁能电位v3以及栅极信号g[n]的禁能电位v3可完全不同，或部分相同，或三者皆相同。各种数值的第一预定电位v1、第二预定电位v2与/或禁能电位v3皆为本发明所涵盖的范围。

参照图2，图2为根据本发明的实施例所示的像素电路100于重置期间res的示意图。

于一些实施例中，晶体管t2根据栅极信号g[n]关断，且晶体管t3响应于具有第一预定电位v1的时间控制信号tc关断，以重置第二节点n2的电位。

详细而言，于重置期间res中，晶体管t2根据栅极信号g[n]关断，故数据电压data[m]无法被传输至数据写入电路120，以致电容c不储存数据电压data[m]。晶体管t4根据具有第一预定电位v1的时间控制信号tc与具有禁能电位v3的第二电压vdd导通，以让第二节点n2的电位调整至禁能电位v3。如此，晶体管t3再根据具有第一预定电位v1的时间控制信号tc与第二节点n2上的电位(于此期间为禁能电位v3)关断。晶体管t5响应于具有第一预定电位v1的时间控制信号tc导通，以让第一节点n1的电位调整至第一预定电位v1。而晶体管t6根据第二节点n2的电位与第一节点n1的电位(于此期间为第一预定电位v1)关断。最后，晶体管t1根据第一节点n1的电位与具有禁能电位v3的第二电压vdd关断，而不让驱动电流i流过发光元件d。

参照图3，图3为根据本发明的实施例所示的像素电路100于数据写入期间dw的操作示意图。于数据写入期间dw中，晶体管t2响应于栅极信号g[n]导通，以让数据电压data[m]传递至电容c并储存于电容c中。

于一些实施例中，储存于电容c的数据电压data[m]具有第二预定电位v2的电位。

于一些实施例中，晶体管t3耦接至电容c的第二端与第二节点n2之间，并用以响应于具有第一预定电位v1的时间控制信号tc与第二节点n2的电位关断。晶体管t4响应于具有第一预定电位v1的时间控制信号tc导通，以传输具有禁能电位v3的第三电压vdd至第二节点n2。晶体管t5响应于时间控制信号tc持续导通，以传输具有第一预定电位v1的时间控制信号tc至第一节点n1，以调整第一节点n1的电位至第一预定电位。如此，驱动电路110仍持续被关断。晶体管t6响应于第二节点n2的电位与第一电压amp关断。晶体管t1响应第一节点n1的电位(于此期间为第一预定电位v1)关断，而不让驱动电流i流过驱动电路110。

于一些实施例中，第一电压amp可约为3伏特，且本发明并不以此数值为限。于一些实施例中，第一电压amp为关联于三原色信号的一直流电压。于一些应用中，此直流电压的设定可用于提高像素电路100的画面亮度调整范围。

参照图4，图4为根据本发明的实施例所示的像素电路100于预备期间tset的操作示意图。于预备期间tset中，时间控制信号tc将从第一预定电位v1开始下降。当时间控制信号tc的电位还未降至第二预定电位v2时，像素电路100的所有晶体管t1～t6将不会导通，如图4所示。

于一些实施例中，第三电压vdd切换至一致能电位v4，晶体管t4与晶体管t5响应于时间控制信号tc的电位变化与具有致能电位v4的第三电压vdd关断。于一些实施例中，致能电位v4可约为10伏特，且本案并不以此数值为限。于一些实施例中，第一电压amp低于致能电位v4。

参照图5，图5为根据本发明的实施例所示的像素电路100于发光期间em中驱动发光元件d的操作示意图。于发光期间em中，当时间控制信号tc从第一预定电位v1下降至第二预定电位v2时，将导通晶体管t3而使储存于电容c的数据电压data[m]经由晶体管t3传输至第二节点n2，以提升第二节点n2的电位。当第二节点n2的电位上升至大于第一电压amp时，晶体管t6被导通，以传输第一电压amp至第一节点n1。如此，第一节点n1的电位被调整至第一电压amp。由于第一电压amp设定以低于致能电位v4。晶体管t1可根据第一节点n1的电位导通，以产生驱动电流i来驱动发光元件d。

于一些实施例中，时间控制信号tc由第一预定电位v1变化至第二预定电位v2，晶体管t3用以响应于时间控制信号tc的电位变化导通以传输数据电压data[m]至第二节点n2，且晶体管t6根据第二节点n2的电位导通以传输第一电压amp至第一节点n1，以导通驱动电路110来驱动发光元件d。换言之，时间控制信号tc的电位变化可用于控制发光元件d的发光期间。

于一些实施例中，藉由第一节点n1的电位可控制流过驱动电路110的驱动电流i，以决定像素电路100的一画面均匀度。

于一些实施例中，基于时间控制信号tc的电位变化可控制驱动电流i的周期，以决定像素电路100的一画面灰阶值。

于一些实施例中，像素电路100于发光期间em时，第二电压vdd具有致能电位v4。此时，第一节点n1的电位等同于第一电压amp，以稳定晶体管t1导通。在晶体管t1稳定导通的情况下，能有效减少像素电路100于低频工作时的画面闪烁情况。

于一些实施例中，当电容c内所储存的数据电压data[m]释放完毕，代表发光期间em工作结束，此时像素电路100将重新执行重置期间res。

参照图6，图6为根据本发明的实施例所示的像素电路100的示意图。于此例中，相较于前述的实施例，晶体管t4改为响应于一感测信号sense[n]与一读取信号readout[m]导通，以传输数据电压data[m]至第二节点n2。如此，于数据写入期间dw，晶体管t2～晶体管t4的阈值电压可进一步地被补偿。

参照图7，图7为根据本发明的实施例所示的像素电路100的示意图。相较于前述实施例，于此例中像素电路100更包含晶体管t7。晶体管t7耦接于晶体管t1与发光元件d之间。为了补偿晶体管t1的阈值电压，在数据写入期间dw，晶体管t7响应于感测信号sense[n]与读取信号readout[m]导通，以将驱动电流i导向读取信号readout[m]的端点。

于一些实施例中，晶体管t1～晶体管t6可由薄膜晶体管(thin-filmtransistor,tft)中实施。在此实施例中。晶体管t1～晶体管t3以p型tft作为例子说明，晶体管t4～晶体管t6以n型tft作为例子说明，但本发明并不以此为限。

于一些实施例中，晶体管t4～晶体管t6中每一个可由氧化铟镓锌薄膜晶体管(indiumgalliumzincoxide,igzo)实施，且晶体管t1～晶体管t3中每一个可由低温多晶硅晶体管(ltps)实施。于一些实施例中，晶体管t4～晶体管t6中每一个可由低温多晶硅晶体管(lowtemperaturepoly-silicon,ltps)实施。

于一些实施例中，晶体管t4～晶体管t6中每一个由氧化铟镓锌薄膜晶体管(igzo)实施，以降低晶体管的漏电流来达到像素电路100的最佳驱动效果。

依据不同应用，本发明使用各种类型的晶体管实际操作。当各个晶体管的控制端(例如是栅极)接收非导通的信号(例如为低电压vsl)时，控制端与第二端(例如是源极)的电压差(gate-to-sourcevoltages)低于晶体管的阈值电压vth，使得晶体管操作于截止(cutoff)区或称为次临界(subthreshold)区。于此操作条件下，不同的输入信号大小将会影响晶体管的漏电流(或称为次临界电流(subthresholdleakage))。

上述关于实施各晶体管数量的数值仅为示例，且本发明并不以此些数值为限。

参照图8，图8为根据本发明的实施例所示的像素驱动方法800的流程图。

于操作s810，响应于第一节点n1的电位导通驱动电路110，以输出驱动电流i来驱动发光元件d。

于操作s820，数据写入电路120响应于一栅极信号g[n]导通以储存数据电压data[m]。

于操作s830，调制电路130响应于时间控制信号tc的电位变化输出数据电压data[m]至第二节点n2，并根据第二节点n2的电位调整第一节点n1的电位至第一电压amp，以控制驱动电路110输出驱动电流i。

上述操作s810至操作s830的说明可参照前述各附图的实施例，故不重复赘述。上述像素驱动方法800的多个操作仅为示例，并非限于上述示例的顺序执行。在不违背本发明各实施例的操作方式与范围下，在像素驱动方法800下的各种操作当可适当地增加、替换、省略或以不同顺序执行。

综上所述，本案实施例所提供的像素电路100与像素驱动方法800可以实现以下有益技术效果：使用少量的信号线与元件，以减少电路的分布面积，适用于小屏幕的电子装置，且于低频时可提升像素电路的亮度。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。