像素驱动电路及驱动方法、显示装置与流程

本发明属于显示技术领域，具体涉及一种像素驱动电路及驱动方法、显示装置。

背景技术：

发光二极管(lightemittingdiode,led)以其高亮度、高信赖性等优势，在显示领域中得到了有广泛地应用。现有技术中的像素驱动电路中，一般通过电流控制模块和时间控制模块共同控制发光二级管的全灰阶显示，并且需要对电流控制模块中的晶体管和时间控制模块中的晶体管进行阈值补偿。在发光阶段，通过使得时间控制模块中的控制电压随时间线性增大，来控制其中的晶体管的开启程度，从而实现发光二极管的发光时间的控制。

发明人发现现有技术中至少存在如下问题：由于控制电压不断增大，即使时间控制模块处于非工作状态下，其中的晶体管也会部分程度的开启，从而为发光二极管提供较小的驱动电流，导致发光二极管微弱发光。这样，容易影响各灰阶的精确控制，尤其是低灰阶。并且容易引起发光二极管较长时间在低电流密度下微弱发光，可能引起色偏等问题。

技术实现要素：

本发明旨在至少解决现有技术中存在的技术问题之一，提供一种像素驱动电路及驱动方法、显示装置。

解决本发明技术问题所采用的技术方案是一种像素驱动电路，所述像素驱动电路包括：电流控制模块和时间控制模块；所述电流控制模块被配置为向发光器件提供驱动电流；所述时间控制模块被配置为响应于时间控制信号，通过时间调制信号和斜率电压信号控制所述发光器件的发光时间；所述像素驱动电路还包括：电压控制模块；

所述电压控制模块被配置为在所述时间控制模块处于非工作状态时，响应于控制电压信号，将控制电压信号输入至所述时间控制模块，以控制所述时间控制模块处于非工作状态，其中，所述控制电压信号的幅值小于为所述时间控制模块的非工作电平信号的幅值。

可选地，所述电压控制模块包括：第十四晶体管；

所述第十四晶体管的控制极连接控制电压端，第一极连接控制电压端，第二极连接所述时间控制模块。

可选地，所述电流控制模块包括：第一晶体管、第二晶体管、第七晶体管、第九晶体管、第十晶体管、第十一晶体管和第二电容；

所述第一晶体管被配置为响应于扫描信号，传输数据信号；

所述第二晶体管被配置为响应于扫描信号，对所述第七晶体管的阈值电压进行补偿；

所述第七晶体管被配置为响应于所述第一晶体管传输的数据信号，生成驱动电流；

所述第二电容被配置为存储被传输至所述第七晶体管的数据信号；

所述第九晶体管被配置为响应于第一复位信号，通过第一初始信号对存储至所述第二电容的数据信号进行复位；

所述第十晶体管被配置为响应于发光控制信号，向所述第七晶体管提供电源电压；

所述第十一晶体管被配置为响应于发光控制信号，向发光器件提供驱动电流。

可选地，所述第一晶体管的控制连接扫描信号端，第一极连接数据信号端，第二极连接所述第十晶体管的第二极和所述第七晶体管的第一极；

所述第二晶体管的控制极连接扫描信号端，第一极连接所述第七晶体管的第二极，第二极连接所述第九晶体管的第二极、所述第二电容的另一端和所述第七晶体管的控制极；

所述第七晶体管控制极连接所述第二晶体管的第二极、所述第九晶体管的第二极和所述第二电容的另一端，第一极连接所述第一晶体管的第二极和所述第十晶体管的第二极，第二极连接所述第二晶体管的第一极和所述第十一晶体管的第一极；

所述第九晶体管的控制极连接第一复位信号端，第一极连接初始信号端，第二极连接所述第二晶体管的第二极、所述第七晶体管控制极和所述第二电容的另一端；

所述第十晶体管的控制极连接发光控制信号端，第一极连接第一电源电压端，第二极连接所述第一晶体管的第二极和所述第七晶体管的第一极；

所述第十一晶体管的控制极连接发光控制信号端，第一极连接所述第二晶体管的第一极和所述第七晶体管的第二极，第二极连接所述时间控制模块；

所述第二电容的一端连接第一电源电压端，另一端连接所述第二晶体管的第二极、所述第七晶体管的控制极和所述第九晶体管的第二极。

可选地，所述时间控制模块包括：第三晶体管、第四晶体管、第五晶体管、第六晶体管、第八晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管和第一电容；

所述第八晶体管被配置为响应于时间控制信号，传输参考电压信号；

所述第三晶体管被配置为响应于时间控制信号，对所述第四晶体管的阈值电压进行补偿；

所述第六晶体管被配置为响应于时间控制信号，传输时间调制信号；

所述第十五晶体管被配置为响应于发光控制信号，传输斜率电压信号；

所述第四晶体管被配置为响应于所述第六晶体管传输的所述时间调制信号和第十五晶体管传输的所述斜率电压信号，控制所述发光器件的发光时间；

所述第一电容被配置为存储传输至所述第四晶体管时间调制信号和斜率电压信号；

所述第五晶体管和所述第十三晶体管被配置为响应于的第二复位信号，通过第二初始信号对存储至所述第一电容的时间调制信号和斜率电压信号进行复位；

所述第十二晶体管被配置为响应于发光控制信号，向发光器件提供驱动电流。

可选地，所述第三晶体管的控制极连接时间控制信号端，第一极连接所述第四晶体管的第二极和所述第十二晶体管的第一极，第二极连接所述第五晶体管的第二极、第一电容的另一端、第四晶体管的控制极和所述电压控制模块；

所述第四晶体管的控制极连接所述电压控制模块、所述第一电容的另一端、所述第三晶体管的第二极和所述第五晶体管的第二极，第一极连接所述电流控制模块和所述第八晶体管的第二极，第二极连接所述第三晶体管的第一极和所述第十二晶体管的第一极；

所述第五晶体管的控制极连接第二复位信号端和所述第十三晶体管的控制极，第一极连接所述第十三晶体管的第二极，第二极连接所述第三晶体管的第二极、所述第一电容的另一端、所述第四晶体管的控制极和所述电压控制模块；

所述第六晶体管的控制连接时间控制信号端，第一极连接时间调制信号端和所述第十五晶体管的第二极，第二极连接所述第一电容的一端；

所述第八晶体管的控制极连接时间控制信号端，第一极连接参考电压信号端，第二极连接所述电流控制模块、第四晶体管的第一极；

所述第十二晶体管的控制极连接发光控制信号端，第一极连接所述第三晶体管的第一极和所述第四晶体管的第二极，第二极连接所述发光器件；

所述第十三晶体管的控制极连接第二复位信号端和所述第五晶体管的控制极，第一极连接第二初始信号端，第二极连接所述第五晶体管的第一极；

所述第十五晶体管的控制极连接发光控制信号端，第一极连接斜率电压信号端，第二极连接时间调制信号端和所述第六晶体管的第一极。

可选地，所述发光器件包括微发光二极管；

所述发光二极管的第一极连接所述时间控制模块，第二极连接第二电源电压端。

可选地，所述第四晶体管和所述第十四晶体管的极性相反。

解决本发明技术问题所采用的技术方案是一种显示装置，包括如上述提供的像素驱动电路。

解决本发明技术问题所采用的技术方案是一种像素驱动电路的驱动方法，包括：

响应于数据信号，电流控制模块提供驱动电流，以及响应于时间调制信号和斜率电压信号，时间控制模块处于工作状态，使得发光器件进行发光；

响应于电压控制模块提供的控制电压信号，时间控制模块处于非工作状态，使得发光器件停止发光。

附图说明

图1为本发明实施例提供的像素驱动电路的结构示意图；

图2为本发明实施例提供的一种像素驱动电路的时序图；

图3a为现有技术中的像素驱动电路中驱动电流变化示意图；

图3b为本发明提供的像素驱动电路中驱动电流变化示意图；

图4为本发明实施例提供的一种像素驱动电路的驱动方法的流程示意图。

具体实施方式

为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、

“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

本发明实施例中的所采用的晶体管可以为薄膜晶体管或场效应管或其他特性的相同器件，由于采用的晶体管的源极和漏极是对称的，所以其源极、漏极是没有区别的。在本发明实施例中，为区分晶体管的源极和漏极，将其中一极称为第一极，另一极称为第二极，栅极称为控制极。此外按照晶体管的特性区分可以将晶体管分为n型和p型，以下实施例中是以第十四晶体管m14为n型晶体管，其他晶体管均为p型晶体管进行说明的，当采用p型晶体管时，第一极为p型晶体管的源极，第二极为p型晶体管的漏极，栅极输入低电平时，源漏极导通；当采用n型晶体管时，第一极为n型晶体管的源极，第二极为n型晶体管的漏极，栅极输入高电平时，源漏极导通。

在此需要说明的是，本发明实施例中，晶体管为p型晶体管的情况下，则工作电平是指使得p型晶体管开启工作的有效电平，即为低电平，非工作电平则指高电平。晶体管为n型晶体管的情况下，则工作电平是指使得n型晶体管开启工作的有效电平，即为高电平，非工作电平则指低电平。本发明实施例中的控制电压信号为工作电平，也即为一固定的高电平信号。

本发明的实施例中发光器件d为电流型发光器件，进一步地，可以为电流型发光二极管，如微型发光二极管(microlightemittingdiode，microled)或者迷你发光二极管(minilightemittingdiode，miniled)或者有机电致发光二极管(organiclightemittingdiode，oled)。发光器件d的第一极和第二极分别为发光二极管的阳极和阴极。

实施例一

图1为本发明实施例提供的像素驱动电路的结构示意图，如图1所示，像素驱动电路包括：电流控制模块101和时间控制模块102；电流控制模块101被配置为向发光器件d提供驱动电流；时间控制模块102被配置为响应于时间控制信号，通过时间调制信号和斜率电压信号控制发光器件d的发光时间；像素驱动电路还包括：电压控制模块103；电压控制模块103被配置为在时间控制模块102处于非工作状态时，响应于控制电压信号，将控制电压信号输入至时间控制模块102，以控制时间控制模块102处于非工作状态，其中，控制电压信号的幅值小于为时间控制模块102的高电平信号的幅值。

本发明实施例提供的像素驱动电路中，在发光阶段，电流控制模块101响应于数据信号为发光器件d提供驱动电流，时间控制模块102响应于时间调制信号和斜率电压信号控制发光器件d的发光时间。当斜率电压信号的电位达到第一预设值时，可以将时间控制模块102中的晶体管关断，使得时间控制模块102处于非工作状态，此时发光器件d停止发光，此时一帧显示画面的时间并不一定结束。然而，在一帧画面显示时间内，即使在时间控制模块102处于非工作状态，发光器件d停止发光时，斜率电压信号也可以持续输入。当斜率电压信号的电位达到第二预设值时，第二预设值可以等于或大于控制晶体管关闭的高电平电位，这样，原本应该处于关闭状态的晶体管可能部分程度的开启，导致时间控制模块102可能处于工作状态，进一步导致发光器件d可能微弱发光。此时，电压控制模块103可以将一固定值的控制电压输入至时间控制模块102，该具有固定值的控制电压的幅值小于时间控制模块102的高电平信号的幅值，可以保证时间控制模块102不受斜率电压的影响，在原本应该处于非工作状态时，使得其中的各个晶体管可以处于完全关闭的状态，从而保证像素驱动电路的正常运行。可以看出，本发明实施例提供的像素驱动电路可以避免发光器件d微弱发光，实现各灰阶尤其是低灰阶的精确控制，并且可以避免发光器件d较长时间在低电流密度下微弱发光，因此可以避免引起色偏等问题。

在一些实施例中，电压控制模块103包括：第十四晶体管m14；第十四晶体管m14的栅极连接控制电压端vdd3，源极连接控制电压端vdd3，漏极连接时间控制模块102。

需要说明的是，在时间控制模块102中的晶体管处于部分程度开启状态时，第十四晶体管m14可以将控制电压端vdd3的具有固定值的控制电压输入至时间控制模块102中。该具有固定值的控制电压的幅值小于时间控制模块102的高电平信号的幅值，可以保证时间控制模块102不受斜率电压的影响，在原本应该处于非工作状态时，使得其中的各个晶体管可以处于完全关闭的状态，从而保证像素驱动电路的正常运行。

在一些实施例中，电流控制模块101包括：第一晶体管m1、第二晶体管m2、第七晶体管m7、第九晶体管m9、第十晶体管m10、第十一晶体管m11和第二电容c2。第一晶体管m1被配置为响应于扫描信号，传输数据信号。第二晶体管m2被配置为响应于扫描信号，对第七晶体管m7的阈值电压进行补偿。第七晶体管m7被配置为响应于第一晶体管m1传输的数据信号，生成驱动电流。第二电容m2被配置为存储被传输至第七晶体管m7的数据信号。第九晶体管m9被配置为响应于第一复位信号，通过第一初始信号对存储至第二电容c2的数据信号进行复位。第十晶体管m10被配置为响应于发光控制信号，向第七晶体管m7提供电源电压。第十一晶体管m11被配置为响应于发光控制信号，向发光器件d提供驱动电流。

具体地，第一晶体管m1的控制连接扫描信号端gate-i，源极连接数据信号端data-i，漏极连接第十晶体管m10的漏极和第七晶体管m7的源极。第二晶体管m2的栅极连接扫描信号端gate-i，源极连接第七晶体管m7的漏极，漏极连接第九晶体管m9的漏极、第二电容c2的另一端和第七晶体管m7的栅极。第七晶体管m7栅极连接第二晶体管m2的漏极、第九晶体管m9的漏极和第二电容c2的另一端，源极连接第一晶体管m1的漏极和第十晶体管m10的漏极，漏极连接第二晶体管m2的源极和第十一晶体管m11的源极。第九晶体管m9的栅极连接第一复位信号端rst-i，源极连接第一初始信号端init-i，漏极连接第二晶体管m2的漏极、第七晶体管m7栅极和第二电容c2的另一端。第十晶体管m10的栅极连接发光控制信号端emc，源极连接第一电源电压端vdd，漏极连接第一晶体管m1的漏极和第七晶体管m7的源极。第十一晶体管m11的栅极连接发光控制信号端emc，源极连接第二晶体管m2的源极和第七晶体管m7的漏极，漏极连接时间控制模块102。第二电容c2的一端连接第一电源电压端vdd，另一端连接第二晶体管m2的漏极、第七晶体管m7的栅极和第九晶体管m9的漏极。

在此需要说明的是，以上只是提供了一种电流控制模块101的具体结构，应当理解的是，本发明实施例中的电流控制模块101不局限于上述结构，还可以为能够产生发光器件d驱动电流的任意电流控制模块101。而对于上述的电流控制模块101的具体工作过程将结合图2在之后的实现原理中进行说明。

在一些实施例中，时间控制模块102包括：第三晶体管m3、第四晶体管m4、第五晶体管m5、第六晶体管m6、第八晶体管m8、第十二晶体管m12、第十三晶体管m13、第十四晶体管m14、第十五晶体管m15和第一电容c1。第八晶体管m8被配置为响应于时间控制信号，传输参考电压信号。第三晶体管m3被配置为响应于时间控制信号，对第四晶体管m4的阈值电压进行补偿。第六晶体管m6被配置为响应于时间控制信号，传输时间调制信号。第十五晶体管m15被配置为响应于发光控制信号，传输斜率电压信号。第四晶体管m4被配置为响应于第六晶体管m6传输的时间调制信号和第十五晶体管m15传输的斜率电压信号，控制发光器件d的发光时间。第一电容c1被配置为存储传输至第四晶体管时间调制信号和斜率电压信号。第五晶体管m5和第十三晶体管m13被配置为响应于的第二复位信号rst-t，通过第二初始信号init-t对存储至第一电容c1的时间调制信号和斜率电压信号进行复位。第十二晶体管t12被配置为响应于发光控制信号，向发光器件d提供驱动电流。

具体地，第三晶体管m3的栅极连接时间控制信号端gate-t，源极连接第四晶体管m4的漏极和第十二晶体管m12的源极，漏极连接第五晶体管m5的漏极、第一电容c1的另一端、第四晶体管m4的栅极和电压控制模块103。第四晶体管m4栅极连接电压控制模块103、第一电容c1的另一端、第三晶体管m3的漏极和第五晶体管m5的漏极，源极连接电流控制模块101和第八晶体管m8的漏极，漏极连接第三晶体管m3的源极和第十二晶体管m12的源极。第五晶体管m5的栅极连接第二复位信号端rst-t和第十三晶体管m13的栅极，源极连接第十三晶体管m13的漏极，漏极连接第三晶体管m3的漏极、第一电容c1的另一端、第四晶体管m4的栅极和电压控制模块103。第六晶体管m6的控制连接时间控制信号端gate-t，源极连接时间调制信号端data-t和第十五晶体管m15的漏极，漏极连接第一电容c1的一端。第八晶体管m8的栅极连接时间控制信号端gate-t，源极连接参考电压信号端ref，漏极连接电流控制模块101、第四晶体管m4的源极。第十二晶体管m12的栅极连接发光控制信号端emc，源极连接第三晶体管m3的源极和第四晶体管m4的漏极，漏极连接发光器件d。第十三晶体管m13的栅极连接第二复位信号端rst-t和第五晶体管m5的栅极，源极连接第二初始信号端init-t，漏极连接第五晶体管m5的源极。第十五晶体管m15的栅极连接发光控制信号端emc，源极连接斜率电压信号端ramp，漏极连接时间调制信号端data-t和第六晶体管m6的源极。

在此需要说明的是，以上只是提供了一种时间控制模块102的具体结构，应当理解的是，本发明实施例中的时间控制模块102不局限于上述结构，还可以为能够控制发光器件d发光时长的任意时间控制模块102。而对于上述的时间控制模块102的具体工作过程将结合图2在之后的实现原理中进行说明。

在一些实施例中，发光器件d可以包括微发光二极管；发光二极管的阳极连接时间控制模块102，阴极连接第二电源电压端vss。

需要说明的是，微发光二极管可以在电流控制模块101提供的驱动电流的驱动下，进行发光。并且可以在时间控制模块102的控制下是调整发光时间。

在一些实施例中，第四晶体管m4和第十四晶体管m14的极性相反。

可以理解的是，具有固定值的控制电压信号在控制第四晶体管m4开启，将控制电压信号输入的同时，还需保证其他晶体管处于关闭状态，因此，第四晶体管m4需要与第十四晶体管m14的极性相反，也就是与除第四晶体管m4之外的其他晶体管的极性相反。具体地，第四晶体管m4可以为n型晶体管，第十四晶体管m14以及其他晶体管均为p型晶体管。

图2为本发明实施例提供的一种像素驱动电路的时序图，下面将结合图2，对本发明实施例提供的像素驱动电路的具体实现过程进行详细说明。其中，电流控制模块101中第二电容c2、第二晶体管m2、第七晶体管m7和第九晶体管m9之间的连接点为第二节点n-i；时间控制模块102中，第一电容c1、第三晶体管m3、第四晶体管m4和第五晶体管m5之间的连接点为第二节点n-t；第二电容c2与第六晶体管m6之间的连接点为第三节点m。

在s1阶段，即电流控制模块101复位阶段，第一复位信号端rst-i输出低电平信号，第九晶体管m9开启，将第一节点n-i写入初始信号进行复位，为电流控制模块101补偿阶段驱动晶体管即第七晶体管m7的开启做好准备。

在s2阶段，即电流控制模块101补偿阶段，时间控制信号端gate-i输出低电平信号，第一晶体管m1和第二晶体管m2开启，将数据信号端data-i的数据信号读入像素，并将第七晶体管的阈值电压vth1读出。此时，第一节点n-i理想电位为vdata+vth1，并存入第二电容c2。

在s3阶段，时间控制模块102复位阶段，第二复位信号端rst-t输出低电平信号，第五晶体管m5和第十三晶体管m13开启，将第二节点n-t写入第二初始信号进行复位，为时间控制模块102补偿阶段第四晶体管m4的开启做好准备。

在s4阶段，时间控制模块102补偿阶段，时间控制信号端gate-t输出低电平信号，第三晶体管m3、第六晶体管m6和第八晶体管m8开启，第二节点n-t写入参考电压信号，并读取第四晶体管的阈值电压vth2，此时第二节点n-t的电位为vref+vth2，第三节点m写入时间调制信号，此时第三节点m的电位为data-t。这样，第二节点n-t、第三节点m两点电位由于电荷保持原理，保持压差固定，v(n-t)-v(m)＝vref+vth2-(data-t)，即v(n-t)＝v(m)+vref+vth2-(data-t)。

在s5阶段，即写入阶段，将所有数据信号写入第一节点n-i和将所有时间调制信号写入第二节点n-t。

在s6阶段，即发光阶段，发光控制信号端emc输出低电平信号，第十晶体管m10、第十一晶体管m11和第十二晶体管m12开启，发光器件d正常发光。第二节点n-t的电位随着斜率电压端ramp输入的斜率电压信号的增大而增大。当v(n-t)-vth2＝0时，vth2为第四晶体管m4的阈值电压，第二节点n-t的电位控制第四晶体管m4的关断时间，驱动电流从开启至关闭，发光器件d从开启至关闭。即v(n-t)＝v(m)+vref+vth2-(data-t)-vth2＝v(m)+vref(data-t)。该时刻与第四晶体管m4的阈值电压vth2无关，仅与数据信号的电位data-t有关。并且数据信号的电位data-t不同，导致第一电容c1两端压差不同，如图2所示，有deltav1，deltav2两个差值的不同，引起发光时间t1、t2的不同，从而控制发光时间不同，实现不同灰阶的显示。在此控制模式下，发光控制信号端emc输出低电平信号，控制发光器件d发光时，时间调制信号端gate-t输出高电平信号，第三晶体管m3关闭。但是，当第二节点n-t的电位增大至与时间控制信号的高电平信号相等时，第三晶体管m3开始开启，导致此处驱动电流增大至n安培(a)，发光器件d微弱发光。此时，发光器件d本应处于关闭状态，第三晶体管m3的开启可能导致暗态不暗。尤其是在发光时间较短情况下，第二节点n-t的电位较高。此时，第二节点n-t的电位高于vdd3-vth2时，第十四晶体管m14开启，将具有固定值的控制电压vdd3写入第二节点n-t点。因此，可以使得第二节点n-t的电位保持在vdd3-vth2。并且vdd3小于时间控制信号端输出的高电平，这样第二节点n-t的电位不会高于第三晶体管m3的开启电压。第三晶体管m3不会开启，保证像素驱动电路的正常运行。

图3a为现有技术中的像素驱动电路中驱动电流变化示意图，图3b为本发明提供的像素驱动电路中驱动电流变化示意图，如图3a和图3b所示，可以看出，本发明实施例提供的像素驱动电路中，通过第十四晶体管m14可以使得第二节点n-t的电位保持在vdd3-vth2。并且vdd3小于时间控制信号端输出的高电平，这样第二节点n-t的电位不会高于第三晶体管m3的开启电压。第三晶体管m3不会开启，驱动电流不会发生翘起，保证像素驱动电路的正常运行，从而保证灰阶的精确控制，进而可以提高显示对比度，提升显示效果。

实施例二

基于同一发明构思，本发明实施例提供了一种显示装置，该显示装置包括如上述实施例提供的像素驱动电路。该显示装置可以为手机、智能电视、平板电脑等设备。其实现原理与上述实施例提供的像素驱动电路的实现原理类似，在此不再赘述。

实施例三

图4为本发明实施例提供的一种像素驱动电路的驱动方法的流程示意图，如图4所示，像素驱动电路的驱动方法包括如下步骤：

s401，响应于数据信号，电流控制模块提供驱动电流，以及响应于时间调制信号和斜率电压信号，时间控制模块处于工作状态，使得发光器件进行发光。

s402，响应于电压控制模块提供的控制电压信号，时间控制模块处于非工作状态，使得发光器件停止发光。

本发明实施例提供的像素驱动电路的驱动方法中，可以利用电压控制模块向时间控制模块输入具有固定值控制电压信号，控制时间控制模块处于非工作状态，使得驱动电流不会发生翘起，保证像素驱动电路的正常运行，从而保证灰阶的精确控制，进而可以提高显示对比度，提升显示效果。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。