栅极驱动电路及显示装置的制作方法

本发明涉及一种栅极驱动电路及显示装置。

背景技术：

由于双栅(dual-gate)架构可让显示装置的驱动集成电路的源极通道数量减半以降低成本，使得双栅架构广泛地被运用在中大型尺寸的显示装置上。近年来，为了增加移动电话的屏占比(screen-to-bodyratio)，双栅架构逐渐被应用在小尺寸显示装置以减少移动电话的边框大小。然而，在双栅架构中，栅极线的数量会增加为两倍。相邻两条栅极线之间的距离缩小，导致寄生电容影响增加，进而产生多条具有不同亮度的垂直线。

技术实现要素：

本发明一实施例公开一种用于双栅结构的显示装置的栅极驱动电路。栅极驱动电路包括一电路，用以对于该显示装置的一第一显示线产生一第一栅极驱动信号及一第二栅极驱动信号以分别驱动第一显示线的一第一栅极线及一第二栅极线。第一栅极驱动信号处于用以驱动第一栅极线的一激活状态的一第一时间与第二栅极驱动信号处于用以驱动第二栅极线的激活状态的一第二时间不重叠。

本发明另一实施例公开一种使用双栅结构的显示装置。显示装置包括多条显示线及一栅极驱动电路。各显示线包括多个子像素、一第一栅极线及一第二栅极线。栅极驱动电路耦接至显示线，且被配置用以对于显示线中的一第一显示线产生一第一栅极驱动信号及一第二栅极驱动信号以分别驱动第一显示线的一第一栅极线及一第二栅极线。第一栅极驱动信号处于用以驱动第一栅极线的一激活状态的一第一时间与第二栅极驱动信号处于用以驱动第二栅极线的激活状态的一第二时间不重叠。

本发明又一实施例公开一种用于使用双栅结构的一显示装置的栅极驱动控制电路。显示装置包括一栅极驱动电路及一显示面板。显示面板包括多条显示线。各显示线包括多个子像素、一第一栅极线及一第二栅极线。栅极驱动控制电路包括一电路，用以产生多个控制信号以控制栅极驱动电路产生多个栅极驱动信号以扫描显示面板的第一栅极线及第二栅极线。栅极驱动电路被控制以对于显示线中一第一显示线产生一第一栅极驱动信号及一第二栅极驱动信号以分别驱动第一显示线的第一栅极线及第二栅极线。第一栅极驱动信号的一时序与第二栅极驱动信号的一时序被配置以降低第一显示线的第一栅极线与第二栅极线之间的耦合效应。

为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合附图详细说明如下。

附图说明

图1绘示的是根据本发明一实施例的显示装置的方块图。

图2绘示的是显示线dl1的二个子像素的等效电路图。

图3绘示的是使用传统goa电路产生的栅极驱动信号下受到寄生电容影响的子像素r、g的电压变化示意图。

图4a绘示的是根据本发明一实施例的栅极驱动信号的时序图。

图4b绘示的是根据本发明一实施例的第一栅极驱动信号与第二栅极驱动信号的时序图。

图5绘示的是使用根据本发明一实施例的goa电路产生的栅极驱动信号下受到寄生电容影响的子像素r、g的电压变化示意图。

图6绘示的是根据本发明另一实施例的显示装置的方块图。

图7a绘示的是根据本发明另一实施例的栅极驱动信号的时序图。

图7b绘示的是根据本发明另一实施例的第一栅极驱动信号与第二栅极驱动信号的时序图。

图8绘示的是根据本发明又一实施例的显示装置的方块图。

图9a绘示的是根据本发明又一实施例的栅极驱动信号的时序图。

图9b绘示的是根据本发明又一实施例的第一栅极驱动信号与第二栅极驱动信号的时序图。

图10绘示的是根据本发明又一实施例的显示装置的方块图。

图11绘示的是根据本发明又一实施例的栅极驱动信号的时序图。

符号说明

10、60、80、100：显示装置

102、1002：栅极驱动电路

602a、802a：第一栅极驱动电路

602b、802b：第二栅极驱动电路

104：驱动集成电路

dl1～dlm：显示线

gl1-1～glm-2：栅极线

sl1～sln：源极线

d1～dn：数据线

r、g、b：子像素

具体实施方式

请参照图1，图1绘示依据本发明一实施例的显示装置的方块图。显示装置10包括一显示面板，显示面板包括多条显示线dl1～dlm以及多条源极线sl1～sln。此外，显示装置10可进一步包括一栅极驱动(gateonarray，goa)电路102，其可被设置于显示面板上。此外，显示装置10可包括一驱动集成电路104。在一些实施例中，栅极驱动电路102可与驱动集成电路104分开设置。在一些实施例中，栅极驱动电路102可被整合在驱动集成电路104中。各显示线dl1～dlm包括一第一栅极线gl1-1～glm-1、一第二栅极线gl1-2～glm-2以及多个子像素r、g、b。对于各显示线dl1～dlm，一半的子像素耦接至第一栅极线，另一半的子像素耦接至第二栅极线。栅极驱动电路102可耦接至栅极线gl1-1、gl1-2～glm-1、glm-2。各源极线sl1～sln可耦接至二列子像素。驱动集成电路104可通过数据线d1～dn分别耦接至源极线sl1～sln。驱动集成电路104用以通过数据线d1～dn输出像素数据。此外，显示装置10进一步包括一栅极驱动控制电路(未绘示)，耦接至栅极驱动电路102。栅极驱动控制电路用以产生多个控制信号，控制信号用以控制栅极驱动电路102的操作。例如，栅极驱动控制电路可控制栅极驱动电路102产生多个栅极驱动信号以扫描显示面板的栅极线。在一实施例中，栅极驱动控制电路可被整合在驱动集成电路104。在另一实施例中，栅极驱动控制电路可为独立于驱动集成电路104与栅极驱动电路102的电路。

请参照图2，图2绘示的是同一条显示线(例如显示线dl1)的二个子像素的等效电路。如图2所示，一第一子像素，例如子像素r可通过一晶体管m1耦接至栅极线gl1-2以及源极线sl1，且一第二子像素，例如子像素g可通过晶体管m2耦接至栅极线gl1-1以及源极线sl1。在实际的情况下，一寄生电容c1存在于子像素r以及栅极线gl1-1之间，且一寄生电容c2存在于子像素g以及栅极线gl1-2之间。由于寄生电容c1的影响，栅极线gl1-1上的信号电压的变化会影响到已经写入到子像素r的像素数据。相似的，由于寄生电容c2的影响，栅极线gl1-2上的信号电压的变化会影响到已经写入到子像素g的像素数据。于是，子像素r与子像素g的亮度可能会不同。

图3绘示的是受到寄生电容影响的图2的子像素r、g的电压变化示意图。于一第一时间点t1，完成子像素g的像素数据写入，但储存于子像素g的像素数据的电压由于栅极线gl1-1上的栅极驱动信号由高转低而被向下耦合。于第二时间点t2，完成子像素r的像素数据写入，但储存于子像素r的像素数据的电压由于栅极线gl1-2上的栅极驱动信号由高转低而被向下耦合。同时，储存于子像素g的像素数据的电压由于栅极线gl1-2上的栅极驱动信号由高转低通过寄生电容c2而被再次向下耦合。这将使得子像素g中的像素数据的电压与一共同电压vcom的电压差δv1不同于子像素r中的像素数据的电压与共同电压vcom的电压差δv2。δv1不同于δv2会造成子像素g的亮度不同于子像素r的亮度。进而造成显示装置10的显示画面呈现亮度不均的视觉体验。

为了解决上述问题，根据本发明一实施例，显示装置10的栅极驱动电路，可受控于栅极驱动控制电路(未绘示)，且可包括一电路，该电路被配置用以产生多个如图4a所示的栅极驱动信号。也就是，对于显示线dl1～dlm，栅极驱动电路102被配置用以产生多个栅极驱动信号ds1-1～ds8-2。各栅极驱动信号ds1-1～ds8-2可采用分时多工的方式驱动一或多条栅极线。例如，栅极驱动信号ds1-1～ds8-2可分别被传送到栅极线gl1-1～gl8-2。栅极驱动信号ds1-1～ds8-2也可被传送到图中未明确示出的其他栅极线。栅极驱动信号ds1-1可用以于不同的时间驱动栅极线gl1-1以及栅极线gl9-1(未绘示)。一第一栅极驱动信号ds1-1的一激活状态a1-1可被传送至显示线dl1的第一栅极线gl1-1以激活显示线dl1的第一栅极线gl1-1。第一栅极驱动信号ds1-1的另一激活状态a9-1可被传送至显示线dl9的第一栅极线gl9-1以驱动显示线dl9的第一栅极线gl9-1。一第二栅极驱动信号ds1-2的一激活状态a1-2可被传送至显示线dl1的第二栅极线gl1-2以激活显示线dl1的第二栅极线gl1-2。第二栅极驱动信号ds1-2的另一激活状态a9-2可被传送至显示线dl9的第二栅极线gl9-2以驱动显示线dl9的第二栅极线gl9-2。第一栅极驱动信号ds1-1处于用以驱动显示线dl1的第一栅极线gl1-1的激活状态a1-1的一第一时间p1与第二栅极驱动信号ds1-2处于用以驱动显示线dl1的第二栅极线gl1-2的激活状态a1-2的一第二时间p2不重叠。此外，虽然图4a没有明确绘示，但可从图4b看出，第一栅极驱动信号ds1-1处于用以驱动显示线dl9的第一栅极线gl9-1的激活状态a9-1的一第三时间p3与第二栅极驱动信号ds1-2处于用以驱动显示线dl9的第二栅极线gl9-2的激活状态a9-2的一第四时间p4不重叠。

在此实施例中，第一栅极驱动信号ds1-1处于用以驱动显示线dl9的第一栅极线gl9-1的激活状态a9-1的第三时间p3与第二栅极驱动信号ds1-2处于用以驱动显示线dl1的第二栅极线gl1-2的激活状态a1-2的第二时间p2不重叠。也就是说，第一栅极驱动信号可包括处于激活状态的多个时间，而第二栅极驱动信号可包括处于激活状态的多个时间，第一栅极驱动信号处于激活状态的此些时间与第二栅极驱动信号处于激活状态的此些时间不重叠。也就是说，第一栅极驱动信号ds1-1没有任何激活状态与第二栅极驱动信号ds1-2的激活状态重叠。

在此实施例中，激活状态为逻辑高准位，且一非激活状态为逻辑低准位。

对于各条数据线d1～dn，驱动集成电路104用以通过分时多工的方式输出对应于被激活的栅极线的像素数据。

图5绘示的是使用依据本发明一实施例的栅极驱动电路产生的栅极驱动信号下受到寄生电容影响的子像素r、g的电压变化示意图。图5所示的情况为栅极线gl1-1先被充电，而栅极线gl1-2后被充电。于时间点t3，完成子像素g的像素数据写入，但储存于子像素g的像素数据的电压受到栅极线gl1-1上的第一栅极驱动信号由高转低的影响而被向下耦合。于时间点t5，完成子像素r的像素数据写入，但储存于子像素r的像素数据的电压受到栅极线gl1-2上的第二栅极驱动信号由高转低的影响而被向下耦合。与此同时，储存于子像素g的像素数据的电压因寄生电容c2而受到栅极线gl1-2上的第二栅极驱动信号由高转低的影响而被再次向下耦合。然而，由于储存于子像素g的像素数据的电压于时间点t4因寄生电容c2而受到栅极线gl1-2上的第二驱动信号由低转高的影响被向上耦合，使得时间点t5的寄生电容c2造成的影响被补偿。因此，储存于子像素g的像素数据的电压与一共同电压vcom之间的电压差δv3可相同于储存于子像素r的像素数据的电压与共同电压vcom之间的电压差δv4。需要注意的是，图5所示的情况可简单地变换到相反的情况，即栅极线gl1-2先被充电且栅极线gl1-1后被充电。

请参照图6、图7a及图7b，图6绘示的是根据本发明另一实施例的显示装置的方块图。图7a绘示的是图6的第一栅极驱动电路及第二栅极驱动电路产生的栅极驱动信号的时序图。图7b绘示的是图6的第一栅极驱动电路及第二栅极驱动电路产生的第一栅极驱动信号与第二栅极驱动信号的时序图。显示装置60类似于显示装置10，差别在于显示装置60包括一第一栅极驱动电路602a以及一第二栅极驱动电路602b，且对于各条显示线dl1～dlm，其中一条的栅极线gl1-1～glm-1耦接至第一栅极驱动电路602a，另一条栅极线gl1-2～glm-2耦接至第二栅极驱动电路602b。对于各条显示线dl1～dlm，第一栅极驱动电路602a用以产生一第一栅极驱动信号ds1-1、ds2-1、…、ds8-1，且第二栅极驱动电路602b用以产生一第二栅极驱动信号ds1-2、ds2-2、…、ds8-2。第一栅极驱动信号ds1-1～ds8-1被分别传送至栅极线gl1-1、gl2-1、…、gl8-1，第二栅极驱动信号ds1-2～ds8-2被分别传送至gl1-2、gl2-2、…、gl8-2。各第一栅极驱动信号ds1-1～ds8-1及第二栅极驱动信号ds1-2～ds8-2可采用分时多工的方式驱动一或多条栅极线。例如，栅极驱动信号ds1-1～ds8-2可分别被传送到栅极线gl1-1～gl8-2。例如，第一栅极驱动信号ds1-1可用以于不同的时间驱动栅极线gl1-1以及栅极线gl9-1(未绘示)。第一栅极驱动信号ds1-1的一激活状态a’1-1可被传送至显示线dl1的第一栅极线gl1-1以激活显示线dl1的第一栅极线gl1-1。第一栅极驱动信号ds1-1的另一激活状态a’9-1可被传送至显示线dl9的第一栅极线gl9-1以驱动显示线dl9的第一栅极线gl9-1。一第二栅极驱动信号ds1-2的一激活状态a’1-2可被传送至显示线dl1的第二栅极线gl1-2以激活显示线dl1的第二栅极线gl1-2。第一栅极驱动信号ds1-1处于用以驱动显示线dl1的第一栅极线gl1-1的激活状态a’1-1的一第一时间p1’与第二栅极驱动信号ds1-2处于用以驱动显示线dl1的第二栅极线gl1-2的激活状态a’1-2的一第二时间p2’不重叠。

在此实施例中，第一栅极驱动信号ds1-1处于用以驱动显示线dl9的第一栅极线gl9-1的激活状态a’9-1的第三时间p3’与第二栅极驱动信号ds1-2处于用以驱动显示线dl1的第二栅极线gl1-2的激活状态a’1-2的第二时间p2’部分重叠。也就是说，第一栅极驱动信号可包括处于激活状态的多个时间，而第二栅极驱动信号可包括处于激活状态的多个时间，第二栅极驱动信号处于激活状态的此些时间与第一栅极驱动信号处于激活状态的此些时间的至少其中之一重叠。然而，被重叠于第二驱动信号的该激活状态(例如a’1-2)的第一栅极驱动信号的该激活状态(例如a’9-1)激活的第一栅极线与被重叠于第一驱动信号的该激活状态(例如a’9-1)的第二栅极驱动信号的该激活状态(例如a’1-2)激活的第二栅极线属于不同的显示线。

请参照图8、图9a及图9b，图8绘示的是根据本发明又一实施例的显示装置的方块图。图9a绘示的是图8的第一栅极驱动电路及第二栅极驱动电路产生的栅极驱动信号的时序图。图9b绘示的是图8的第一栅极驱动电路及第二栅极驱动电路产生的第一栅极驱动信号与第二栅极驱动信号的时序图。显示装置60类似于显示装置60，差别在于部分的显示线耦接至第一栅极驱动电路802a，其他的显示线耦接至第二栅极驱动电路802b。栅极驱动信号绘示于图9。需要注意的是用于显示线dl1的栅极驱动信号为栅极驱动信号ds1-1及栅极驱动信号ds5-1，用于显示线dl2的栅极驱动信号为栅极驱动信号ds1-2及栅极驱动信号ds5-2，以此类推。激活状态a”1-1是用以激活显示线dl1的栅极线gl1-1，激活状态a”1-2是用以激活显示线dl1的栅极线gl5-1，激活状态a”9-1是用以激活显示线dl9的栅极线gl9-1。

类似于前面的实施例，第一栅极驱动信号处于用以驱动第一显示线的第一栅极线的激活状态(a”1-1)的一第一时间p1”与第二栅极驱动信号处于用以驱动第一显示线的第二栅极线的激活状态(a”1-2)的一第二时间p2”不重叠。

在此实施例中，第二栅极驱动信号ds5-1处于用以驱动显示线dl1的第二栅极线gl5-1的激活状态a”1-2的第二时间p2”的下降边缘与第一栅极驱动信号ds1-1处于用以驱动显示线dl9的第一栅极线gl9-1的激活状态a”9-1的一第三时间p3”的上升边缘之间配置有一时间间隔。也就是说，第一栅极驱动信号ds1-1处于用以驱动显示线dl9的第一栅极线gl9-1的激活状态a”9-1的一第三时间p3”与第二栅极驱动信号ds5-1处于用以驱动显示线dl1的第二栅极线gl5-1的激活状态a”1-2的第二时间p2”不重叠。

请参照图10、图11，图10绘示的是根据本发明又一实施例的显示装置的方块图。图11绘示的是栅极驱动电路1002产生的栅极驱动信号的时序图。栅极驱动信号ds1-1、ds1-2、…、ds8-1、ds8-2分别被产生给栅极线gl1-1、gl1-2、…、gl8-1、gl8-2。

类似于前面的实施例，第一栅极驱动信号ds1-1处于用以驱动显示线dl1的第一栅极线gl1-1的激活状态a”’1-1的一第一时间p1”’与第二栅极驱动信号ds1-2处于用以驱动显示线dl1的第二栅极线gl1-2的激活状态a”’1-2的一第二时间p2”’不重叠。

在此实施例中，第一栅极驱动信号ds1-1处于用以驱动显示线dl1的第一栅极线gl1-1的激活状态a”’1-1的第一时间p1”’的下降边缘与第二栅极驱动信号ds1-2处于用以驱动显示线dl1的第二栅极线gl1-2的激活状态a”’1-2的第二时间p2”’的上升边缘之间配置有一第一时间间隔。第二栅极驱动信号ds1-2处于用以驱动显示线dl1的第二栅极线gl1-2的激活状态a”’1-2的第二时间p2”’的下降边缘与第一栅极驱动信号ds9-1处于用以驱动显示线dl9的第一栅极线gl9-1的激活状态a”’9-1的第三时间p3”’的上升边缘之间配置有一第二时间间隔。第二栅极驱动信号ds1-2处于激活状态a”’9-2的一第四时间p4”’是用以激活显示线dl9的第二栅极线gl9-2。在一些实施例中，第一时间间隔等于第二时间间隔。

总结来说，本发明公开的实施例可应用于使用双栅结构的显示装置。通过本发明的实施例，于同一条显示线中，驱动两条栅极线的两个栅极驱动信号的时序配置能够降低或改善两条栅极线之间的耦合效应。举例来说，同一条显示线的二条栅极线可于二个不重叠的时间内被驱动，可以解决使用双栅结构的显示装置受到耦合于子像素与相邻的栅极线之间的寄生电容影响而导致的亮度不均的问题。本发明并不限制为上述各实施例所列示的特定面板结构和特定时序配置，任何面板种类及/或栅极驱动信号的时序配置，若能够降低或改善两条栅极线之间的耦合效应，使得像素数据的电压更为精确，均可利用，并属于本发明的范围内。

综上所述，虽然本发明已以实施例公开如上，然而其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，应当可作各种的更动与润饰。因此，本发明的保护范围应当视权利要求所界定者为准。