GOA电路及显示面板的制作方法

goa电路及显示面板
技术领域
[0001]
本申请涉及显示面板技术领域，尤其涉及一种goa电路及显示面板。


背景技术：

[0002]
gate driver on array(栅极驱动电路)，简称goa，也就是利用现有液晶显示器的薄膜晶体管(tft)阵列(array)制程将行扫描驱动信号电路制作在阵列基板上，实现对扫描线(gate)逐行扫描的驱动方式。因为goa技术可以节省扫描驱动芯片(gate ic)、实现窄边框(narrow border)等优势，目前goa技术已经广泛地应用于面板设计当中。氧化物半导体薄膜晶体管(igzo，indium gallium zinc oxide，铟镓锌氧化物)是用于新一代薄膜晶体管技术中的沟道层材料。bce结构(背沟道蚀刻)氧化物半导体薄膜晶体管由于具备迁移率较高、均匀性好、制备成本低等优点而在大尺寸amlcd和amoled显示面板中具有广泛应用前景，但bce结构氧化物半导体薄膜晶体管在高vds&vgd跨压(漏极与源极电压差&栅极与漏极电压差)下导通时(即深饱和工作状态)易出现ion drop(薄膜晶体管的开态电流ion降低)的问题，从而导致goa电路出现级传不良，造成显示面板显示不良。


技术实现要素：

[0003]
本申请的一实施例中提供了一种goa电路，goa电路包括多个级联的goa单元，goa单元的预充电模块包括第一预充电子模块和第二预充电子模块，通过第一预充电子模块先对第一节点进行预充电，再通过第二预充电子模块对第一节点进行充电，可以减小薄膜晶体管的vds&vgd跨压，从而防止预充电模块中薄膜晶体管出现ion drop的问题，改善goa电路出现的级传不良，避免造成显示面板显示不良。
[0004]
本申请还提供了一种goa电路，包括多个级联的goa单元，至少一个所述goa单元包括预充电模块，所述预充电模块包括第一预充电子模块和第二预充电子模块，所述第一预充电子模块和所述第二预充电子模块均与goa单元的第一节点电连接，所述第一预充电子模块和所述第二预充电子模块依次对所述第一节点充电。
[0005]
在本申请的goa电路中，在所述第一预充电子模块输出第一电位信号至第一节点后，所述第二预充电子模块输出第二电位信号至所述第一节点。
[0006]
在本申请的goa电路中，所述第一预充电子模块包括第一晶体管，所述第一晶体管的驱动端与第n-4级级传信号电连接，所述第一晶体管的输入端与第n-3级级传信号电连接，所述第一晶体管的输出端与所述第一节点电连接；
[0007]
所述第二预充电子模块包括第二晶体管，所述第二晶体管的驱动端与第n-2级级传信号电连接，所述第二晶体管的输入端与第三电位信号电连接，所述第二晶体管的输出端与所述第一节点电连接。
[0008]
在本申请的goa电路中，所述goa单元还包括扫描信号生成模块，所述扫描信号生成模块的驱动端与所述第一节点电连接，所述扫描信号生成模块的输入端与第n级时钟信号电连接，所述扫描信号生成模块的输出端输出第n级扫描信号。
[0009]
在本申请的goa电路中，所述goa单元还包括级传信号生成模块，所述级传信号生成模块的驱动端与所述第一节点电连接，所述级传信号生成模块的输入端与所述第n级时钟信号电连接，所述级传信号生成模块的输出端输出第n级级传信号。
[0010]
在本申请的goa电路中，所述goa单元还包括复位模块，用以重置所述复位模块的输出端的电位，所述复位模块的第一输出端与所述级传信号生成模块的输出端电连接，所述复位模块的第二输出端与所述第一节点电连接，所述复位模块的第三输出端与所述扫描信号生成模块的输出端电连接。
[0011]
在本申请的goa电路中，所述goa单元还包括下拉模块和自举模块，所述下拉模块用以拉低所述下拉模块的输出端的电位，所述自举模块用以生成一自举电容，所述自举模块的第一端与所述第一节点电连接，所述自举模块的第二端与所述复位模块的第三输出端电连接，所述下拉模块的第一输出端与所述第一节点电连接，所述自举模块的第二端与所述扫描信号生成模块的输出端电连接。
[0012]
在本申请的goa电路中，所述goa单元还包括下拉维持模块，所述下拉维持模块用以在所述goa单元的关闭阶段维持所述下拉维持模块的输出端的电位，所述下拉维持模块的第一输出端与所述第一节点电连接，所述下拉维持模块的第二输出端与所述级传信号生成模块的输出端电连接，所述下拉维持模块的第三输出端与所述扫描信号生成模块的输出端和所述自举模块的第二端电连接。
[0013]
在本申请的goa电路中，所述第一晶体管和所述第二晶体管为氧化物半导体薄膜晶体管。
[0014]
本申请还提出了一种显示面板，包括上述任一项所述的goa电路。
[0015]
本申请的有益效果为：提供了一种goa电路，goa电路包括多个级联的goa单元，goa单元的预充电模块包括第一预充电子模块和第二预充电子模块，通过第一预充电子模块先对第一节点进行预充电，再通过第二预充电子模块对第一节点进行充电，可以减小薄膜晶体管的vds&vgd跨压，从而防止预充电模块中薄膜晶体管出现ion drop的问题，改善goa电路出现的级传不良，避免造成显示面板显示不良。
附图说明
[0016]
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
[0017]
图1为本申请一实施例提供的goa单元的电路示意图；
[0018]
图2为本申请一实施例提供的第一节点q的充电电位变化示意图；
[0019]
图3为本申请一实施例提供的goa电路输出的多个扫描信号的示意图；
[0020]
图4为本申请一实施例提供的goa单元的部分模块的电路示意图。
具体实施方式
[0021]
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0022]
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
[0023]
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
[0024]
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
[0025]
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
[0026]
请参阅图1，本申请的实施例提供了一种goa电路，包括多个级联的goa单元10，至少一个goa单元10包括预充电模块100，预充电模块100包括第一预充电子模块110和第二预充电子模块120，第一预充电子模块110和第二预充电子模块120均与goa单元10的第一节点q电连接，第一预充电子模块110和第二预充电子模块120依次对第一节点q充电。
[0027]
在一些实施例中，在第一预充电子模块110输出第一电位信号至第一节点q后，第二预充电子模块120输出第二电位信号至第一节点q。
[0028]
具体的，在一些实施例中，goa电路包括n级级联的goa单元10，至少一个goa单元10包括预充电模块100，预充电模块100对goa单元10进行充电时分为两步骤：第一步骤为第一预充电子模块110先对第一节点q进行预充电，将第一节点q的电位充电至第一电位信号；第二步骤为在第一预充电子模块110充电完或充电中，第二预充电子模块120对第一节点q进行充电，将第一节点q的电位充电至第二电位信号。第一电位信号与第二电位信号相同或不同，第一电位信号的电压可以等于第二电位信号的电压。
[0029]
具体的，通过第一预充电子模块110先对第一节点q进行预充电，再通过第二预充电子模块120对第一节点q进行充电，可以减小薄膜晶体管的vds&vgd跨压，从而防止预充电
模块100中薄膜晶体管出现ion drop的问题，改善goa电路出现级传不良，避免造成显示面板显示不良。
[0030]
在一些实施例中，第一预充电子模块110包括第一晶体管t1，第一晶体管t1的驱动端与第n-4级级传信号st(n-4)电连接，第一晶体管t1的输入端与第n-3级级传信号st(n-3)电连接，第一晶体管t1的输出端与第一节点q电连接；第二预充电子模块120包括第二晶体管t2，第二晶体管t2的驱动端与第n-2级级传信号st(n-2)电连接，第二晶体管t2的输入端与第三电位信号vgh电连接，第二晶体管t2的输出端与第一节点q电连接。
[0031]
具体的，在一些实施例中，第一晶体管t1的驱动端与第n-4级级传信号st(n-4)电连接，第二晶体管t2的驱动端与第n-2级级传信号st(n-2)电连接。第n-4级级传信号st(n-4)会先打开第一晶体管t1对第一节点q预充电至第一电位信号st(n-3)，通常，第n-4级级传信号st(n-4)输入至第一晶体管t1的驱动端一定时间后，第n-3级级传信号st(n-3)输入至第一晶体管t1的输入端，在一定时间后第n-4级级传信号st(n-4)停止输入至第一晶体管t1的驱动端，使得第n-3级级传信号st(n-3)未完全通过第一晶体管t1的输出端输出至第一节点q，第一节点q完成预充电，由于预充电时间很短的原因，第一节点q预充电后的第一电位信号的电位低于第n-3级级传信号st(n-3)的电位；第n-2级级传信号st(n-2)会后打开第二晶体管t2对第一节点q充电至第二电位信号。
[0032]
具体的，第一预充电子模块110的预充电过程中，第n-4级级传信号st(n-4)会先打开第一晶体管t1，第一晶体管t1的输入端的第n-3级级传信号st(n-3)后输入，在第一晶体管t1的输入端的第n-3级级传信号st(n-3)输入时第n-4级级传信号st(n-4)已经打开第一晶体管t1的驱动端，因此第一预充电子模块110的第一晶体管t1中不会出现ion drop(薄膜晶体管的开态电流ion降低)的问题，同时，第n-4级级传信号st(n-4)很快停止输入至第一晶体管t1的驱动端以关闭第一晶体管t1，由于预充电时间很短，第一节点q预充电后的第一电位信号的电位低于第n-3级级传信号st(n-3)的电位，进一步使得第一晶体管t1中不会出现ion drop的问题。在第二预充电子模块120的预充电过程中，第n-2级级传信号st(n-2)打开第二晶体管t2，第二晶体管t2的输入端的第三电位信号vgh输入，由于第一节点q的电位已经预充电至第一电位信号，因此第二晶体管t2的vds&vgd跨压得以减小，从而防止第二晶体管t2出现ion drop的问题。第一晶体管t1和第二晶体管t2都不会出现ion drop的问题，从而改善了goa电路出现级传不良，避免造成显示面板显示不良。
[0033]
具体的，结合图2所示，图示了第一节点q的充电过程，在第一预充电子模块110的预充电阶段t1，第一节点q的电位预充电至第一电位信号，在第二预充电子模块120的充电阶段t2，第一节点q的电位从第一电位信号拉动至第二电位信号，通常第二电位信号的电压大于第一电位信号的电压，第二电位信号的电压接近或等于第三电位信号vgh的电压，第三电位信号vgh通常为高电位信号，当某一晶体管的驱动端输入第三电位信号vgh时能够使得此晶体管打开。在图2中仅仅示意了第一节点q的部分时刻的电位变化。
[0034]
在一些实施例中，goa单元10还包括扫描信号生成模块200，扫描信号生成模块200的驱动端与第一节点q电连接，扫描信号生成模块200的输入端与第n级时钟ck(n)信号电连接，扫描信号生成模块200的输出端输出第n级扫描信号g(n)。请参阅图3，图示了包括多级goa单元10的goa电路输出的多个扫描信号的电压波形，图中举例示意了第一行扫描信号g1、第二行扫描信号g2、第三行扫描信号g3、第四行扫描信号g4、第五行扫描信号g5、以及第
六行扫描信号g6。
[0035]
在一些实施例中，goa单元10还包括级传信号生成模块300，级传信号生成模块300的驱动端与第一节点q电连接，级传信号生成模块300的输入端与第n级时钟信号ck(n)电连接，级传信号生成模块300的输出端输出第n级级传信号st(n)。
[0036]
具体的，在一些实施例中，第n级扫描信号g(n)可以与第n级级传信号st(n)相同或不相同，例如第n级扫描信号g(n)的电位可以与第n级级传信号st(n)的电位相同。在一些实施例中，扫描信号生成模块200的输入端与级传信号生成模块300的输入端与同一个的第n级时钟信号ck(n)电连接。
[0037]
在一些实施例中，goa单元10还包括复位模块500，用以重置复位模块的输出端501～503的电位，复位模块500的第一输出端501与级传信号生成模块300的输出端电连接，复位模块500的第二输出端502与第一节点q电连接，复位模块500的第三输出端503与扫描信号生成模块200的输出端电连接。复位模块500用以在其工作阶段重置复位模块的输出端501～503的电位，即在对应工作阶段重置第n级级传信号st(n)的电位、第一节点q的电位、以及第n级扫描信号g(n)的电位。
[0038]
在一些实施例中，goa单元10还包括下拉模块700和自举模块400，下拉模块700用以拉低下拉模块700的输出端701～702的电位，自举模块400用以生成一自举电容，自举模块700的第一端与第一节点q电连接，自举模块700的第二端与复位模块500的第三输出端503和扫描信号生成模块200的输出端电连接，下拉模块700的第一输出端701与第一节点q电连接，下拉模块700的第二输出端702与扫描信号生成模块200的输出端电连接。
[0039]
在一些实施例中，goa单元10还包括下拉维持模块600，下拉维持模块600用以在goa单元10的关闭阶段维持下拉维持模块600的输出端601～603的电位，下拉维持模块600的第一输出端601与第一节点q电连接，下拉维持模块600的第二输出端602与级传信号生成模块300的输出端电连接，下拉维持模块600的第三输出端603与扫描信号生成模块200的输出端和自举模块400的第二端电连接。
[0040]
在一些实施例中，第一晶体管t1和第二晶体管t2为氧化物半导体薄膜晶体管；在一些实施例中，goa单元10中的各个晶体管均为氧化物半导体薄膜晶体管。但不限于此，第一晶体管t1和第二晶体管t2还可以为其他类型的晶体管，例如非晶硅晶体管。
[0041]
在一些实施例中，请参阅图4，举例示意了goa单元的复位模块500、下拉维持模块600、以及下拉模块700的电路图，但复位模块500、下拉维持模块600、以及下拉模块700的电路结构不限于此。
[0042]
在一些实施例中，如图2，复位模块500包括并联的三个复位晶体管，每一复位晶体管的驱动端与复位信号reset电连接，三个复位晶体管包括第一复位晶体管、第二复位晶体管、第三复位晶体管，第一复位晶体管的输出端为复位模块500的第一输出端501，第二复位晶体管的输出端为复位模块500的第二输出端502，第三复位晶体管的输出端为复位模块500的第三输出端503，第一复位晶体管和第二复位晶体管的输入端与第四电位信号vssd电连接，第三复位晶体管的输入端与第五电位信号vssg电连接。在一些实施例中，通常，第四电位信号vssd和第五电位信号vssg均为直流负电压信号，第四电位信号vssd和第五电位信号vssg的电压值可以相同或者不相同。
[0043]
在一些实施例中，如图2，下拉维持模块600可以包括两个并联的第一下拉维持子
模块610和第二下拉维持子模块620，第一下拉维持子模块610和第二下拉维持子模块620均可以包括反相器，第一下拉维持子模块610包括的第一下拉维持子模块610的第一输出端601、第二输出端602、以及第三输出端603，第二下拉维持子模块620包括的第二下拉维持子模块620的第一输出端601、第二输出端602、以及第三输出端603。第一下拉维持子模块610包括与第n-3级级传信号st(n-3)电连接的第一驱动端、与第n级(本级goa单元10)的第一节点q的信号电连接的第二驱动端、与第二lc信号lc2电连接第三驱动端，第二下拉维持子模块620包括与第n-3级级传信号st(n-3)电连接的第一驱动端、与第n级(本级goa单元10)的第一节点q的信号电连接的第二驱动端、与第一lc信号lc1电连接第三驱动端。第一下拉维持子模块610和第二下拉维持子模块620的一个或多个晶体管与第四电位信号vssd电连接，第一下拉维持子模块610和第二下拉维持子模块620的一个或多个晶体管与第五电位信号vssg电连接。虽然举例说明了下拉维持模块600可以包括两个并联的第一下拉维持子模块610和第二下拉维持子模块620，在一些实施例中，下拉维持模块600可以包括第一下拉维持子模块610和第二下拉维持子模块620中的一个。第一lc信号lc1与第二lc信号lc2通常为反向的电位，例如第一lc信号lc1为高电位时第二lc信号lc2为低电位，第一lc信号lc1为低电位时第二lc信号lc2为高电位。
[0044]
在一些实施例中，如图2，下拉模块700包括第一下拉晶体管和第二下拉晶体管。第一下拉晶体管的驱动端与第n+3级级传信号st(n+3)电连接，第一下拉晶体管的输出端为下拉模块700第一输出端701，第一下拉晶体管的输入端与第四电位信号vssd电连接；第二下拉晶体管的驱动端与时钟信号xck电连接，第二下拉晶体管的输出端为下拉模块700第二输出端702，第二下拉晶体管的输入端与第五电位信号vssg电连接。通常，时钟信号xck为时钟信号ck(n)的反向信号。
[0045]
本申请的实施例还提供了一种显示面板，包括上述任一种的goa电路。
[0046]
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
[0047]
以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。