一种阵列基板、显示面板及显示装置的制作方法

[0001]
本申请涉及显示技术领域，尤其涉及一种阵列基板、显示面板及显示装置。


背景技术：

[0002]
显示面板在制造和使用时会因为各种各样的原因产生静电积累，当静电积累到一定程度，会在面板抗静电能力较为薄弱的地方释放，造成一系列的显示异常。目前主流的防静电措施是在面板周围设计静电释放(esd)单元，esd单元接地，导出静电，但在esd单元形成之前，例如在阵列基板制备过程中因基板运输、薄膜沉积、刻蚀等造成的静电积累，无法导出，积累到一定程度，会在抗静电能力较为薄弱的过孔位置释放，造成静电击穿，引起一系列的短路不良，造成良率的损失。


技术实现要素：

[0003]
本申请实施例提供了一种阵列基板、显示面板及显示装置，用以避免栅绝缘层静电击穿造成栅线与公共电极引线短路。
[0004]
本申请实施例提供的一种阵列基板，所述阵列基板包括：交叉设置的多条栅线和多条数据线，以及多个像素单元，栅线和数据线设置在至少部分相邻像素单元之间；
[0005]
所述阵列基板还包括：公共电极引线，以及位于所述公共电极引线之上的公共电极层；
[0006]
所述公共电极引线与所述数据线同层设置且沿相同的方向延伸并位于至少部分相邻所述像素单元之间；
[0007]
所述公共电极层与所述公共电极引线通过绝缘层相绝缘，并通过所述绝缘层上的过孔相连接；所述过孔位于所述栅线和公共电极引线相交叉的区域；
[0008]
所述栅线包括远离所述过孔的沿第一方向延伸的直线部分；所述栅线还包括靠近所述过孔的沿所述过孔边缘曲线环绕的曲线部分，该曲线部分为避让所述过孔的避让部。
[0009]
在一些实施例中，所述过孔在所述衬底基板的正投影的形状为圆形或椭圆形，所述避让部在所述衬底基板的正投影的形状为弧形。
[0010]
在一些实施例中，所述栅线包括：第一栅线，以及第二栅线；
[0011]
所述第一栅线位于沿所述第一方向延伸的每行所述像素单元的上方，所述第二栅线位于沿所述第一方向延伸的每行所述像素单元的下方；
[0012]
所述第一栅线和所述第二栅线的沿伸方向相同，且在相邻两行所述像素单元之间；
[0013]
所述第一栅线包括与所述直线部分连接的第一避让部，所述第二栅线包括与所述直线部分连接的第二避让部；
[0014]
所述第一避让部和所述第二避让部分别环绕所述过孔相对的两个边缘；
[0015]
多个像素单元包括：交替排列的第一像素单元和第二像素单元；所述第一像素单元包括第一薄膜晶体管，所述第二像素单元包括第二薄膜晶体管；
[0016]
所述第一栅线与所述第一薄膜晶体管电连接，所述第二栅线与所述第二薄膜晶体管电连接。
[0017]
在一些实施例中，所述阵列基板还包括：衬底基板；所述第一薄膜晶体管和所述第二薄膜晶体管包括：在所述衬底基板之上依次设置的栅极、栅绝缘层、有源层、源极和漏极；
[0018]
所述栅线与所述栅极同层设置，所述公共电极引线与所述源极和所述漏极同层设置，所述绝缘层包括位于所述源极和所述漏极之上的钝化层。
[0019]
在一些实施例中，每一所述公共电极引线包括：多个位于所述栅线和所述公共电极引线相交叉的区域的连接部，以及沿第二方向延伸且连接所述连接部的第一连接引线；
[0020]
所述公共电极层通过所述过孔与所述连接部相连接；
[0021]
在所述第一方向上，所述连接部的宽度大于所述第一连接引线的宽度；
[0022]
所述过孔在所述衬底基板的正投影落入所述连接部在所述衬底基板的正投影内，且在所述第一方向以及所述第二方向上，所述过孔的宽度均小于所述连接部的宽度。
[0023]
在一些实施例中，所述避让部在所述衬底基板的正投影，与所述连接部在所述衬底基板的正投影具有交叠。
[0024]
在一些实施例中，在所述第一方向上，至少部分区域的所述连接部的宽度大于所述避让部的宽度。
[0025]
在一些实施例中，所述避让部在所述衬底基板的正投影，与所述过孔在所述衬底基板的正投影之间的距离大于0且小于等于2微米。
[0026]
本申请实施例提供的一种显示面板，所述显示面板包括：本申请实施例提供的阵列基板，与所述阵列基板相对设置的对向基板，以及位于所述阵列基板和所述阵列基板之间的液晶层。
[0027]
本申请实施例提供的一种显示装置，所述显示装置包括本申请实施例提供的显示面板。
[0028]
本申请实施例提供的阵列基板、显示面板及显示装置，栅线包括避让过孔所在区域的避让部，即避让部在衬底基板的正投影位于过孔在衬底基板的正投影区域外，避让部绕过过孔对应的区域，因此在过孔对应的区域，避让部与公共电极引线之间距离增大，即便在形成过孔的工艺后，在过孔暴露的公共电极引线处产生电荷累计，相比与相关技术，栅线与公共电极引线之间电场强度降低，不会导致栅绝缘层被击穿，从而可以避免栅绝缘层发生静电击穿导致的栅线与公共电极引线短路，避免出现显示不良。
附图说明
[0029]
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0030]
图1为相关技术的阵列基板的结构示意图；
[0031]
图2为本申请实施例提供的一种阵列基板的结构示意图；
[0032]
图3为本申请实施例提供的沿图2中aa
’
的截面图；
[0033]
图4为本申请实施例提供的图2中区域b栅线的俯视图；
[0034]
图5为本申请实施例提供的另一种阵列基板的结构俯视图。
具体实施方式
[0035]
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例的附图，对本申请实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。基于所描述的本申请的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0036]
除非另外定义，本申请使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
[0037]
需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本申请内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。
[0038]
相关技术中，阵列基板过孔处的截面图如图1所示，钝化层5在栅线2与公共电极引线4交叉区域具有暴露公共电极引线4的过孔7，公共电极层6通过过孔7与公共电极引线4电连接。由于过孔7搭接于栅线2上方，因此在过孔7的区域形成栅线2与公共电极引线4的台阶边，栅线2与公共电极引线4在台阶的尖端位置距离最近，栅线2与公共电极引线4在台阶的尖端位置距离为b，栅线2与公共电极引线4之间包括一层栅绝缘层3，栅绝缘层3的厚度为a，栅线2坡度角为θ，栅线2的厚度为c，栅线2与公共电极引线4在台阶的尖端位置距离b＝(a-c)/sinθ。
[0039]
当刻蚀形成过孔时，气体不断刻蚀过孔处钝化层薄膜，直至裸露出公共电极引线，气体电离在过孔处的公共电极引线产生电荷积累，栅线与公共电极引线形成一个电容，当栅线与公共电极引线存在电压差时，两者之间形成电场，根据电场强度公式e＝u/d，其中，u为两电极之间的电压差，d为两电极之间距离，e为电场强度，两电极之间距离d越小，电场强度e越大，同时根据尖端放电原理，在强电场作用下，物体表面曲率大的地方，等电位密度大，面电荷密度越高，电场强度越大，绝缘层中的共价键在强电场中被破坏，产生电离，当电离数量达到一定程度时，绝缘层被击穿，导致栅线与公共电极引线短路。
[0040]
基于相关技术存在的上述问题，本申请实施例提供了一种阵列基板，如图2、图3、图4所示，阵列基板包括：交叉设置的多条栅线2和多条数据线23，以及多个像素单元18，栅线2和数据线23设置在至少部分相邻像素单元18之间；
[0041]
所述阵列基板还包括：公共电极引线4，以及位于所述公共电极引线4之上的公共电极层6；
[0042]
所述公共电极引线4与所述数据线23同层设置且沿相同的方向延伸并位于至少部分相邻所述像素单元18之间；
[0043]
所述公共电极层6与所述公共电极引线4通过绝缘层25相绝缘，并通过所述绝缘层
25上的过孔7相连接；所述过孔7位于所述栅线2和公共电极引线4相交叉的区域b；
[0044]
所述栅线2包括远离所述过孔7的沿第一方向x延伸的直线部分11；所述栅线2还包括靠近所述过孔7的沿所述过孔7边缘曲线环绕的曲线部分，该曲线部分为避让所述过孔的避让部10。
[0045]
需要说明的是，图3为图2中沿aa
’
的截面图，图4为图2中b区域栅线的俯视图，图2中未示出公共电极层。在具体实施时，可以通过公共电极引线向公共电极层提供公共电压信号。
[0046]
本申请实施例提供的阵列基板，栅线包括避让过孔所在区域的避让部，即避让部在衬底基板的正投影位于过孔在衬底基板的正投影区域外，避让部绕过过孔对应的区域，因此在过孔对应的区域，避让部与公共电极引线之间距离增大，即便在形成过孔的工艺后，在过孔暴露的公共电极引线处产生电荷累计，相比与相关技术，栅线与公共电极引线之间电场强度降低，不会导致栅绝缘层被击穿，从而可以避免栅绝缘层发生静电击穿导致的栅线与公共电极引线短路，避免出现显示不良。
[0047]
在一些实施例中，如图2所示，公共电极引线4沿第二方向y延伸；如图2所示，所述第一方向x和所述第二方向y垂直。
[0048]
在一些实施例中，如图4所示，所述过孔7在所述衬底基板的正投影的形状为圆形或椭圆形，所述避让部10在所述衬底基板的正投影的形状为弧形。
[0049]
本申请实施例提供的阵列基板，过孔在衬底基板的正投影的形状为圆形，避让部在衬底基板的正投影的形状为弧形，从而可以在不改变栅线的直线部分设置位置的情况下，合理利用栅线与公共电极引线相交叉区域的空间，以实现避让部避让过孔对应的区域，避免增大像素单元之间的非显示区面积，保证显示产品的开口率。
[0050]
在一些实施例中，如图2、图3、图4所示，所述栅线2包括：第一栅线12，以及第二栅线13；
[0051]
第一栅线12位于每行像素单元18上方，第二栅线13位于每行所述像素单元18下方；
[0052]
所述第一栅线12和所述第二栅线13的沿伸方向相同，且在相邻两行所述像素单元18之间；
[0053]
所述第一栅线12包括与所述直线部分11连接的第一避让部14，所述第二栅线13包括与所述直线部分11连接的第二避让部15；
[0054]
所述第一避让部14和所述第二避让部15分别环绕所述过孔7相对的两个边缘；
[0055]
多个像素单元18包括：交替排列的第一像素单元19和第二像素单元20；
[0056]
第一像素单元19还包括第一薄膜晶体管21，第二像素单元19还包括第二薄膜晶体管22；
[0057]
所述第一栅线12与所述第一薄膜晶体管21电连接，所述第二栅线13与所述第二薄膜晶体管22电连接。
[0058]
本申请实施例提供的阵列基板，采用双栅(dual gate)设计，在具体实施时，如图2所示，第一栅线12用于驱动第一像素单元19，第二栅线13用于驱动第二像素单元20，在第一方向x相邻的第一像素单元19和第二像素单元20与同一条数据线23电连接，从而可以减少数据线的数量，进而可以减少驱动芯片的数量，从而可以节约驱动芯片的成本。
[0059]
阵列基板划分为显示区和位于所述显示区之外的周边区，图2以绝缘层中使得公共电极层和公共电极引线相连接的过孔位于显示区为例进行举例说明。
[0060]
在具体实施时，公共电极层以及公共电极引线延伸到周边区，在周边区绝缘层具有使得公共电极层和公共电极引线相连接的过孔，从而可以通过公共电极引线向公共电极层提供公共电压信号。但是为了保证公共电极层的公共电压信号均一性，显示区也需要设置过孔使得公共电极层和公共电极引线相连接。
[0061]
在一些实施例中，本申请实施例提供的阵列基板应用于液晶显示，需要在公共电极引线所在金属层之上依次设置两层氧化铟锡(ito)，两层ito分别为公共电极层和像素电极层，对于hads模式的液晶显示产品，第二层ito作为公共电极层，因此必须设置过孔使得公共电极层与公共电极引线相接触，从而可以通过公共电极引线向公共电极层提供公共电压信号。由于采用dual gate设计，公共电极引线与数据线以及薄膜晶体管的源极、漏极同层设置，栅线与公共电极引线之间必然相互交叠，栅线与公共电极引线相交叠的区域对应与对向基板黑矩阵设置区域，即位于像素单元之间的非显示区，使得公共电极层与公共电极引线相连接的过孔设置于栅线与公共电极引线相交叠的区域，从而可以合理利用像素单元之间的区域，避免增大像素单元之间的非显示区的面积，从而可以避免损失显示产品的开口率和对比度。
[0062]
在一些实施例中，如图2、图3所示，所述阵列基板还包括：衬底基板1；第一薄膜晶体管21和第二薄膜晶体管22包括：在所述衬底基板1之上依次设置的栅极g、栅绝缘层3、有源层24、源极s和漏极d；
[0063]
所述栅线2与所述栅极g同层设置，所述公共电极引线4与所述源极s和所述漏极d同层设置，所述绝缘层25包括位于所述源极和所述漏极之上的钝化层5。
[0064]
即本申请实施例提供的阵列基板中，第一薄膜晶体管和第二薄膜晶体管为底栅结构。当然，第一薄膜晶体管和第二薄膜晶体管也可以为顶栅结构。
[0065]
在具体实施时，如图2所示，第一薄膜晶体管21的栅极与第一栅线12电连接，第二薄膜晶体管22的栅极与第二栅线13电连接。
[0066]
在具体实施时，如图2所示，数据线23与第一薄膜晶体管19和第二薄膜晶体管20的源极s电连接。
[0067]
在具体实施时，像素电极与漏极电连接，像素电极与公共电极之间具有交叠。
[0068]
在一些实施例中，如图2所示，相邻两条公共电极引线4之间包括两列像素单元18。
[0069]
在一些实施例中，如图2、图3所示，每一所述公共电极引线4包括：多个位于所述栅线2和所述公共电极引线4交叉的区域的连接部8，以及电连接所述连接部8的第一连接引线9；
[0070]
所述公共电极层6通过所述过孔7与所述连接部8相连接；
[0071]
在所述第一方向x上，所述连接部8的宽度大于所述第一连接引线9的宽度；
[0072]
所述过孔7在所述衬底基板1的正投影落入所述连接部8在所述衬底基板1的正投影内，且在所述第一方向x以及所述第二方向y上，所述过孔7的宽度均小于所述连接部8的宽度。
[0073]
本申请实施例提供的阵列基板，在第一方向以及第二方向上，过孔的宽度均小于连接部的宽度，从而可以保证公共电极与连接部在过孔完全搭接，避免出现公共电极与连
接部搭接不良。
[0074]
在一些实施例中，连接部与第一连接引线一体形成。
[0075]
在一些实施例中，如图2、图3所示，所述避让部10在所述衬底基板1的正投影，与所述连接部8在所述衬底基板1的正投影具有交叠。
[0076]
需要说明的是，本申请实施例提供的阵列基板，避让部在衬底基板的正投影，与连接部在衬底基板的正投影具有交叠，从而可以合理利用栅线与公共电极引线相交叉区域的空间，避免增大非显示区面积，保证显示产品的开口率。
[0077]
在一些实施例中，如图2所示，在所述第一方向x上，至少部分区域的所述连接部8的宽度大于所述避让部的宽度。
[0078]
当然，在一些实施例中，也可以是如图5所示，避让部10在衬底基板的正投影与连接部8在衬底基板的正投影互不交叠。
[0079]
在具体实施时，如图2所示，公共电极引线4的连接部在衬底基板的正投影的图案为岛状。当然，在具体实施时，连接部的图案也可以是圆形、矩形等其他形状，本申请不进行限制。
[0080]
在一些实施例中，如图3所示，所述避让部10在所述衬底基板的正投影，与所述过孔7在所述衬底基板的正投影之间的距离h大于0且小于等于2微米。
[0081]
本申请实施例提供的阵列基板，避让部在衬底基板的正投影，与过孔在衬底基板的正投影之间的距离大于0且小于等于2微米，从而可以保证过孔的正投影与栅线的正投影之间的间隔，可以进一步增加过孔边缘与栅线之间的距离，从而增加过孔对应区域栅线与公共电极引线之间距离，避免栅绝缘层被击穿，避免栅绝缘层发生静电击穿导致的栅线与公共电极引线短路。同时还可以避免栅线与公共电极引线相交叉区域尺寸过大，避免增大显示产品像素单元之间的非显示区面积，保证显示产品的开口率。
[0082]
本申请实施例还提供了一种显示面板，所述显示面板包括：本申请实施例提供的阵列基板，与所述阵列基板相对设置的对向基板，以及位于所述阵列基板和所述阵列基板之间的液晶层。
[0083]
即本申请实施例提供的显示面板为液晶显示面板。
[0084]
本申请实施例提供了一种显示装置，所述显示装置包括本申请实施例提供显示面板。
[0085]
本申请实施例提供的显示装置为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本申请的限制。该显示装置的实施可以参见上述阵列基板的实施例，重复之处不再赘述。
[0086]
综上所述，本申请实施例提供的阵列基板、显示面板及显示装置，栅线包括避让过孔所在区域的避让部，即避让部在衬底基板的正投影位于过孔在衬底基板的正投影区域外，避让部绕过过孔对应的区域，因此在过孔对应的区域，避让部与公共电极引线之间距离增大，即便在形成过孔的工艺后，在过孔暴露的公共电极引线处产生电荷累计，相比与相关技术，栅线与公共电极引线之间电场强度降低，不会导致栅绝缘层被击穿，从而可以避免栅绝缘层发生静电击穿导致的栅线与公共电极引线短路，避免出现显示不良。
[0087]
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精
神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。