专利名称：用于无损耗传输高压视频信号的电路的制作方法
技术领域：
本发明一般涉及视频显示，特别涉及诸如采用容性元件的显示，和无信号损耗地传输并存储高压视频信号的电路。
背景技术：
液晶显示中的像素通常包括薄膜晶体管(TFTs)的一个矩阵。该薄膜晶体管是将电压传输给具有各个显示像素的液晶电容器。采用液晶显示的灰度成像通常涉及将每个像素分为多个亚单元。通过激活这些适量亚单元，得到所需灰度。例如美国专利号NO 4,840,460揭示了一种液晶显示，该液晶显示被分为多个子像素。每个子像素包括一个有效电容器，液晶材料容纳于电容板之间。控制电容器与有效电容器耦合串联。控制电容器的电容量可控，由此激活子像素作为串联电容器上所加电压的一个函数。通过激活每个像素的适量子像素，实现灰度成像。美国专利号N0.5,576,858示范了一种子像素的类似结构。这些方法形成复杂的像素结构，由此增大了液晶板制造的复杂性。
液晶材料具有的性能为该材料对光的透光度与材料上所加电压成比例。高电压使液晶材料变得不透明，该材料在低电压下会导致通过该材料的光衰减。由此，通过在液晶层内的每个像素区存储适量电荷，用比现有技术更简单的结构就可以得到灰度成像。然而，图象的逼真再现要求电荷精确存储在每个像素。
液晶板通常用于计算机显示系统。膝上型电脑的迅速增长产生了对节能显示的需要，这一点也要归因于膝上型电脑具有有限的独立电源。
因此，需要的是在不降低信号质量的前提下，能将视频信号传输给多个像素的电路。希望提供的电路其大多数元件可以在CMOS元件典型的低电压电平上工作，且在液晶板上视频信号显示时遇到高电压时也能工作。进一步希望无论什么时候都可以保持低压工作，而仅在液晶板上出现图象的时候，激活高压工作，这样使液晶显示对电源的需要降为最低。
本发明综述根据本发明，为响应接收所选信号，从视频输入节点到视频输出节点，用于传输模拟视频信号的视频信号传输电路的特征在于，传递晶体管(passtransistor)为视频输入节点和视频输出节点之间漏源联接；在第一端处耦合了第二晶体管以接收所选信号；在第二晶体管处，为响应接收第一逻辑电平，耦合第三晶体管以提供较传递晶体管的栅极的视频信号最大电压值更大的电位；在第二晶体管处，为响应接收第二逻辑电平，耦合第四晶体管以截断第三晶体管；在第二晶体管处，为响应接收第二逻辑电平，耦合第五晶体管以向传递晶体管的栅极提供地电位。
而且，按照本发明，用于接收并显示模拟视频信号的视频显示电路至少包括一个视频信号存储元件，第一晶体管，耦合以接收视频信号并将该信号传递给存储元件。按照视频信号无衰减地通过形式，第一驱动电路对第一晶体管加偏压，这样响应接收第一选取信号。第二晶体管与视频源耦合并将接收到的视频信号无衰减地传递给第一晶体管，响应接收第二选取信号。
附图简要说明
图1A和1B根据本发明给出视频显示集成电路。
图2表示本发明电路形成的信号流。
图3A和3B给出本发明驱动电路。
实施本发明的最佳方式按照本发明的视频显示集成电路100包括视频存储元件20的阵列102，如图1A所示。形成在存储元件阵列上面的液晶层对存储在存储元件20内的电荷产生局部响应。通过绝缘层(未画出)将液晶层与存储元件20隔离。因此，每个存储元件上的液晶层区域与存储元件容性地耦合在一起。通过电容器元件22将液晶层内的这些区域图示出来。通常，液晶层与地电位耦合。图中用导线106表示接地线，其中XBIAS为地。存储元件20内存储的电荷所形成的电场与其对应的容性元件22对光通过液晶层的透光性产生响应。存储电荷越多，所形成的电场越大，导致液晶越不透明。
接着，列选择器(column selector)110通过许多列选择线118输出逻辑信号，以提供该阵列的列地址。列选择线118馈入列驱动电路116，每个列驱动电路116都有一个输出，控制列传递晶体管114的栅极。类似地，行选择器120通过许多行选择线128输出逻辑信号，以提供该阵列的行地址。行选择线128馈入许多行驱动电路126，每个行驱动电路126有一个输出，控制行传递晶体管124的栅极。由此，通过适当选取行选择线和列选择线，实现每个视频存储元件20的独立寻址。在本发明较佳实施例中，列选择器110和行选择器120都是由V[cc]供电的CMOS元件，对CMOS元件V[cc]通常为5V的电源范围。结果，列和行逻辑信号在两个电压值，即0V和5V之间变化。
视频信号源10提供视频信号，并存储在视频存储元件20内。视频信号为0V到16之间连续模拟信号。视频信号线12通过传递晶体管114耦合，将视频信号传递给列线112。列线112通过传递晶体管124依次与存储元件20耦合，这样将视频信号传递给独立挑选的存储元件。
参考图2，所选行和列分别确定了视频信号传输电路202和204，该电路合作将模拟视频信号传输给目标视频存储元件20。每个视频信号传输电路包括一个选择输入SEL，一个视频信号输入VI，一个视频信号输出VO。视频信号传输电路202包括列驱动电路116，列选择晶体管114。列选择线118与馈入驱动电路116的输入216I的选择输入SEL耦合。驱动电路116的输出2160馈入晶体管114的栅极G。视频信号线12与馈入晶体管114漏端D的视频输入VI耦合，同时将视频信号传递给其源端S，作为视频输出VO在列线112上。
视频信号传输电路204包括行驱动电路126，行选择晶体管124。行选择线128与馈入驱动电路126输入226I的选择输入SEL耦合。驱动电路126的输出端2260馈入晶体管124的栅极G。列线112与馈入晶体管124漏端D的视频输入VI耦合，并将视频信号传递给其源端S，作为视频输出VO，进入存储元件20，较佳实施例中，该元件为一个容性元件。
回到图1A和1B，图1A所示实施例中的视频源10提供了一个馈入阵列102各列的单条视频信号线12。这样，对每个元件进行寻址并充以来自视频信号线12的适量电荷，存储元件20按照顺序性载入视频图象。另一方面，视频源10可以设计成如图1B中视频信号线12A和12B所示的那样，提供两条或多条视频信号线。在该实施例中，阵列102分为1侧和2侧。视频信号线12A馈入属于1侧的列线112，视频信号线12B馈入2侧的列线112。该实施例的特点是，虽然以附加电路为代价以取得分隔图象的正常同步，通过将图象分为两个部分，形成较快的视频图象加载，并同时将两部分加载。
参考图3A和3B，分别表示视频信号传输电路202和204的列驱动电路116和行驱动电路126。列驱动电路116包括一个与N沟道MOS晶体管302第一端302A耦合的输入端216I。第二端302B与节点392耦合。栅极端302G与节点392耦合。栅极端302G与V[cc]耦合，通常为上述的5V的电压范围。P沟道MOS晶体管308的栅极与节点392耦合，源极与VH耦合，漏极与节点394耦合。按照本发明，VH高于视频信号的最大电压值，即16V。在本发明的较佳实施例中，VH为18V的电源范围。第二P沟道MOS晶体管306的栅极与节点394耦合，源极与VH耦合，漏极与节点392耦合。第二N沟道晶体管304的栅极与节点392耦合，源极与地耦合，漏极与节点394耦合。最后，节点394与视频信号传输电路116的输出端2160耦合。
参考图3B，行驱动电路126包括一个与N沟道MOS晶体管302’的第一端302A’耦合的输入端216’。第二端302B’00与节点392’耦合。栅极302G’与V[cc]耦合。P沟道MOS晶体管308’的栅极与节点392’耦合，源极与VH耦合，漏极与节点394’耦合。第二P沟道MOS晶体管306’的栅极与节点394’耦合，源极与VH耦合，漏极与节点392’耦合。第二N沟道晶体管304’的栅极与节点392’耦合，源极与地耦合，漏极与节点394’耦合。节点394’与第三P沟道晶体管310和第三N沟道晶体管312的栅极耦合。第三晶体管310和312有共同的漏极联接，反过来该漏极转而与视频信号传输电路126的输出端2260耦合。第三PMOS晶体管310的源极与VH耦合，同时第三NMOS晶体管312的源极与地耦合。
参考图2和3A，下面对视频信号传输电路的工作过程进行讨论。首先考虑图2所示的视频传输电路202和图3A所示的相关驱动电路116。回想到列选择信号为OV或5V(V[cc])，故输入端216I处的电压为0V或5V。先考虑第一种情况，列选择器110在第一逻辑电平处输出一个列选择信号，将0V馈入输入端216I。晶体管302由于其栅极与V[cc]耦合，所以晶体管302始终处于导通，节点392也保持0V。这就产生了晶体管304处于不导电状态的效果。但是晶体管308为P沟道元件，变为导电，使节点394的电位等于VH。此外，由于节点394处的高电位(VH)，晶体管306处于不导电状态。与图2相联系，晶体管114的栅极与节点394耦合，偏置在VH上，这样将晶体管导通。
只要栅极一源极的电压高于晶体管的阈值电压VTH，就可以保持晶体管处于导电状态。因为晶体管114的栅极偏置在VH上，导电晶体管114的源极能将电压提高到等于VH-VTH。因为VH为18V,VTH通常为0.7V，传递晶体管114的源极电位能提高到大致等于17.3V。因为视频信号的最大电压值为16V，漏极的最大电压值16V并可以传输给源极，有约为1.3V的误差容限。这样，在不产生任何视频信号衰减的情况下，视频传输电路202能选择性将视频信号从其视频输入线VI传输到其视频输出线VO。
接着考虑这种情况，列选择器110在第二逻辑电平输出一个列选择信号，将5V的电位馈入输入端216I时而切换为5V。设定晶体管302的VTH为0.7V，节点392电位将提高到约4.3V。这将使节点394为地电位的晶体管304导通。依次关闭传递晶体管114，由此阻止视频信号从视频输入线VI递到视频输出线VO。
但是，注意，尽管其栅极有4V的偏置，晶体管308仍然保持处于导通状态，因而由地通过晶体管304而耗能。回想到晶体管308为P沟道，VG为4V,VS在VH=18V，晶体管308保持导通状态的原因在于其VGS保持高于其VTH。为了关闭晶体管308，应该将其栅极电位提高到大于VH-VTH。晶体管306提供所需的电位。因为节点394为地电位，晶体管306变为导通，其漏极电位提高到VH。这将晶体管308的栅极电位提高到足以使其关闭。
因为晶体管306的漏极与节点392耦合，节点392的电位也将提高到VH。如果该高电位馈入列选择器110的电路，该高电位将遭到破坏。但是，晶体管302适用于阻塞VH。302A的电位为5V和302B的电位是VH，且由于晶体管302是N沟道元件，302A作为源极，302B作为漏极。由此，因为VGS小于晶体管的VTH，节点392为VH时，晶体管302变为非导通。这种影响是，受晶体管302的阻止，节点392的高电位并不能馈入含有列选择器110的电路。
参考图2和3B，可以看出，视频信号传递电路204与行选择信号相联系的操作与上述关于传递电路202的讨论实际上相同。但是，驱动电路126包括两个附加晶体管310和312。根据本发明较佳实施例，行选择信号工作为低电压有效，如图2所示。由此晶体管310和312形成一个倒相器，使馈入传递晶体管124栅极的控制信号极性反转。注意该倒相器电路由VH供能。鉴于与传递晶体管114有关的已讨论的原因，由此确保倒相器电路的高输出为VH，从而对传递晶体管124的栅极进行了适当的偏置。
总之，当选择线SEL处出现0V逻辑电平时，视频信号传输电路202将视频输入线VI处的模拟视频信号传输给视频输出线VO。反过来说，当逻辑电平为5V时，传输电路202阻止视频信号从视频输出线VO的传输。类似地，当行选择信号的逻辑电平为5V时，视频信号传输电路204传递视频信号，而当逻辑电平为0V时，阻止该视频信号。由此，通过适当设定行选择信号和列选择信号，可以将视频信号传输到任何一个存储元件20。
视频传输信号电路202和204可以采用低电压源(V[cc])对视频显示集成电路系统的大部分进行供能，与此同时还进行无衰减传输高电压视频信号。通过只对传输电路中VH的限制使用，对显示集成电路的能量需求保持为最小。
权利要求
1．一种用于接收视频信号的视频显示电路，该视频信号具有最大电压值，其特征是，视频显示电路包括至少一个视频信号存储元件，具有第一端和第二端；第一晶体管，具有第一端、第二端和栅极，其第一端与视频信号存储元件的第一端耦合，第一晶体管进一步有一第一阈值电压；第二晶体管，具有第一端、第二端和栅极，其第一端与第一晶体管的第二端耦合，其第二端经耦合用以接收视频信号，第二晶体管进一步有一第二阈值电压；第一驱动电路，具有输入端和输出端，其输出端与第一晶体管的栅极耦合，第一驱动电路的第一输出电压小于第一阈值电压，以及第二输出电压至少等于视频信号最大电压；以及第二驱动电路，具有输入端和输出端，其输出端与第二晶体管的栅极耦合，第二驱动电路的第一输出电压小于第二阈值电压，以及第二输出电压至少等于视频信号最大电压。
2．根据权利要求1所述的电路，其特征是，进一步包括一行选择电路，其输出端与第一驱动电路的输入端耦合，以及一列选择电路，其输出端与第二驱动电路的输入端耦合。
3．根据权利要求2所述的电路，其特征是，行选择器电路的第一输出电压小于第一阈值电压，其第二输出电压大于第一阈值电压且小于视频信号的最大电压，列选择器电路的第一输出电压小于第二阈值电压，以及第二输出电压大于第二阈值电压且小于视频信号最大电压。
4．根据权利要求1所述的电路，其特征是，每个第一驱动电路和第二驱动电路包括第一节点，与驱动电路输入端电气相连；第二节点，与驱动电路输出端电气相连；第一PMOS晶体管，其栅极与第一节点耦合，漏极与第二节点耦合；第二PMOS晶体管，其栅极与第二节点耦合，漏极与第一PMOS晶体管的栅极耦合；以及NMOS晶体管，其栅极与第一节点耦合，漏极与第二节点耦合，源极与地电位耦合；第一和第二PMOS晶体管进一步包括与至少等于视频信号最大电压的电位耦合的源极。
5．根据权利要求4所述的电路，其特征是，第一驱动电路进一步包括第三PMOS晶体管和第二NMOS晶体管，每个第三PMOS晶体管和第二NMOS晶体管的栅极与第二节点耦合，漏极与驱动电路的输出端耦合。
6．根据权利要求4所述的电路，其特征是，每个第一和第二驱动电路进一步包括第二NMOS晶体管，其具有与驱动电路输入端耦合的第一端，以及与第一节点耦合的第二端。
7．根据权利要求1所述的电路，其特征是，视频信号存储元件为一电容器，视频信号存储元件的第二端与地电位耦合。
8．根据权利要求1所述的电路，其特征是，视频信号存储元件为一电容器，视频信号存储元件的第二端与大于地电位的电压耦合。
9．一种视频显示电路，其特征是，包括视频信号线，用于接收视频信号，该视频信号为最小电平和最大电平之间的连续电压值；列选择器，有多个列选择线；多个列驱动电路，每个电路有一输入端与其中一个列选择线耦合，每个列驱动电路进一步包括一个输出端，每个列驱动电路在其输出端提供一基本等于地电位的第一电压，和等于或大于视频信号最大电压的第二电压；多个列传递晶体管，每个都有与视频信号线耦合的第一端，以及与其中一列驱动电路的输出端耦合的栅极，每个列传递晶体管进一步包括第二端；行选择器，具有多个行选择线；多个行驱动电路，每个具有与其中一个行选择线耦合的输入端，每个行驱动电路进一步有一个输出端，每个行驱动电路在其输出端提供一个基本等于地电位的第一电压，和等于或大于视频信号最大电压的第二电压；多个行传递晶体管，每个都有第一端，其与其中一个列传递晶体管的第二端耦合，以及栅极，与其中一个行驱动电路的输出端耦合，每个行传递晶体管进一步包括第二端；以及一个视频存储元件排成多行和列的阵列，每个都有一第一端，与其中一个行传递晶体管的第二端耦合，每个存储元件进一步包括第二端。
10．根据权利要求9所述的视频电路，其特征是，每个行和列驱动电路包括第一节点，与驱动电路输入端电气相连；第二节点，与驱动电路输出端电气相连；第一PMOS晶体管，其栅极与第一节点耦合，漏极与第二节点耦合；第二PMOS晶体管，其栅极与第二节点耦合，漏极与第一PMOS晶体管的栅极耦合；以及NMOS晶体管，其栅极与第一节点耦合，漏极与第二节点耦合，源极与地电位耦合；第一和第二PMOS晶体管，每个进一步包括源极，与至少等于视频信号最大电压的电位耦合。
11．根据权利要求10所述的视频电路，其特征是，每个行驱动电路进一步包括第三PMOS晶体管，和第二NMOS晶体管，每个第三PMOS晶体管和第二NMOS晶体管的栅极，与第二节点耦合，以及漏极与驱动电路输出端耦合。
12．根据权利要求10所述的电路，其特征是，每个行驱动电路和列驱动电路进一步包括第二NMOS晶体管，其第一端与驱动电路输入端耦合，其第二端与第一节点耦合。
13．根据权利要求9所述的电路，其特征是，视频信号存储元件为一电容器，视频信号存储元件的第二端与地电位耦合。
14．根据权利要求9所述的电路，其特征是，视频信号存储元件为一电容器，视频信号存储元件的第二端与大于地电位的电平耦合。
全文摘要
一个用于传输高压模拟视频信号,同时也能应用传统的低电压逻辑电平的电路(202;204)。该电路包括第一晶体管(308;308’),由高电压电源供能,从而在高电压电平上偏置传递晶体管(114;124)。该传递晶体管接收高电压视频信号,因高电压偏置能传输视频信号,而没有因直通效应引起的信号衰减,由此保持信号的重现精度。第二晶体管(304,304’)提供地电位使传递晶体管关闭,从而阻止视频信号的通过。第三晶体管(306,306’)操作上与第一晶体管耦合,当第二晶体管工作时,其关闭第一晶体管。
文档编号G09G3/36GK1305626SQ99807243
公开日2001年7月25日 申请日期1999年5月25日 优先权日1998年6月16日
发明者S·帕塔克, J·E·佩恩, G·A·罗森戴尔, N·汉佐 申请人:爱特梅尔股份有限公司