双栅像素结构的驱动电路、方法、显示面板和显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种双栅像素结构的驱动电路、方法、显示面板和显示装置。
【背景技术】
[0002]TN (Twisted Nematic，扭曲向列相)型 LCD (Liquid Crystal Display，液晶显不)像素的修补点设计是保留像素电极与栅线之间的overlay (覆盖物)，修补时通过焊接的方式将像素电极与栅线短接在一起。但如果将阵列设计为Z-反转并且采用双栅模式时，用于修补的覆盖物在1&2行预充电模式下会在奇偶行产生不同的寄生电容，导致奇偶行像素电压出现差异，造成色偏等现象，影响显示效果。正常双栅模式的1&2预充电因为其特定RGB(红绿蓝)像素周期排列可以抵消色偏的现象，但是搭配Z-反转后可以明显降低产品功耗，提升产品性能，因此需要一种新型显示结构使显示面板在低功耗时可以正常显示，并且具备像素坏点修补功能。
【发明内容】
[0003]本发明的主要目的在于提供一种双栅像素结构的驱动电路、方法、显示面板和显示装置，以使得显示面板板在低功耗时可以消除色偏问题从而正常显示，并且具备像素坏点修补功能。
[0004]为了达到上述目的，本发明提供了一种双栅像素结构的驱动电路，所述双栅像素结构包括多行像素单元，所述驱动电路包括多级阵列基板行驱动单元；
[0005]两级所述阵列基板行驱动单元输出的栅极驱动信号分时驱动同一行像素单元。
[0006]实施时，驱动同一行像素单元的一所述阵列基板行驱动单元的栅极驱动信号输入端与驱动该行像素单元的另一所述阵列基板行驱动单元的输入端连接，驱动同一行像素单元的两阵列基板行驱动单元的时钟信号输入端接入的时钟信号相互反相，以使得驱动同一行像素单元的阵列基板行驱动单元输出的栅极驱动信号不同时有效。
[0007]实施时，第4n_3级阵列基板行驱动单元的时钟信号输入端接入第一时钟信号，第4n-2级阵列基板行驱动单元的时钟信号输入端接入第三时钟信号，所述第4n-3级阵列基板行驱动单元输出的栅极驱动信号和所述第4n-2级阵列基板行驱动单元输出的栅极驱动信号共同控制第2n-l行像素；
[0008]第4n-l级阵列基板行驱动单元的时钟信号输入端接入第二时钟信号，第4n级阵列基板行驱动单元的时钟信号输入端接入第四时钟信号，所述第4n-l级阵列基板行驱动单元输出的栅极驱动信号和所述第4n级阵列基板行驱动单元输出的栅极驱动信号共同控制第2n行像素；n为正整数，并且4n小于或等于所述双栅像素结构包括的像素单元的总行数；
[0009]第一行阵列基板行驱动单元的输入端和第三行阵列基板行驱动单元的输入端都接入起始信号；
[0010]第4n-3级阵列基板行驱动单元的栅极信号输出端与第4n-2级阵列基板行驱动单元的输入端连接；
[0011]第4n-2级阵列基板行驱动单元的栅极信号输出端与第4n+l级阵列基板行驱动单元的输入端连接；
[0012]第4n-l级阵列基板行驱动单元的栅极信号输出端与第4n级阵列基板行驱动单元的输入端连接；
[0013]第4n级阵列基板行驱动单元的栅极信号输出端与第4n+3级阵列基板行驱动单元的输入端连接；
[0014]所述第一时钟信号和第三时钟信号反相；第二时钟信号和第四时钟信号反相。
[0015]实施时，第4n_3级阵列基板行驱动单元的时钟信号输入端接入第一时钟信号，第4n-2级阵列基板行驱动单元的时钟信号输入端接入第三时钟信号，所述第4n-3级阵列基板行驱动单元输出的栅极驱动信号和所述第4n-2级阵列基板行驱动单元输出的栅极驱动信号共同控制第2n-l行像素；
[0016]第4n-l级阵列基板行驱动单元的时钟信号输入端接入第四时钟信号，第4n级阵列基板行驱动单元的时钟信号输入端接入第二时钟信号，所述第4n-l级阵列基板行驱动单元输出的栅极驱动信号和所述第4n级阵列基板行驱动单元输出的栅极驱动信号共同控制第2n行像素；n为正整数，并且4n小于或等于所述双栅像素结构包括的像素单元的总行数；
[0017]第一行阵列基板行驱动单元的输入端和第四行阵列基板行驱动单元的输入端都接入起始信号；
[0018]第4n-3级阵列基板行驱动单元的栅极信号输出端与第4n_2级阵列基板行驱动单元的输入端连接；
[0019]第4n-2级阵列基板行驱动单元的栅极信号输出端与第4n+l级阵列基板行驱动单元的输入端连接；
[0020]第4n级阵列基板行驱动单元的栅极信号输出端与第4n-l级阵列基板行驱动单元的输入端连接；
[0021]第4n-l级阵列基板行驱动单元的栅极信号输出端与第4n+4级阵列基板行驱动单元的输入端连接；
[0022]所述第一时钟信号和第三时钟信号反相；第二时钟信号和第四时钟信号反相。
[0023]实施时，第6n_5级阵列基板行驱动单元的时钟信号输入端接入第一时钟信号，第6n-4级阵列基板行驱动单元的时钟信号输入端接入第四时钟信号；
[0024]第6n-3级阵列基板行驱动单元的时钟信号输入端接入第二时钟信号，第6n_2级阵列基板行驱动单元的时钟信号输入端接入第五时钟信号；
[0025]第6n_l级阵列基板行驱动单元的时钟信号输入端接入第三时钟信号，第6n级阵列基板行驱动单元的时钟信号输入端接入第六时钟信号；
[0026]所述第一时钟信号和所述第四时钟信号反相，所述第二时钟信号和所述第五时钟信号反相，所述第三时钟信号和所述第六时钟信号反相；
[0027]第一级阵列基板行驱动单元的输入端、第三级阵列基板行驱动单元的输入端和第五级阵列基板行驱动单元的输入端都接入起始信号；
[0028]第6n-5级阵列基板行驱动单元的栅极驱动信号输出端与第6n_4级阵列基板行驱动单元的输入端连接；
[0029]第6n-3级阵列基板行驱动单元的栅极驱动信号输出端与第6n_2级阵列基板行驱动单元的输入端连接；
[0030]第6n-l级阵列基板行驱动单元的栅极驱动信号输出端与第6n级阵列基板行驱动单元的输入端连接；
[0031]第6n-4级阵列基板行驱动单元的栅极信号输出端与第6n+l级阵列基板行驱动单元的输入端连接；
[0032]第6n-2级阵列基板行驱动单元的栅极信号输出端与第6n+3级阵列基板行驱动单元的输入端连接；
[0033]第6n级阵列基板行驱动单元的栅极信号输出端与第6n+5级阵列基板行驱动单元的输入端连接；
[0034]第6n-5级阵列基板行驱动单元输出的栅极驱动信号输出端与第6n_4级阵列基板行驱动单元输出的栅极驱动信号输出端共同控制第3n-2行像素单元；
[0035]第6n-3级阵列基板行驱动单元输出的栅极驱动信号输出端与第6n_2级阵列基板行驱动单元输出的栅极驱动信号输出端共同控制第3n-l行像素单元；
[0036]第6n_l级阵列基板行驱动单元输出的栅极驱动信号输出端与第6n级阵列基板行驱动单元输出的栅极驱动信号输出端共同控制第3n行像素单元；
[0037]η为正整数，并且6η小于或等于所述双栅像素结构包括的像素单元的总行数。
[0038]本发明还提供了一种双栅像素结构的驱动方法，应用上述的驱动电路来驱动双栅像素结构，所述驱动方法包括:
[0039]两级所述阵列基板行驱动单元输出的栅极驱动信号分时驱动同一行像素单元。
[0040]本发明还提供了一种双栅像素结构，其特征在于，包括上述的驱动电路。
[0041]本发明还提供了一种显示面板，其特征在于，包括上述的双栅像素结构。
[0042]本发明还提供了一种显示装置，其特征在于，包括上述的显示面板。
[0043]本发明所述的双栅像素结构的驱动电路、方法、显示面板和显示装置，通过采用两级所述阵列基板行驱动单元输出的栅极驱动信号分时驱动同一行像素单元，以使得当阵列设计为Z-反转并且采用双栅模式时，用于修补的覆盖物在1&2行预充电模式下也不会在奇偶行产生不同的寄生电容，从而避免奇偶行像素电压出现差异，以消除色偏问题，同时降低产品功耗，同时具有像素坏点修补功能。
【附图说明】
[0044]图1是本发明第一具体实施例所述的驱动电路的结构图；
[0045]图2是本发明第一具体实施例所述的驱动电路输出的栅极驱动信号的时序图；
[0046]图3是本发明第二具体实施例所述的驱动电路的结构图；
[0047]图4是本发明第二具体实施例所述的驱动电路输出的栅极驱动信号的时序图；
[0048]图5是本发明第三具体实施例所述的驱动电路的结构图；
[0049]图6是本发明第三具体实施例所述的驱动电路输出的栅极驱动信号的时序图。
【具体实施方式】
[0050]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前