序图，如图5、图6所示，GOAl的栅极信号输出端作为G0A2的输入端，Gatel上的栅极驱动信号和Gate2上的栅极驱动信号不存在同时为高电位的情况，G0A5的栅极信号输出端作为G0A6的输入端，Gate5上的栅极驱动信号和Gate6上的栅极驱动信号不存在同时为高电位的情况，G0A9的栅极信号输出端作为G0A10的输入端，Gate9上的栅极驱动信号和GatelO上的栅极驱动信号不存在同时为高电位的情况，如上设计可以保证控制奇数行像素的两条栅线之间不存在预充电，保证控制偶数行像素的两条栅线之间不存在预充电；Gate3上的栅极驱动信号和Gate4上的栅极驱动信号不存在同时为高电位的情况，G0A3的栅极信号输出端作为G0A4的输入端，G0A7的栅极信号输出端作为G0A8的输入端，Gate7上的栅极驱动信号和Gate8上的栅极驱动信号不存在同时为高电位的情况，GOAll的栅极信号输出端作为G0A12的输入端，Gatell上的栅极驱动信号和Gatel2上的栅极驱动信号不存在同时为高电位的情况，这样设计保证控制偶数行像素的两条栅线之间不存在预充电。
[0129]本发明实施例所述的双栅像素结构的驱动方法，应用上述的驱动电路来驱动双栅像素结构，所述驱动方法包括:
[0130]两级所述阵列基板行驱动单元输出的栅极驱动信号分时驱动同一行像素单元。
[0131]本发明实施例所述的双栅像素结构，包括上述的驱动电路。
[0132]本发明实施例所述的显示面板，包括上述的双栅像素结构。
[0133]本发明实施例所述的显示装置，包括上述的显示面板。
[0134]该显示装置可以为液晶显示器、液晶电视、OLED (Organic Light-EmittingD1de，有机电致发光二极管)显示面板、OLED显示器、OLED电视或电子纸等显示装置。
[0135]以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【主权项】
1.一种双栅像素结构的驱动电路，所述双栅像素结构包括多行像素单元，其特征在于，所述驱动电路包括多级阵列基板行驱动单元； 两级所述阵列基板行驱动单元输出的栅极驱动信号分时驱动同一行像素单元。
2.如权利要求1所述的双栅像素结构的驱动电路，其特征在于， 驱动同一行像素单元的一所述阵列基板行驱动单元的栅极驱动信号输入端与驱动该行像素单元的另一所述阵列基板行驱动单元的输入端连接，驱动同一行像素单元的两阵列基板行驱动单元的时钟信号输入端接入的时钟信号相互反相，以使得驱动同一行像素单元的阵列基板行驱动单元输出的栅极驱动信号不同时有效。
3.如权利要求1或2所述的双栅像素结构的驱动电路，其特征在于， 第4n-3级阵列基板行驱动单元的时钟信号输入端接入第一时钟信号，第4n-2级阵列基板行驱动单元的时钟信号输入端接入第三时钟信号，所述第4n-3级阵列基板行驱动单元输出的栅极驱动信号和所述第4n-2级阵列基板行驱动单元输出的栅极驱动信号共同控制第2n-l行像素； 第4n-l级阵列基板行驱动单元的时钟信号输入端接入第二时钟信号，第4n级阵列基板行驱动单元的时钟信号输入端接入第四时钟信号，所述第4n-l级阵列基板行驱动单元输出的栅极驱动信号和所述第4n级阵列基板行驱动单元输出的栅极驱动信号共同控制第2n行像素；n为正整数，并且4n小于或等于所述双栅像素结构包括的像素单元的总行数； 第一行阵列基板行驱动单元的输入端和第三行阵列基板行驱动单元的输入端都接入起始信号； 第4n-3级阵列基板行驱动单元的栅极信号输出端与第4n-2级阵列基板行驱动单元的输入端连接； 第4n-2级阵列基板行驱动单元的栅极信号输出端与第4n+l级阵列基板行驱动单元的输入端连接； 第4n-l级阵列基板行驱动单元的栅极信号输出端与第4n级阵列基板行驱动单元的输入端连接； 第4n级阵列基板行驱动单元的栅极信号输出端与第4n+3级阵列基板行驱动单元的输入端连接； 所述第一时钟信号和第三时钟信号反相；第二时钟信号和第四时钟信号反相。
4.如权利要求1或2所述的双栅像素结构的驱动电路，其特征在于，第4n-3级阵列基板行驱动单元的时钟信号输入端接入第一时钟信号，第4n-2级阵列基板行驱动单元的时钟信号输入端接入第三时钟信号，所述第4n-3级阵列基板行驱动单元输出的栅极驱动信号和所述第4n-2级阵列基板行驱动单元输出的栅极驱动信号共同控制第2n-l行像素； 第4n-l级阵列基板行驱动单元的时钟信号输入端接入第四时钟信号，第4n级阵列基板行驱动单元的时钟信号输入端接入第二时钟信号，所述第4n-l级阵列基板行驱动单元输出的栅极驱动信号和所述第4n级阵列基板行驱动单元输出的栅极驱动信号共同控制第2n行像素；n为正整数，并且4n小于或等于所述双栅像素结构包括的像素单元的总行数； 第一行阵列基板行驱动单元的输入端和第四行阵列基板行驱动单元的输入端都接入起始信号； 第4n-3级阵列基板行驱动单元的栅极信号输出端与第4n-2级阵列基板行驱动单元的输入端连接； 第4n-2级阵列基板行驱动单元的栅极信号输出端与第4n+l级阵列基板行驱动单元的输入端连接； 第4n级阵列基板行驱动单元的栅极信号输出端与第4n-l级阵列基板行驱动单元的输入端连接； 第4n-l级阵列基板行驱动单元的栅极信号输出端与第4n+4级阵列基板行驱动单元的输入端连接； 所述第一时钟信号和第三时钟信号反相；第二时钟信号和第四时钟信号反相。
5.如权利要求1或2所述的双栅像素结构的驱动电路，其特征在于， 第6n-5级阵列基板行驱动单元的时钟信号输入端接入第一时钟信号，第6n-4级阵列基板行驱动单元的时钟信号输入端接入第四时钟信号； 第6n-3级阵列基板行驱动单元的时钟信号输入端接入第二时钟信号，第6n-2级阵列基板行驱动单元的时钟信号输入端接入第五时钟信号； 第6n-l级阵列基板行驱动单元的时钟信号输入端接入第三时钟信号，第6n级阵列基板行驱动单元的时钟信号输入端接入第六时钟信号； 所述第一时钟信号和所述第四时钟信号反相，所述第二时钟信号和所述第五时钟信号反相，所述第三时钟信号和所述第六时钟信号反相； 第一级阵列基板行驱动单元的输入端、第三级阵列基板行驱动单元的输入端和第五级阵列基板行驱动单元的输入端都接入起始信号； 第6n-5级阵列基板行驱动单元的栅极驱动信号输出端与第6n-4级阵列基板行驱动单元的输入端连接； 第6n-3级阵列基板行驱动单元的栅极驱动信号输出端与第6n-2级阵列基板行驱动单元的输入端连接； 第6n-l级阵列基板行驱动单元的栅极驱动信号输出端与第6n级阵列基板行驱动单元的输入端连接； 第6n-4级阵列基板行驱动单元的栅极信号输出端与第6n+l级阵列基板行驱动单元的输入端连接； 第6n-2级阵列基板行驱动单元的栅极信号输出端与第6n+3级阵列基板行驱动单元的输入端连接； 第6n级阵列基板行驱动单元的栅极信号输出端与第6n+5级阵列基板行驱动单元的输入端连接； 第6n-5级阵列基板行驱动单元输出的栅极驱动信号输出端与第6n-4级阵列基板行驱动单元输出的栅极驱动信号输出端共同控制第3n-2行像素单元； 第6n-3级阵列基板行驱动单元输出的栅极驱动信号输出端与第6n-2级阵列基板行驱动单元输出的栅极驱动信号输出端共同控制第3n-l行像素单元； 第6n-l级阵列基板行驱动单元输出的栅极驱动信号输出端与第6n级阵列基板行驱动单元输出的栅极驱动信号输出端共同控制第3n行像素单元； η为正整数，并且6η小于或等于所述双栅像素结构包括的像素单元的总行数。
6.一种双栅像素结构的驱动方法，应用如权利要求1至5中任一权利要求所述的驱动电路来驱动双栅像素结构，其特征在于，所述驱动方法包括: 两级所述阵列基板行驱动单元输出的栅极驱动信号分时驱动同一行像素单元。
7.一种双栅像素结构，其特征在于，包括如权利要求1至5中任一权利要求所述的驱动电路。
8.—种显示面板，其特征在于，包括如权利要求7所述的双栅像素结构。
9.一种显示装置，其特征在于，包括如权利要求8所述的显示面板。
【专利摘要】本发明提供了一种双栅像素结构的驱动电路、方法、显示面板和显示装置。所述双栅像素结构的驱动电路多级阵列基板行驱动单元；两级所述阵列基板行驱动单元输出的栅极驱动信号分时驱动同一行像素单元。本发明通过采用两级所述阵列基板行驱动单元输出的栅极驱动信号分时驱动同一行像素单元，以使得当阵列设计为Z-反转并且采用双栅模式时，用于修补的覆盖物在1&2行预充电模式下也不会在奇偶行产生不同的寄生电容，从而避免奇偶行像素电压出现差异，以消除色偏问题，同时降低产品功耗，同时具有像素坏点修补功能。
【IPC分类】G09G3-20, G09G3-36
【公开号】CN104599657
【申请号】CN201510096536
【发明人】田明, 刘家荣, 姚之晓, 刘陈曦
【申请人】京东方科技集团股份有限公司, 北京京东方显示技术有限公司
【公开日】2015年5月6日
【申请日】2015年3月4日