[0045] 如图1(a)所示，划分部21包围像素区域E，并且俯视观察设置于与扫描线驱动电 路102、检查电路103重叠的位置。由此，起到遮挡从对向基板20侧向这些电路入射的光而 防止这些电路由于光而发生误动作的作用。另外，遮挡以使不必要的杂散光不入射到像素 区域E，从而确保像素区域E的显示的高对比度。
[0046] 平坦化层22例如由氧化硅等无机材料构成，设置为具有光透射性并覆盖划分部 21。作为这样的平坦化层22的形成方法，例如可举出使用等离子体CVD法等进行成膜的方 法。
[0047] 共用电极23例如由IT0(IndiumTinOxide:铟锡氧化物）等透明导电膜构成，覆 盖平坦化层22,并且通过如图1 (a)所示设置于对向基板20的四角的上下导通部106与元 件基板10侧的布线电连接。
[0048] 覆盖像素电极15的取向膜18以及覆盖共用电极23的取向膜24基于液晶装置 100的光学设计选定。例如可举出：如下形成的有机取向膜，即，将聚酰亚胺等有机材料成 膜并研磨其表面，由此实施了对于具有正的电介质各向异性的液晶分子为大致水平取向的 处理；如下形成的无机取向膜，即，用气相生长法将SiOx(氧化硅）等无机材料成膜，使该膜 对于具有负的电介质各向异性的液晶分子大致垂直取向。
[0049] 这样的液晶装置100是透射型，可采用在电压未施加状态下像素P的透射率为最 大的常白模式、或在电压未施加状态下像素P的透射率为最小的常黑模式的光学设计。在 包括元件基板10和对向基板20的液晶面板110的光的入射侧与射出侧，分别根据光学设 计配置偏振元件而使用。
[0050] 接着，参照图2说明液晶装置100的电结构。液晶装置100具有至少在像素区域E 彼此绝缘并正交的作为信号布线的多个扫描线3a以及多个数据线6a，和沿着数据线6a平 行配置的电容线3b。扫描线3a延伸的方向为X方向，数据线6a延伸的方向为Y方向。
[0051] 在由扫描线3a、数据线6a以及电容线3b这些信号线类划分出的区域中，设置像素 电极15、TFT30、以及存储电容16,它们构成像素P的像素电路。
[0052] 扫描线3a与TFT30的栅极电连接，数据线6a与TFT30的源极电连接。像素电极 15与TFT30的漏极电连接。
[0053] 数据线6a与数据线驱动电路101(参照图1)连接，将从数据线驱动电路101供给 的图像信号D1、D2、…、Dn向像素P供给。扫描线3a与扫描线驱动电路102(参照图1)连 接，将从扫描线驱动电路102供给的扫描信号SCI、SC2、…、SCm向像素P供给。
[0054] 从数据线驱动电路101向数据线6a供给的图像信号D1~Dn可以以该顺序按线 依次供给，也可以对相互相邻的多个数据线6a彼此按组进行供给。扫描线驱动电路102将 扫描信号SCI~SCm在预定的定时脉冲性地按照线依次供给到扫描线3a。
[0055] 液晶装置100为如下结构：通过开关元件即TFT30由于扫描信号SCI~SCm的输 入而在一定期间内为接通状态，从而从数据线6a供给的图像信号D1~Dn在预定的定时写 入像素电极15。并且，经由像素电极15写入液晶层50的预定电平的图像信号D1~Dn在 像素电极15与隔着液晶层50相对向配置的共用电极23之间保持一定期间。
[0056] 为了防止所保持的图像信号D1~Dn泄露，与形成于像素电极15与共用电极23 之间的液晶电容并联地连接有存储电容16。存储电容16设置于TFT30的漏极与电容线3b 之间。
[0057] 此外，在图1(a)所示的检查电路103连接有数据线6a，成为能够通过在液晶装置 100的制造过程中检测上述图像信号来确认液晶装置100的动作缺陷等的结构，但在图2的 等价电路中省略图示。
[0058] 本实施方式中的对像素电路进行驱动控制的周边电路包括数据线驱动电路101、 扫描线驱动电路102、以及检查电路103。另外，周边电路也可以包括：对上述图像信号进行 采样并向数据线6a供给的采样电路、先于上述图像信号向数据线6a供给预定电压电平的 预充电信号的预充电电路。
[0059] 接着，例举周边电路中的数据线驱动电路101的电路结构来说明本发明中的周边 电路的静电对策。
[0060] 图3是数据线驱动电路中的逻辑电路图，图4是表示数据线驱动电路的一例的电 路图。
[0061] 作为周边电路之一的数据线驱动电路101例如如图3所示，构成为包括在数据线 6a的各自设置的缓冲存储器101b、和移位寄存器101s。各数据线6a与移位寄存器101s经 由缓冲存储器l〇lb电连接。移位寄存器101s是用于基于时钟信号CLX以及移送开始脉冲 DX将前述的图像信号D1~Dn送出到对应的数据线6a的电路。另外，移位寄存器101s是 能够基于移送方向控制信号DIRX改变图像信号D1~Dn向在X方向上排列的多个数据线 6a写入的写入方向的结构。
[0062] 此外，附图标记DIRX表示反转控制信号，附图标记C:L:X表示反转时钟信 号。
[0063] 具体而言，如图4所示，移位寄存器101s具有与图像信号D1~Dn向各数据线6a 写入的写入方向对应地级联连接的多个变换器电路。缓冲存储器l〇lb为了防止向数据线 6a供给的图像信号D1~Dn中的电流、电压的变动而具有与数据线6a串联以及并联连接的 晶体管。上述变换器电路也是在图像信号D1~Dn的传递方向上串联以及并联地连接有晶 体管的结构。在缓冲存储器l〇lb和移位寄存器101s均连接有供给基准电位VSS、驱动电位 VDD的电源布线。
[0064] 本发明的周边电路中的初级电路，在数据线驱动电路101的情况下，包括与在X方 向上排列的多个数据线6a中第1条数据线6a连接的缓冲存储器lOlbi、和连接有缓冲存储 器lOlh的变换器电路101Sl。
[0065]另外，本发明的周边电路中的最终级电路，在数据线驱动电路101的情况下，包括 与在X方向上排列的多个数据线6a中第n条数据线6a连接的缓冲存储器101bn、和连接有 缓冲存储器l〇lbn的变换器电路101sn。
[0066] 在元件基板10中的布线布局的关系中，与该初级电路和最终级电路这两者连接 的上述电源布线的面积比周边电路的内部的电源布线的面积大，以抑制布线电阻引起的电 位下降。因此，与初级电路、最终级电路连接的上述电源布线起到天线的作用，容易将静电 招引到周边电路。
[0067] 因此，在本实施方式中，对分别包含于作为初级电路的缓冲存储器1011^以及变换 器电路ioiSl、作为最终级电路的缓冲存储器ioibnW及变换器电路1〇18"的晶体管附加静 电对策用的电阻Rs。
[0068] 具体而言，对包含于初级电路的变换器电路101^的所有的晶体管121的栅极、源 极、漏极分别串联地附加电阻Rs。另外，对包含于初级电路的缓冲存储器lOlh的所有的晶 体管123的栅极、源极、漏极分别串联地附加电阻Rs。
[0069] 对包含于最终级电路的变换器电路101^的所有的晶体管125的栅极、源极、漏极 分别串联地附加电阻Rs。另外，对包含于最终级电路的缓冲存储器101\的所有的晶体管 127的栅极、源极、漏极分别串联地附加电阻Rs。
[0070] 对初级电路以及最终级电路以外的电路、例如第2级的变换器电路101s2所包含 的所有的晶体管122的栅极、源极、漏极都不附加电阻Rs。另外，对包含于第2级的缓冲存 储器10让2的所有的晶体管124的栅极、源极、漏极都不附加电阻Rs。
[0071] 在作为本实施方式的周边电路的数据线驱动电路101中，在X方向上排列的初级 电路和最终级电路这两者连接有供给基准电位VSS、驱动电位VDD的电源布线。因此，对包 含于初级电路以及最终级电路的所有的晶体管的栅极、源极、漏极分别附加了静电对策用 的电阻Rs。另一方面，在从周边电路的单侧连接有上述电源布线的情况下，优选对连接有上 述电源布线一侧的初级电路或最终级电路所包含的所有的晶体管的栅极、源极、漏极分别 附加静电对策用的电阻Rs。
[0072] 若要用例如具有电阻的布线实现静电对策用的电阻Rs，则必须修正周边电路中的 布线图案。在周边电路中的晶体管等元件、与元件相连的布线已经为复杂或高精细的配置 (图案）的情况下，难以新追加静电对策用的布线。因此，发明者开发了利用周边电路中的 以往的电路配置而附加静电对策用的电阻Rs的方法。以后，例举具体的实施例进行说明。 此外，在实施例中，例举包含于初级电路和第2级电路的晶体管进行说明。
[0073](实施例1)
[0074] 图5(a)是表示实施例1的初级电路的晶体管的结构的概略俯视图，图5 (b)是表 示实施例1的第2级电路的晶体管的结构的概略俯视图。
[0075] 如图5(a)所示，作为实施例1的初级电路的移位寄存器101s的变换器电路lOlsi 所包含的晶体管121具有半导体层121a和栅极电极121g。半导体层121a例如由多晶硅构 成，通过选择性地且使浓度不同地注入杂质离子，形成有沟道区域121c、源极区域121s、沟 道区域121c与源极区域121s之间的LDD(LightlyDopedDrain:轻掺杂漏极）区域121e、 漏极区域121d、以及沟道区域121c与漏极区域121d之间的LDD区域121f。S卩，晶体管121 成为LDD区域121e与沟道区域121c的源极侧相接、LDD区域121f与沟道区域121c的漏 极侧相接的LDD构造。
[0076] 在半导体层121a的源极区域121s经由接触部135电连接有源极布线131。在漏 极区域121d经由接触部136电连接有漏极布线132。即，接触部135作为源极电极发挥作 用，接触部136作为漏极电极发挥作用。
[0077] 另外，在隔着栅极绝缘膜（省略图示）与沟道区域121c相对向的位置形成栅极电 极121g，栅极电极121g经由接触部137与栅极布线133电连接。
[0078