数据写入阶段、迀移 率补偿阶段和发光阶段。以本实施例结合驱动波形图4a为例进行说明。
[0076] (1)初始化阶段
[0077]在初始化阶段，发光控制信号Vem和扫描信号Vscan为高电平VH，第二晶体管T2和第 三晶体管T3分别响应发光控制信号Vem和扫描信号Vscan而导通，数据信号线提供的电压为参 考电压VREF，第一节点A和驱动晶体管Tl的控制极通过导通的晶体管T3和T2初始化到参考电 压V REF，与此同时，初始化扫描信号Vint为高电平VH，第四晶体管T4处于导通状态，第二节点B 的电压通过第四晶体管T4放电至低电压VR。从而，完成了对第一节点A和第二节点B的电压 初始化。
[0078] (2)在阈值补偿阶段
[0079] 发光控制信号Vem和扫描信号Vscan保持为高电平Vh，数据信号线Data Line上的电 压保持为参考电压Vref，因此，第一节点A和驱动晶体管Tl的控制极的电压保持为VREF;初始 化扫描信号V INT从高电平Vh转换为低电平I，第四晶体管T4关断，第一电平端Vdd通过导通的 驱动晶体管Tl对第二节点B充电直至驱动晶体管截止，此时，第二节点B的电压升高到V ref-V TH，其中V T H为驱动晶体管T1的阈值电压。阈值补偿阶段结束后，驱动晶体管T1的阈值电压 信息被存储在存储电容Cl两端。为了获得高对比度，此时V ref-Vth可以小于发光元件OLED的 阈值电压。
[0080] 其他阶段与实施例一的相应阶段相似，不再赘述。
[0081] 采用本实施例的像素点路结合驱动波形图4b的分析与上述过程类似，不同在于， 初始化阶段第一节点A是悬空的，其电压会被初始化的B点电压拉低。
[0082] 通过以上分析可知，除了可以补偿阈值电压变化和迀移率变化之外，本实施例的 优点还在于，第一电平端Vdd为恒定的高电平电源信号，不再为脉冲信号。当第一电平端Vdd 为恒定电压时，时序控制更易实现。
[0083] 实施例三：
[0084] 请参考图5,为本实施例公开的像素电路结构图，与上述实施例二不同之处在于， 第四晶体管T4的控制极耦合至同一扫描帧内前一级扫描信号线（即上一行像素电路的扫描 信号线），第四晶体管T4响应上一行的扫描信号完成对第二节点B的初始化。
[0085] 请参考图6,为图5所示像素电路的驱动时序图，本实施例像素电路的驱动过程与 上述实施例一、实施例二大体相同，不同之处在于，初始化阶段发生在当前行(第η行）扫描 信号VsCAN[n]到来之前，且第二节点B的初始化在上一行的扫描信号Vs(；AN[ n-l]有效时进行，此 时没有对A点初始化，A点的电压会被初始化的B点电压拉低。
[0086] 图5所示像素电路工作过程中一帧时间T(一帧周期）可分为五个阶段：初始化阶 段、阈值补偿阶段、数据写入阶段、迀移率补偿阶段和发光阶段。下面将图5所示像素电路结 合驱动波形图6进行说明，实际上，实施例二结合时序图4b的驱动过程与本实施例的大致相 同。
[0087] (1)初始化阶段
[0088]在初始化阶段，发光控制信号Vem为高电平VH，第二晶体管T2导通，当前行的扫描信 号VsCAN[n]为低电平VL，第三晶体管Τ3关断，上一行的第一扫描信号VsCAN[n-1]为高电平VH，第四 晶体管T4打开，第二节点B的电压通过第四晶体管T4放电至低电压V R，由于第一节点A是悬 空的，因此，第一节点A的电压也被初始化电压拉低到某一低电平，从而完成了对第一节点A 和第二节点B的初始化。
[0089] (2)阈值补偿阶段
[0090]上一行的扫描信号为从高电平Vh转换为低电平VL，第四晶体管T4关断，第 三晶体管T3响应当前行的扫描信号VSCAN[n]打开，发光控制信号Vem保持为高电平VH，因此第 二晶体管T2打开，驱动晶体管Tl的控制极与第一节点A耦合在一起，由于此时数据信号线 Data Line上的电压为参考电压Vref，因此，第一节点A和驱动管的控制极的电压为Vref;第一 电平端Vdd通过导通的驱动晶体管Tl对第二节点B充电直至驱动晶体管截止，此时，第二节点 B的电压升高到VREF-VTH，其中Vth为驱动晶体管Tl的阈值电压。阈值补偿阶段结束后，驱动晶 体管Tl的阈值电压信息被存储在存储电容Cl两端。需要注意的是，V ref-Vth小于发光元件 OLED的阈值电压以获得高对比度。
[0091] 其他阶段与实施例一的相应阶段相似，不再赘述。
[0092] 通过以上分析可知，除了可以补偿阈值电压变化和迀移率变化之外，本实施例的 优点还在于减少了一根扫描信号线，其用上一行的扫描信号来完成当前行的初始化，可以 增大像素的开口率，减少外围电路的复杂度。
[0093] 实施例四：
[0094]请参考图7a、图7b和图7c，为本实施例公开的三种像素电路结构图，与上述实施例 二不同之处在于，本实施例中第四晶体管T4的第一电极耦合至数据信号线（如图7a所示）， 或者第四晶体管T4的第一电极耦合至第二晶体管T2的第一电极(如图7b所示），或者第四晶 体管T4的第一电极耦合至第二晶体管T2的第二电极(如图7c所示），第四晶体管T4响应初始 化控制信号Vrst，从而在初始化阶段第四晶体管T4的第一电极输入的初始化电位由数据信 号线提供，由此利用数据信号线提供的初始化电压信号Vr完成对第一节点A和第二节点B的 初始化。
[0095] 请参考图8,为本实施例所示像素电路的驱动时序图，本实施例像素电路的驱动过 程与上述实施例大体相似，不同之处在于，在初始化阶段，初始化电压信号由数据信号线提 供，第四晶体管T4响应初始化扫描信号，完成对像素电路的初始化。
[0096] 本实施例的像素电路工作过程中一帧时间T(一帧周期）可分为五个阶段:初始化 阶段、阈值补偿阶段、数据写入阶段、迀移率补偿阶段和发光阶段。下面将图7a所示像素电 路结合驱动波形图8对本实施例的像素电路的具体操作进行说明，图7b和图7c所示像素电 路的具体操作与此类似，故不做重述。
[0097] (1)初始化阶段
[0098]在初始化阶段，数据信号线上的电压信号为低电平信号VR。发光控制信号VEM、扫描 信号Vscan和初始化控制信号Vrst均为高电平Vh，因此，第二晶体管T2、第三晶体管T3和第四晶 体管T4都导通，因此，第一节点A和第二节点B的电压都被初始化到低电平信号V R，从而完成 了对第一节点A和第二节点B的初始化。
[0099] (2)在阈值补偿阶段
[0100] 初始化扫描信号从高电平Vh转换为低电平VL，第四晶体管T4关断，扫描信号Vscan和 发光控制信号Vem保持为高电平Vh以使第二晶体管Τ2和第三晶体管Τ3保持导通，驱动晶体管 Tl的控制极与第一节点A耦合在一起，由于此时数据信号线上的电压为参考电压VREF，因此， 第一节点A和驱动晶体管Tl的控制极的电压为Vref;第一电平端Vdd通过导通的驱动晶体管Tl 对第二节点B充电直至驱动晶体管Tl截止，此时，第二节点B的电压升高到Vref-Vth，其中Vth 为驱动晶体管Tl的阈值电压。阈值补偿阶段结束后，驱动晶体管Tl的阈值电压信息被存储 在存储电容Cl两端。为获得高对比度，V ref-Vth可以小于发光元件OLED的阈值电压。
[0101] 其他阶段与实施例一的相应阶段相似，不再赘述。
[0102] 通过以上分析可知，除了可以补偿阈值电压变化和迀移率变化之外，本实施例的 优点还在于，通过利用数据信号线提供的初始化电压信号可以使面板减少一个低电平电 压。
[0103] 实施例五：
[0104] 请参考图9,为本实施例公开的像素电路结构图，与上述各实施例不同之处在于， 第四晶体管T4的控制极耦合至第四晶体管T4的第二电极;第四晶体管T4的第一电极耦合至 初始化控制信号Vret，第二节点B的电压通过二极管接法的第四晶体管T4放电，完成对第二 节点B的初始化。完成初始化以后，初始化控制信号保持高电平使得第四晶体管T4关断，不 再影响电路的工作。
[0105] 请参考图10,为图9所示电路的驱动过程时序图，本实施例像素电路的驱动过程与 实施例二的驱动过程大致相似，不同之处在于，初始化阶段第二节点B的初始化电压提供方 式和阈值补偿阶段第四晶体管T4的关闭方式。下面结合驱动时序图IOa以及图9所示像素电 路对像素电路的工作过程进行描述。该像素电路工作过程中一帧时间T(一帧周期）可分为 五个阶段:初始化阶段、阈值补偿阶段、数据写入阶段、迀移率补偿阶段和发光阶段。
[0106] (1)初始化阶段
[0107]当前行的扫描信号VSCAN[n]和发光控制信号Vem为高电平VH，因此，第二晶体管T2和 第三晶体管T3导通，第一节点A和驱动管Tl的控制极被数据信号线上的电压Vref初始化到 Vref;初始化脉冲电压信号Vret为低电平，第二节点B的电压被二极管接法的第四晶体管T4放 电至低电平完成对第二节点B的初始化，从而完成了对第一节点A和第二节点B的初始化。 [0108] (2)在阈值补偿阶段
[0109] 初始化脉冲电压信号Vret从低电平转换为高电平，则第四晶体管T4关断，第三晶体 管T3和第二晶体管T2响应当前行的扫描信号Vscan和发光控制信号Vem的高电平Vh而打开，由 于驱动晶体管Tl的控制极与第一节点A耦合在一起，此时数据信号线上的电压为参考电压 VREF，因此，第一节点A和驱动管的控制极的电压为Vref;第一电平端Vdd通过导通的驱动晶体 管Tl对第二节点B充电直至驱动晶体管Tl截止，此时，第二节点B的电压升高到V REF-VTH，其中 Vt