专利名称：显示装置的制作方法
技术领域：
本发明涉及一种显示装置，尤其涉及一种点顺序驱动型有源矩阵显示装置，其中将时钟驱动系统应用于分路采样(divided sample)和保持系统(holdsystem)的水平驱动电路。
背景技术：
有源矩阵显示装置包括具有行形式的选通线(gate line)、列形式的信号线和在选通线和信号线的交点以矩阵形式排列的像素的面板。在每一像素中形成例如薄膜晶体管(TFT)作为有源元件。显示装置还包括垂直驱动电路和水平驱动电路。垂直驱动电路连接到每一选通线，并顺序选择像素的行。水平驱动电路连接到每一信号线，并顺序向所选择行上的像素写入视频信号。此时，点顺序驱动系统中的水平驱动电路基于点顺序向所选择行上的像素写入视频信号。
在该有源矩阵显示装置中，在TFT的源/漏极和信号线之间存在寄生电容。当通过特定信号线写入视频信号时，该寄生电容可使得电势变化跳转至相邻信号线，导致例如垂直条纹等的图像缺陷。尤其当在线反向驱动系统中显示网格图案时，该垂直条纹缺陷很显著。可替换的，当在点线反向驱动系统中显示宽度为一点(一个像素)的水平线时，倾向于发生垂直条纹。
为了避免信号线之间视频信号的跳变，已提出了，例如在日本专利公开第2000-267616号中披露的，所谓分路采样和保持驱动(hold driving)。该分路采样和保持系统将输入视频信号分离为两个系统，并且当对于彼此相邻的像素重叠两个系统中的视频信号时，基于点顺序写入视频信号。
图7是示出使用上述分路采样和保持驱动的显示装置的例子的示意图。如图7所示，该显示装置包括一个面板，该面板包括行形式的选通线113、列形式的信号线112、在选通线113和信号线112的交点以矩阵形式排列的像素111、和用于提供以预定相位关系在两个系统中分离的视频信号Video 1和Video 2的两根视频线125和126。安排采样开关组123以对应每一信号线112，该采样开关组123连接在两根视频线的每一根和信号线之间，而每两根信号线为一个单元。具体说来，第一信号线经由采样开关连接至一根视频线125，第二信号线经由采样开关类似地连接至另一根视频线126。其后，第三及随后的信号线经由采样开关交替连接至两根视频线125和126。在面板上还形成有垂直驱动电路116和水平驱动电路117。该垂直驱动电路116与每一选通线113连接以顺序选择像素111的行。换言之，以行为单位顺序选择以矩阵形式排列的像素111。该水平驱动电路117基于具有预定周期的时钟信号而工作。该水平驱动电路117顺序产生采样脉冲A、B、C、D、......，其中提供给采样开关组123的开关中与相同视频线相连的开关的脉冲彼此不重叠，而提供给相邻开关的脉冲彼此重叠，然后顺序驱动开关以将其断开(open)或闭合(close)。从而基于点顺序将视频信号写入所选择行的像素111。显示装置还包括时钟产生电路189。该时钟产生电路189提供起始脉冲HST和时钟信号HCK，作为水平驱动电路117工作的基础。水平驱动电路117包括多级连接的移位寄存器(S/R)121。该移位寄存器121响应于时钟信号HCK顺序传输起始脉冲HST并从而顺序产生上述采样脉冲A、B、C、D、......。
下面参考图8的波形图简要说明图7所示的传统显示装置的工作。如上所述，水平驱动电路响应于时钟信号HCK而工作，并通过顺序传输起始脉冲HST而产生采样脉冲A、B、C、D、......。从图8可清楚看出，相邻信号线之间的采样脉冲彼此重叠。具体说来，对应第一信号线的采样脉冲A与对应第二信号线的采样脉冲B重叠。类似地，对应第二信号线的采样脉冲B与对应第三信号线的采样脉冲C重叠。由于将来自分离的视频线的视频信号提供给彼此相邻的信号线，所以这种重叠并不带来问题。产生被提供给彼此相邻信号线的采样开关的采样脉冲，使其彼此重叠，从而可避免垂直条纹缺陷的传统问题。具体说来，即使当像素晶体管的源/漏极和信号线之间存在寄生电容并且特定信号线的电势变化经由该寄生电容跳转至相邻信号线时，由于重叠采样，所以该信号线处于低阻抗且不受视频信号跳变的影响。
在图8所示例子中，响应于采样脉冲A，信号电势Sig1被采样并保持在对应的第一信号线。然后，响应于采样脉冲B，信号电势Sig2被采样并保持在对应的第二信号线。此时，在第二信号线发生电势变化。该电势变化也经由该寄生电容跳转至第一信号线。此时，由于对应第一信号线的采样开关仍然断开，所以该第一信号线处于低阻抗且不受信号跳变的影响。
图9示意性示出了用于信号线的视频信号采样定时和视频线的电势变化。基本上，产生被提供给与相同视频线连接的采样开关的采样脉冲使其彼此不重叠。例如，第一信号线和第三信号线与相同视频线连接。因而进行电路设计以使采样脉冲A和采样脉冲C大体上彼此不重叠。实际上，无论如何，由于布线电阻、寄生电容等导致延迟，并且在脉冲传输处理中，采样脉冲A和采样脉冲C的波形是圆的。其结果是，采样脉冲A和采样脉冲C彼此部分重叠。在这样的状态下，当采样脉冲C上升时，对应的采样开关断开，并且在信号线发生充电/放电，从而导致视频线上视频信号Video 1的电势摆动，如实线箭头所示。此时，由于在前的采样脉冲A还没有完全下降，所以如虚线箭头所示，拾取了视频线上的电势摆动(充电/放电噪声)。这导致被采样并提供信号线的电势变化，并因此导致屏幕上的垂直条纹，而这降低了画面质量。而且，连接至相同视频线的信号线之间的这种视频信号干扰可导致屏幕上的重影(ghost)等。
发明内容
考虑到相关技术的上述问题，本发明的一个目的是在使用所谓分路采样和保持系统的有源矩阵显示装置中抑制连接至相同视频线的信号线之间的视频信号干扰，并从而抑制诸如垂直条纹、重影等的画面缺陷。提供下列装置以实现该目的。根据本发明，提供一种显示装置，其特征在于，包括面板，包括行形式的选通线、列形式的信号线、在选通线和信号线的交点以矩阵形式排列的像素、以及用于提供以预定相位关系在n个系统中分离的视频信号的n(n是大于或等于2的整数)根视频线；与每一选通线连接的垂直驱动电路，用于顺序选择像素的行；采样开关组被安排为对应于每一信号线，该采样开关组被连接在n根视频线的每一根和以每n根信号线为一个单元的信号线之间；基于具有预定周期的时钟信号而工作的水平驱动电路，用于顺序产生采样脉冲，其中提供给在采样开关组的开关中与相同视频线相连的开关的采样脉冲彼此不重叠，而提供给相邻开关的采样脉冲彼此重叠，并且水平驱动电路顺序驱动这些开关，从而将视频信号顺序写入所选择行的像素；以及时钟产生电路，用于产生作为水平驱动电路工作的基础的第一时钟信号，并产生第二时钟信号，其周期和脉冲宽度均为第一时钟信号的两倍；其中所述水平驱动电路包括移位寄存器，用于与第一时钟信号同步执行移位操作，并顺序输出来自各个移位级的移位脉冲；以及提取开关组，用于响应于从移位寄存器顺序输出的移位脉冲而提取该第二时钟信号，并顺序产生该采样脉冲。最好是，该时钟产生电路能关于第一时钟信号可变地调整第二时钟信号的相位。更具体地，该时钟产生电路关于第一时钟信号可变地调整第二时钟信号的相位，并从而优化采样脉冲的宽度。
根据本发明，在该使用分路采样和保持驱动的显示装置中，通过另一时钟信号提取从水平驱动电路输出的移位脉冲，并从而产生采样脉冲。通过引进这样的时钟驱动系统，当实现连接至相同视频线的交替信号线之间的采样脉冲完全无重叠时，可保持相邻信号线之间的采样脉冲重叠。具体说来，根据本发明，可关于第一时钟信号可变地调整第二时钟信号的相位。从而有可能优化采样脉冲的宽度，以处理诸如垂直条纹、重影等的显示缺陷。
图1是示出了根据本发明的显示装置基本结构的方框图；图2是辅助说明图1所示显示装置工作的波形图；图3是类似的辅助说明图1所示显示装置工作的波形图；图4是用于参考的辅助说明显示装置工作的波形图；图5是示出了图1所示显示装置一般结构的例子的方框图；图6是示出了根据本发明一个实施例的点顺序驱动型有源矩阵液晶显示装置的结构的例子的电路图；图7是示出了传统显示装置的例子的方框图；图8是辅助说明图7所示传统显示装置工作的波形图；以及图9是辅助说明图7所示传统显示装置工作的波形图。
具体实施例方式
下面将参照附图详细说明本发明的优选实施例。图1是示出了根据本发明的显示装置的基本结构的示意方框图。该显示装置包括面板，该面板包括行形式的选通线13、列形式的信号线12、在选通线13和信号线12的交点以矩阵形式排列的像素11、以及用于提供以预定相位关系在两个系统中分离的视频信号Video 1和Video 2的两根视频线25和26。应注意，虽然在该例中视频信号被分为两个系统，但本发明不限于此；该视频信号一般可分为n个系统，其中n是大于或等于2的整数。在这种情况下，通过n根视频线分离提供n个系统中分离的视频信号。
而且在该面板上还形成有垂直驱动电路16、水平驱动电路17、采样开关组23等。该垂直驱动电路16与每一选通线13连接，以便以行为单位顺序选择像素11。安排该采样开关组23以对应每一信号线12，该采样开关组23包括连接在两根视频线25和26的每一根和以两根信号线为一个单元的信号线12之间的单独的开关。例如，为第一信号线提供的开关连接至一根视频线25，为第二信号线提供的开关连接至另一根视频线26。因此，该采样开关组23的各开关交替地将信号线12连接至两根视频线25和26。然而，本发明并不限于此；采样开关组23一般连接在n根视频线的每一根和以n根信号线为一个单元的信号线之间。该水平驱动电路17基于具有预定周期的时钟信号而工作。该水平驱动电路17顺序产生采样脉冲A’、B’、C’、D’、......，其中提供给在采样开关组23的开关中与相同视频线相连的开关的脉冲彼此不重叠，而提供给相邻开关的脉冲彼此重叠，然后顺序驱动这些开关以将其断开或闭合。从而将视频信号顺序写入所选择行的像素。例如，将彼此不重叠的采样脉冲A’和C’提供给与相同视频线25相连的第一和第三开关。另一方面，对于彼此相邻的第一和第二开关，顺序产生彼此重叠的采样脉冲A’和B’。这些彼此相邻的开关被连接至分离的视频线25和26。
作为本发明的一个特征，提供了时钟产生电路18。该时钟产生电路18产生第一时钟信号HCK和HCKX，作为水平驱动电路17工作的基础，并产生第二时钟信号2HCK1、2HCK2、2HCK3和2HCK4，其周期和脉冲宽度都是第一时钟信号HCK和HCKX的两倍。第一时钟信号HCK和HCKX的极性彼此相反。在本说明书中，第一时钟信号HCK和HCKX可统称为HCK脉冲。另一方面，第二时钟信号2HCK1、2HCK2、2HCK3和2HCK4的相位彼此移位90度。在本说明书中，这些第二时钟信号可统称为2HCK脉冲。另一方面，水平驱动电路17包括移位寄存器21和提取开关组22。该移位寄存器21与第一时钟信号HCK和HCKX同步执行移位操作，并从而顺序输出来自各个移位级S/R的移位脉冲A、B、C、D、......。提取开关组22响应于从移位寄存器21顺序输出的移位脉冲A、B、C、D、......而提取第二时钟信号2HCK1、2HCK2、2HCK3和2HCK4，并从而顺序产生上述采样脉冲A’、B’、C’、D’、......。具体说来，对应于移位寄存器21的第一级的提取开关响应于移位脉冲A而提取第二时钟信号2HCK1，并从而产生采样脉冲A’。类似地，对应于移位寄存器21的第二级的提取开关响应于移位脉冲B而提取第二时钟信号2HCK2，并从而产生采样脉冲B’。该时钟产生电路18可关于第一时钟信号HCK和HCKX可变地调整第二时钟信号2HCK1、2HCK2、2HCK3以及2HCK4的相位。从而有可能优化采样脉冲A’、B’、C’、D’、......的脉冲宽度，并因此克服诸如垂直条纹和重影的显示缺陷。
图2是辅助说明图1所示显示装置工作的波形图。在图2中，HST表示输入至水平驱动电路17的移位寄存器21的第一级的起始脉冲。对于HCK脉冲和2HCK脉冲而言，由时钟产生电路18提供起始脉冲HST。移位寄存器21响应于第一时钟信号HCK和HCKX而工作。移位寄存器21顺序传输HST，并从而产生移位脉冲A、B、C和D。如图2所示，移位脉冲A至D具有与HCK脉冲的周期相等的脉冲宽度，并且与HCK脉冲的上升沿和下降沿同步地顺序输出。另一方面，第二时钟信号2HCK1、2HCK2、2HCK3和2HCK4的周期是第一时钟信号HCK和HCKX的两倍，其脉冲宽度与HCK脉冲的周期相等。第二时钟信号2HCK1、2HCK2、2HCK3和2HCK4的相位顺序移位90度。第一提取开关响应于移位脉冲A而提取第二时钟信号2HCK1，并从而形成对应的采样脉冲A’。换言之，由移位脉冲A的上升沿决定采样脉冲A’的上升沿，由第二时钟信号2HCK1的下降沿定义采样脉冲A’的下降沿。因此，可由第二时钟信号2HCK1和移位脉冲A之间的相位关系来调整采样脉冲A’的脉冲宽度W。如上所述，移位脉冲A与第一时钟信号HCK和HCKX同步。所以，通过调整2HCK脉冲关于HCK脉冲的相位，可最佳设定采样脉冲的宽度W。相似地，由移位脉冲B的上升沿决定采样脉冲B’的上升沿，由第二时钟信号2HCK2的下降沿定义采样脉冲B’的下降沿。以类似方式决定随后的采样脉冲C’和D’的上升沿和下降沿。
如图2所示，提供给彼此相邻的采样开关的采样脉冲A’和B’彼此重叠。相似地，采样脉冲B’和C’彼此重叠，采样脉冲C’和D’彼此重叠。因此，通过向相邻采样开关提供彼此重叠状态的采样脉冲并对来自分离的视频线采样视频信号，可实现所谓分路采样和保持。这种分路采样和保持驱动使得显示特定图案时防止出现垂直条纹缺陷成为可能。例如当在线反向驱动之时显示网格图案时，和当在点线反向驱动之时显示线宽为一点的水平线图案时，出现该垂直条纹缺陷。
将完全不重叠(perfect non-overlap)状态的采样脉冲顺序提供给连接至同一视频线的采样开关。例如，采样脉冲A’和C’处于完全不重叠状态，采样脉冲B’和D’也处于完全不重叠状态。因此，通过将完全不重叠的采样脉冲提供给连接至同一视频线的采样开关，有可能防止对于点顺序驱动型的有源矩阵显示装置特定的诸如垂直条纹和重影的显示缺陷。如虚线箭头所示，例如，在采样脉冲A’的下降沿，完成了对视频信号Video 1的采样，并保持了对应的信号线的电势。如实线箭头所示，其后，采样脉冲C’上升，并开始对来自同一视频线的视频信号Video 1采样。此时，信号充电/放电急剧降低视频线上视频信号Video 1的电势，从而导致所谓充电/放电噪声。此时，先前的采样脉冲A’已完全下降，所以不用担心该充电/放电噪声被采样。从而有可能防止发生垂直条纹并增加了重影边缘(ghost margin)。
图3示出了2HCK脉冲关于HCK脉冲的相位从图2的定时图的相位发生移位的状态。在图3的例子中，与图2的例子相比，延迟了2HCK脉冲。如上所述，由移位脉冲的上升沿和2HCK脉冲的下降沿决定采样脉冲的宽度W。例如，由移位脉冲A的上升沿和2HCK1脉冲的下降沿决定采样脉冲A’的宽度W。由于在图3的例子中与图2的例子相比，延迟了2HCK脉冲，所以增加了该采样脉冲的宽度。因此，通过改变2HCK脉冲关于HCK脉冲的相位，可改变提取后的采样脉冲宽度W。具体来说，可从图3的例子中获得具有与HCK脉冲的周期实质上相等的脉冲宽度W的采样脉冲A’、B’、C’、D’、......。从而有可能考虑到垂直条纹电平和重影边缘而选择最佳采样脉冲宽度。
图4是示出了实现分路采样和保持驱动中与同一视频线相连的信号线的顺序完全无重叠采样的另一方法的定时图。在该另一种方法中，除了作为水平驱动电路工作基础的HCK脉冲之外，外部时钟产生电路还提供用于提取的DCK脉冲。与本发明中使用的2HCK脉冲不同，该另一种方法中使用的DCK脉冲的周期与HCK脉冲的周期相同，其脉冲宽度大于HCK脉冲的脉冲宽度。该时钟产生电路能可变地调整DCK脉冲的宽度。在图4所示的例子中，DCKB脉冲比DCKA脉冲长。该另一种方法中，响应于从基于HCK脉冲工作的水平驱动电路输出的移位脉冲而提取DCK脉冲，从而产生所需采样脉冲。该方法通过调整DCK脉冲的宽度而优化采样脉冲的宽度。该另一种方法的特征在于虽然DCK脉冲的周期与HCK脉冲的周期相同，但DCK脉冲的脉冲宽度大于HCK脉冲的脉冲宽度。然而由于脉冲传输路径一般具有电阻和寄生电容，如图4所示，HCK脉冲和DCK脉冲的上升沿和下降沿在面板内是圆的。当如DCKB脉冲的情况一样增加脉冲宽度时，如DCKB’所示，在面板内该脉冲没有完全下降，因此不执行正常时钟驱动操作。所以，DCK脉冲的宽度应至少小于HCK脉冲的周期。其结果是，所产生的采样脉冲的宽度的可变范围变窄了。为了获得考虑了上述特定图案的垂直条纹、点顺序驱动特定的垂直条纹或重影的最佳采样脉冲宽度，希望如本发明所述，能够通过调整HCK脉冲和2HCK脉冲的相位，无须特别限制，而可变地设置该采样脉冲宽度。
图5是根据本发明的显示装置的一般结构的示意方框图。如图5所示，该显示装置由面板33形成，该面板具有以集成方式形成于其中的像素阵列单元15、垂直驱动电路16、水平驱动电路17等。像素阵列单元15包括行形式的选通线13、列形式的信号线12、在选通线13和信号线12的交点以矩阵形式排列的像素11。垂直驱动电路16被划分为安排于左右两侧的电路，其电路连接道选通线13的两端，以顺序选择像素11的行。水平驱动电路17连接到信号线12。水平驱动电路17基于具有预定周期的时钟信号而工作，以将视频信号写入所选择行的像素11。顺便说一句，预充电电路20也连接到每一信号线12。预充电电路20在写入视频信号之前对每一信号线预先充电，并从而提高画面质量。该显示装置还包括时钟产生电路18。时钟产生电路18产生作为水平驱动电路17工作基础的第一时钟信号HCK和HCKX，并产生第二时钟信号2HCK1、2HCK2、2HCK3和2HCK4，该第二时钟信号2HCK1、2HCK2、2HCK3和2HCK4的周期和脉冲宽度均是第一时钟信号HCK和HCKX的两倍。HCKX表示HCK的反向信号。第二时钟信号2HCK1、2HCK2、2HCK3和2HCK4的相位相对彼此移位90度。
水平驱动电路17基于HCK脉冲顺序输出移位脉冲。水平驱动电路17还响应于移位脉冲通过提取2HCK脉冲而产生采样脉冲。结果，分配给相邻信号线的采样脉冲彼此重叠，而分配给连接到同一视频线的信号线的采样脉冲处于完全不重叠状态。
图6示出了图5所示显示装置的结构的具体例子。图6是示出了例如使用液晶单元作为像素的显示元件(电子光学元件)的点顺序驱动型有源矩阵液晶显示装置的结构的电路图。在这种情况下，为了简化图，采用四行乘四列的像素排列作为例子。该有源矩阵液晶显示装置一般使用薄膜晶体管(TFT)作为每一像素的开关元件。
在图6，以四行乘四列的矩阵形式排列的每一像素11包括薄膜晶体管TFT或像素晶体管；液晶单元LC，具有与薄膜晶体管TFT的漏极相连的像素电极；和保持电容Cs，具有与薄膜晶体管TFT的漏极相连的一个电极。对于每一像素11，沿着列的像素安排方向在各列安排信号线12-1至12-4，同时沿着行的像素安排方向在各行安排选通线13-1至13-4。
每一像素11中的薄膜晶体管TFT的源极(或漏极)连接到对应的信号线12-1至12-4之一。薄膜晶体管TFT的栅极连接到对应的选通线13-1至13-4之一。液晶单元LC的反电极和保持电容Cs的另一电极连接到多个像素间公用的Cs线14。向Cs线14提供预定直流电压作为公用电压Vcom。
从而，形成了像素阵列单元15，其中有以矩阵形式排列的像素11，并且对于像素11，在各列安排信号线12-1至12-4，在各行安排选通线13-1至13-4。像素阵列单元15中每一选通线13-1至13-4的一端连接到例如安排于像素阵列单元15左侧的垂直驱动电路16的每一级的输出端。
垂直驱动电路16在每一场周期的垂直方向(行方向)扫描，以便以行为单位顺序选择与选通线13-1至13-4相连的像素11。具体说来，当垂直驱动电路16向选通线13-1提供扫描脉冲Vg1时，则选择每一列第一行的像素。当垂直驱动电路16向选通线13-2提供扫描脉冲Vg2时，则选择每一列第二行的像素。类似地，随后顺序将扫描脉冲Vg3和Vg4提供给选通线13-3和13-4。
例如，在像素阵列单元15的上侧安排水平驱动电路17。而且，提供外部时钟产生电路(定时发生器)18，用于向垂直驱动电路16和水平驱动电路17提供各种时钟信号。时钟产生电路18产生垂直起始脉冲VST，用于给出开始垂直扫描的指令；相位彼此相反的垂直时钟VCK和VCKX，作为垂直扫描的参考时钟；水平起始脉冲HST，用于给出开始水平扫描的指令；相位彼此相反的水平时钟HCK和HCKX，作为水平扫描的参考时钟。时钟产生电路18还产生用于时钟驱动的脉冲2HCK1、2HCK2、2HCK3和2HCK4。这些2HCK脉冲的周期是HCK脉冲的周期的两倍。这些脉冲2HCK1、2HCK2、2HCK3和2HCK4彼此相位移位90度。
提供水平驱动电路17以顺序对在每一H(H是水平扫描周期)经由两根分开的视频线25和26输入的视频信号Video 1和Video 2采样，并将这些视频信号写入由垂直驱动电路16以行为单位选择的每一像素11。在该例子中，使用时钟驱动系统。水平驱动电路17包括移位寄存器21、时钟提取开关组22、和采样开关组23。
移位寄存器21包括四个移位级(S/R级)21-1至21-4，对应于像素阵列单元15的像素列(该例中为四列)。当向移位寄存器21提供水平起始脉冲HST时，移位寄存器21执行与相位彼此相反的水平时钟HCK和HCKX同步的移位操作。从而，移位寄存器21的移位级21-1至21-4顺序输出移位脉冲A至D，其脉冲宽度等于水平时钟HCK和HCKX的周期。
时钟提取开关组22包括四个开关22-1至22-4，对应于像素阵列单元15的像素列。开关22-1至22-4在其一端连接至用于传输来自时钟产生电路18的时钟2HCK1至2HCK4的时钟线24-1至24-4。具体说来，开关22-1的一端连接到时钟线24-4；开关22-2的一端连接到时钟线24-3；开关22-3的一端连接到时钟线24-2；开关22-4的一端连接到时钟线24-1。
向时钟提取开关组22的开关22-1至22-4提供从移位寄存器21的移位级21-1至21-4顺序输出的移位脉冲A至D。当提供来自移位寄存器21的移位级21-1至21-4的移位脉冲A至D时，时钟提取开关组22的开关22-1至22-4响应于这些移位脉冲A至D而被顺序接通(turn on)，以便顺序提取彼此相移90°的时钟2HCK1至2HCK4。
采样开关组23包括四个开关23-1至23-4，对应于像素阵列单元15的像素列。开关23-1至23-4在其一端被交替连接至用于输入视频信号Video 1和Video 2的视频线25和26。由时钟提取开关组22的开关22-1至22-4提取的时钟2HCK1至2HCK4提供给采样开关组23的开关23-1至23-4，作为采样脉冲A’至D’。
当从时钟提取开关组22的开关22-1至22-4提供采样脉冲A’至D’时，采样开关组23的开关23-1至23-4响应于这些采样脉冲A’至D’而被顺序接通，以顺序对经视频线25和26输入的视频信号Video 1和Video 2采样。然后，采样开关组23的开关23-1至23-4向像素阵列单元15的信号线12-1至12-4提供采样的视频信号Video 1和Video 2。
如此形成的水平驱动电路17顺序提取与移位脉冲A至D同步的用于时钟驱动的脉冲2HCK1、2HCK2、2HCK3和2HCK4，并使用脉冲2HCK1、2HCK2、2HCK3和2HCK4作为采样脉冲A’至D’，而不使用从移位寄存器21顺序输出的移位脉冲A至D作为采样脉冲。从而，可抑制采样脉冲A’至D’的变形。结果是，可消除由采样脉冲A’至D’的变化导致的重影。
如上所述，根据本发明，通过时钟驱动其周期和脉冲宽度都是HCK脉冲的两倍的2HCK脉冲，可实现与分路采样和保持驱动兼容的完全无重叠采样，从而可避免垂直条纹的发生并增加重影边缘。具体说来，通过产生面板外的2HCK脉冲并改变2HCK脉冲关于HCK脉冲的相位，可自由进行采样脉冲宽度的最佳设定。
权利要求
1.一种显示装置，包括面板，所述面板包括行形式的选通线、列形式的信号线、在选通线和信号线的交点以矩阵形式排列的像素、以及用于提供以预定相位关系在n个系统中分离的视频信号的n根视频线，n是大于或等于2的整数；垂直驱动电路，与每一选通线连接，用于顺序选择像素的行；采样开关组，被安排为对应于每一信号线，并且被连接在所述n根视频线的每一根和以每n根信号线为一个单元的所述信号线之间；水平驱动电路，基于具有预定周期的时钟信号而工作，用于顺序产生采样脉冲，其中提供给在所述采样开关组的开关中与同一视频线相连的开关的采样脉冲彼此不重叠，而提供给相邻开关的采样脉冲彼此重叠，并且水平驱动电路顺序驱动这些开关，从而将视频信号顺序写入所选择行的像素；以及时钟产生电路，用于产生作为所述水平驱动电路工作的基础的第一时钟信号，并产生其周期和脉冲宽度均为第一时钟信号的两倍的第二时钟信号；其中所述水平驱动电路包括移位寄存器，用于与所述第一时钟信号同步地执行移位操作，并顺序输出来自各个移位级的移位脉冲；以及提取开关组，用于响应于从所述移位寄存器顺序输出的所述移位脉冲而提取所述第二时钟信号，并顺序产生所述采样脉冲。
2.如权利要求1所述的显示装置，其中所述时钟产生电路可变地调整所述第二时钟信号关于所述第一时钟信号的相位。
3.如权利要求2所述的显示装置，其中所述时钟产生电路可变地调整所述第二时钟信号关于所述第一时钟信号的相位，从而优化所述采样脉冲的宽度。
全文摘要
在采用分路采样保持方法的有源矩阵型显示装置中，有可能抑制诸如纵向条纹和重影的图像缺陷。水平驱动电路(17)逐个地产生采样脉冲，对于连接到同一视频线(25)的采样开关(23)，采样脉冲无重叠，而对于相邻的采样开关(23)则重叠，从而驱动这些开关，并将视频信号逐个写入像素(11)。时钟产生电路(18)产生作为水平驱动电路(17)的工作基准的时钟信号HCK和其周期和脉冲宽度均为HCK的两倍的时钟信号2HCK。水平驱动电路(17)具有移位寄存器(21)，用于与HCK同步地执行移位，并逐个输出移位脉冲；以及提取开关组(22)，用于响应于移位脉冲而提取2HCK，并逐个产生采样脉冲。
文档编号G02F1/133GK1488131SQ02804050
公开日2004年4月7日 申请日期2002年10月10日 优先权日2001年10月17日
发明者山下淳一, 内野胜秀, 秀 申请人:索尼公司