显示装置的制作方法

专利名称：显示装置的制作方法
技术领域：
本发明涉及用于显示图像的显示装置，尤其涉及通过电容的保持电压驱动与像素对应配置的显示像素元件的显示装置。
背景技术：
目前，作为一种显示装置，已知液晶显示装置(LCDLiquidCrystal Display)。特别地，作为LCD，已知用薄膜晶体管(TFTThin Film Transistor)作为显示像素元件选择晶体管的薄膜晶体管驱动方式的液晶显示装置(TFT-LCD)。该薄膜晶体管用非晶硅(a-Si)半导体薄膜或多晶硅(p-Si)半导体薄膜作为原材料(活性层)，在活性层中形成沟道部分和源/部分。
在有源矩阵型液晶面板中，为显示像素元件设置作为图像信号开关的TFT，通过TFT的开关操作保持显示像素元件的驱动电压，因此，在对比度、响应速度等画质方面出色，在用于显示静止图像和动画的便携式个人计算机和桌上型个人计算机的监视器或投影型监视器等中得到广泛应用。
在有源矩阵型显示装置中，各像素经TFT提供的图像信号通过数据保持用电容元件保持。根据电容元件中保持的电压驱动显示像素元件。
在显示装置中，显示像素布置为行列状，与各像素行对应地配置选通线(扫描线)。通过把扫描线顺次驱动为选择状态，与选择选通线连接的TFT导通，图像信号传送给对应的数据保持电容元件保持。作为驱动选通线(扫描线)的序列，有把每隔一行扫描线顺次驱动为选择状态的隔行扫描方式和把选通线顺次驱动为选择状态的逐行扫描方式。无论哪种方式，对于一个显示像素而言，需要一个时间间隔，在这个时间间隔中，从图像信号的写入结束开始到写入下一个图像信号为止，所有的选通线(扫描线)被驱动为选择状态一次。由全部选通线(扫描线)形成1帧。因此，要求各显示像素元件把1帧周期内提供的图像信号保持在数据保持电容元件中。通常，1帧周期为60赫兹(Hz)。因此，一个单位像素元件以帧周期PF(＝1/60秒)重写保持电压。在该帧周期内，该像素电极节点(电压保持节点)的电压仅稍微下降，通常，像素的液晶元件的反射率(亮度)变化小，充分抑制了闪烁和对比度的下降以及显示品质的下降。
在液晶显示装置中，为了充放电扫描线和数据信号线交叉部分的电容以及布线(扫描线和数据信号线)和在相对基板上整个表面上形成的对向电极之间的液晶电容，消耗大部分电流。将扫描线驱动为选择状态的垂直扫描电路以帧频率·扫描线数的频率操作，或者，向数据信号线写入图像信号数据的水平扫描电路以帧频率·扫描线数·数据信号线数的频率操作。因此，以这些垂直扫描电路和水平扫描电路的操作频率进行布线间电容与布线和对向电极间的电容的充放电，消耗功率变大。
为了减小消耗功率，考虑降低操作频率或间歇地进行垂直扫描和水平扫描这样的有效手段。但是，当使水平和垂直扫描电路的操作频率下降时，对于一个显示像素来说，重写数据的周期变长，由于像素电极节点(电压保持节点)的漏电流而使电压大大下降，显示像素元件的反射率(亮度)也产生很大变化。因此，像素电极节点的电压下降作为显示画面上的闪烁被观测到，显示图像品质变差。而且，施加到液晶元件上的平均电压下降，不能得到良好的对比度，由于低速重写引起显示响应速度下降等，产生显示品质下降这样的问题。
为了防止由于显示图像的像素电极节点的漏电流引起的电压下降，设置由分别与数据线对应的交叉耦合型MOS晶体管(绝缘栅型场效应晶体管)构成的感测放大器。例如在特开2000-356974号公报中公开了在原始显示像素元件中写入感测放大器的反转输出信号的构成。
在现有技术中，仅进行数据保持时，顺次选择选通线，把读出显示像素的像素电极信号后提供给放大器的、该放大器的反转数据存储在原始像素元件的电极节点中。利用反转图像信号的存储，如果是液晶元件，则显示像素元件向液晶层施加交流电压，保持图像信号。
现有技术是这样的通过在内部恢复各显示像素的保持电压，不需要从用于恢复(刷新)显示像素元件累积电压的外部存储器写入数据，可以减小消耗功率。
在显示装置中，作为MOS晶体管(绝缘栅型场效应晶体管)，通常，为了确保形成像素的玻璃基板或绝缘性树脂基板的可靠性，用低温多晶硅TFT。在低温多晶硅TFT中，通过低温处理进行杂质扩散等。因此，和半导体基板区域表面形成的低密度(bulk)型MOS晶体管相比，TFT的杂质扩散是不充分的，多晶硅的膜质差。而且，如果是TFT，沟道区域由玻璃基板或绝缘性树脂基板上形成的半导体层构成，不进行用于阈值电压调整的杂质离子注入，也不对基板区域施加偏置电压。
因此，由于这些原因，显示装置中TFT的阈值电压偏差比低密度型MOS晶体管大。为了恢复(刷新)像素的保持而利用放大器电路时，与显示像素矩阵对应地配置感测放大器，因此，作为感应放大器电路的构成要素，需要使用低温多晶硅TFT。感测放大器电路的TFT的阈值电压偏差大，有不能正确进行感测操作的问题。即，感测放大器电路由交叉耦合的TFT构成，但如果交叉耦合的TFT的阈值电压不同，则输入信号有偏移，不能正确地放大数据。
尤其是，像素保持电压仅通过像素元件内的数据保持电容元件保持，对感测放大器电路的读出电压小。因此，这种阈值电压偏差大，输入信号有偏移时，不能通过感测放大器正确地地放大从像素元件读出的像素电压，出现不能刷新像素的保持电压的问题。
在图像显示装置中，特开2001-292041号公报和特开平9-320291号公报公开了配置在驱动数据线的水平驱动电路输出部中的采样/保持电路的OP放大器的偏移。在这些现有技术中，为了防止OP放大器的偏移对输入图像信号的影响，反馈OP放大器的输出信号，偏置对输入图像信号的比较基准电压，消除OP放大器的偏移。但是，在这些现有技术中，仅考虑了根据图像数据在像素中写入数据的数据线驱动电路的结构，对漏电流引起的像素保持电压下降的问题未作任何考虑。
在制造工序完成后，需要对各像素是否能正确地执行显示操作进行测试。测试时，在需要在各像素中写入测试像素数据，在外部读出写入的像素数据，和测试数据相比较。进行这种测试时，需要正确地放大从像素读出的微小电压，读出到外部。因此，测试器需要检测微小像素电压，产生测试器价格高的问题。

发明内容
本发明的目的是提供一种能正确保持像素数据电压的显示装置。
本发明的另一个目的是提供一种能用廉价的测试器很容易地进行像素测试的显示装置。
根据本发明的显示装置包含排列成行列状的多个像素像素元件；多个选通线，与各显示像素行对应地配置，分别与对应行的显示像素元件连接，选择时选择对应行的显示像素；多个数据线，对各显示像素列对应的配置，分别与对应列的显示像素连接，向对应列的显示像素元件传送像素数据；多个放大电路，与各列对应地配置，激活时，分别放大对应列的数据线的数据。各放大电路包含电容元件；差动放大电路，具有连接对应数据线的第一输入和连接电容元件的第二输入，激活时，差动地放大第一和第二输入信号；第一开关元件，响应工作模式指示信号，使第一输入与提供规定电压的基准电源连接；第二开关元件，响应工作模式指示，把差动放大电路的输出和电容元件连接起来。
为各数据线配置放大电路。在放大电路中，差动放大电路的第一输入连接规定电源并且第二输入连接接收输出信号的电容，从而，在电容元件中存储基准电压的偏移电压。之后，选择像素，将像素数据传送给差动放大电路时，可以在差动放大电路中消除偏移，差动地放大像素数据。因此，即使差动放大电路的TFT的阈值电压的偏差大，也能不受阈值电压偏差引起的偏移的影响，正确地恢复像素数据。
通过在原始像素中写入差动放大电路的输出信号，可以刷新(恢复)像素数据。通过把差动放大电路的输出信号读出到外部，可以把大振幅的数据信号读出到外部，不需要在外部放大微小振幅的像素数据，可简化测试器的结构，用廉价的测试器就能很容易地进行显示装置的测试。
下面参考附图结合本发明最佳实施例的详细描述更明白地阐述本发明的其他目的、特征和优点。


图1概略地示出了根据本发明的显示装置的整体结构图；图2是图1所示显示像素元件的一例结构图；图3具体示出了图1所示显示装置主要部分的结构图；图4是图3所示结构的操作时间图；图5概要地示出了图1所示垂直扫描电路的结构图；图6是图5所示垂直扫描电路的操作时间图；图7更具体地示出了图5所示垂直扫描电路的操作；图8是图3和图5所示结构的操作时间图；图9概要地示出了产生与刷新动作关联的控制信号的部分的结构图；图10是图9所示电路的操作时间图；图11是图1所示的刷新控制电路中发生控制信号部分的一例结构图；图12是图11所示电路的操作时间图；图13是图3所示差动放大电路的一例结构图；图14是图3所示差动放大电路的另一例结构图；图15是图3所示差动放大电路的再一例结构图；图16概要地示出了根据本发明实施例2的显示装置主要部分的结构图；图17是表示图16所示显示像素元件数据读出时的操作的信号波形图；图18概要地示出了图16所示电容元件的截面构造；图19概要地示出了图16所示发生升压信号的部分的结构图；图20是表示图19所示电路的操作的信号波形图；图21概要地示出了根据本发明实施例3的显示装置主要部分的结构图；图22是图21所示显示装置主要部分的结构图；图23是图21所示刷新电路和测试电路的一例结构图；图24具体示出了图23所示放大电路和测试选择门电路的连接；图25概要地示出了图24所示发生控制信号的部分的晶体管；图26是表示图25所示电路的操作的时间图；图27概要地示出了图23所示发生测试选择控制信号的部分的结构图；图28是表示图2所示电路的操作的时间图；图29是显示像素元件的另一个结构图；图30是显示像素元件的再一个结构图；图31是显示像素元件的再一个结构图；图32概要地示出了根据本发明实施例4的显示装置主要部分的结构图。
具体实施例方式
(实施例1)图1概要地示出了根据本发明第一实施例的图像显示装置的整体结构图。图1中，图像显示装置包含包含排列成行列状的多个像素元件PX的显示像素矩阵1；垂直扫描电路2，根据未图示显示像素矩阵1的行的垂直扫描信号顺次选择；水平扫描电路3，正常工作模式时，根据未图示的水平时钟信号生成选择显示像素矩阵1的列的信号；数据线连接电路4，根据水平扫描电路3输出的选择信号将图像数据PD顺次传送给显示像素矩阵1的列；刷新电路5，激活时，刷新显示像素矩阵1的各显示像素的保持电压；刷新控制电路6，根据刷新模式指示信号SELF控制垂直扫描电路2、数据线连接电路4和刷新电路5的操作。
在显示像素矩阵1中，与像素元件PX各行对应地排列选通线GL，与像素元件PX各列对应地配置数据线DL。1行像素元件PX连接选通线GL，1列像素元件PX连接数据线DL。图1中，代表性地示出了配置在1个选通线GL和1个数据线DL的交叉部的像素元件PX。
无论改写像素元件PX的保持电压的正常工作模式时还是恢复保持电压的刷新模式时，垂直扫描电路2都以规定的顺序将选通线GL驱动为选择状态。通过垂直扫描电路2将选通线GL驱动为选择状态的顺序可以用顺次将各行驱动为选择状态的非隔行扫描方式或隔行驱动为选择状态的隔行扫描方式。
例如，水平扫描电路3包含水平移位寄存器，根据水平时钟信号(未图示)进行移位操作，生成数据线选择定时信号；缓冲器电路，根据水平移位寄存器的输出信号顺次选择数据线DL。通过在水平扫描电路3中设置缓冲器电路，在选择数据线移到非选择状态之前，禁止把下一个数据线驱动为选择状态的多重选择。
当正常操作时，数据线连接电路4根据水平扫描电路3的输出信号顺次选择数据线，把经图像数据总线(公共图像数据线)传送的图像数据PD传送给显示像素矩阵1的对应选择列。在刷新模式时，数据线连接电路4变为非导通状态，传送图像数据PD的图像数据总线(或数据线驱动器)和显示像素矩阵1分离。
数据线连接电路4可以这样构成在水平扫描电路3的控制下取入1行图像数据PD后，把1行图像数据同时传送给显示像素矩阵1的选择行的像素元件PX。这种构成的情况下，通过采样保持电路采样图像数据后，同时传送采样的图像数据。
刷新模式指示信号SELF激活时，刷新控制电路6激活刷新电路5，执行显示像素矩阵1的各显示像素元件PX的保持电压的刷新(恢复)。在刷新模式时，刷新控制电路5可以给垂直扫描电路2生成移位操作所需的各种时钟信号，当刷新模式时，刷新控制电路6可以根据从外部提供的时钟信号给垂直扫描电路2生成移位操作所需的时钟信号。
刷新电路5包含与数据线DL分别对应地设置的放大电路，放大电路由TFT构成。为了消除TFT阈值电压偏差引起的偏移，分别为刷新电路5的放大电路设置消除偏移的电路。刷新模式时，通过刷新电路5中包含的带消除偏移功能的放大电路放大的数据写入原始像素元件PX中，显示像素矩阵1中像素元件PX的保持电压被刷新。
不需要为了重新刷新而读出设在外部的存储器存储的刷新用数据并写入显示像素矩阵1中，降低了消耗功率。而且，在刷新电路5中，在放大像素数据的电路中设置消除偏移的结构，可以正确地放大从显示像素元件PX读出的微小电压，写入原始像素元件PX中。从而，显示图像不变更时，可以在内部长期地保持保持电压，可以可靠地防止出现显示图像品质下降的现象。
测试模式时，通过刷新电路5的放大电路放大的图像数据传送到外部。可以生成大振幅的图像数据并读出到外部，可以用廉价的LSI用测试器进行显示像素元件的试验。
图2示出了图1所示显示像素元件PX的一例结构图。图2中，显示像素元件PX包含N沟道MOS晶体管(TFT)11，根据选通线GL上的信号电位导通，使对应的数据线DL与像素电极节点(电压保持节点)10电耦合；电压保持电容元件12，保持电压保持节点10的电压；液晶显示元件13，配置在电压保持节点10和对向电极之间。
电压保持电容元件12的一个电极节点与电压保持节点10耦合，在另一个电极节点接收公共电极电压Vcom。在电压保持节点10中累积公共电极电压Vcom和经数据线DL提供的信号电压的差以及与电压保持电容元件12的电容值对应的电荷。
液晶显示元件13根据电压保持节点10的电压和提供给对向电极的对向电极电压Vcnt的电压差确定取向方向，相应地确定反射率(亮度)。对向电极电压Vcnt配设在显示像素矩阵1的整个表面上。公共电极电压Vcom是确定电压保持节点10的累积电荷量的电压，公共地提供给显示像素矩阵1的各像素元件PX。
电压保持节点10的保持电荷经液晶显示元件13或电容器12或TFT11泄漏。电压保持节点10的保持电压用图1所示的刷新电路5进行刷新，恢复为原始电压电平。可以补偿由于电荷泄漏引起的电压下降，正确地长时间地保持图像数据。
通常，在高电压和负电压之间驱动选通线GL。通过将选通线GL驱动为高电压电平，可以将传送给数据线DL的图像信号无TFT11阈值电压损失地传送给电压保持节点10。而且，通过将选通线GL维持在负电压电平，将TFT11设定为深度截至状态，抑制经TFT11的泄漏电流。
图3具体示出了图1所示的数据线连接电路4、显示像素矩阵1和刷新电路5的结构。图3代表性地示出了显示像素矩阵1中排列成两行两列的像素PX。分别为排列成一行的像素元件PX配设选通线GLa和GLb，为排列成一列的像素元件PX配设数据线DLi和DLj。通过图1所示的垂直扫描电路2向选通线GLa和GLb分别提供选通线驱动电压VGa和VGb。
数据线连接电路4包含数据线选择门电路20i和20j，根据图1所示的水平扫描电路3发送的数据线选择信号Hi和Hj选择性地导通并传送经公共图像数据线15提供的图像数据PD；数据线驱动器22i和22j，为数据线选择门电路20i和20j设置，放大所提供的图像数据；分离栅24i和24j，设置在数据线驱动器22i和22j的输出与数据线DLi和DLj之间。
这些分离栅24i和24j响应连接控制信号S1而选择性地变成非导通状态，分离数据线驱动器22i和22j的输出和数据线DLi和DLj。连接控制信号S1在刷新模式时被激活，激活时，将分离栅24i和24j设定为非导通状态。
数据线驱动器22i和22j通常由电压跟随器构成，对应的数据线选择门电路20i和20j导通时，生成与公共数据线15上提供的图像数据信号PD对应的电压电平信号。
刷新电路5包含分别与数据线DLi和DLj对应地设置的放大电路AMPi和AMPj。这些放大电路AMPi和AMPj在操作时基于比较基准电压差动放大对应的数据线DLi和DLj上的信号，再将放大结果传送给对应的数据线DLi和DLj。这些放大电路AMPi和AMPj具有相同的结构，因此，图3中，代表性地示出了为数据线DLi设置的放大电路AMPi。
放大电路AMPi包含开关元件30，响应开关控制信号S2，将基准电压VM传送到节点N1；差动放大电路32，差动地放大节点N1和N2的电压；开关元件33，根据开关控制信号S2将差动放大电路32的输出节点N3与节点N2电耦合；电容元件34，耦合在节点N2和接地节点之间；两级级联的反相缓冲器35和36，接收差动放大电路32的输出信号；开关元件37，根据开关控制信号S4将反相缓冲器36的输出信号传送给数据线DLi。这些开关元件30、33、37由传输门或CMOS传输门构成，它们由TFT构成。基准电压VM设定为相当于写入像素元件PX的图像信号的H电平数据和L电平数据的电压VH和VL的中间电压((VH-VL)/2)。
差动放大电路32的同相输入连接节点N1，反相输入连接节点N2。因此，差动放大电路32以节点N2的电压为基准放大节点N1的电压。
反相缓冲器35和36根据差动放大电路32的输出信号以大驱动力驱动对应的数据线DLi。下面，参考图4说明图3所示的显示装置的刷新操作。
随着刷新模式指示信号SELF的激活，在时刻t0，连接控制信号S1变为L电平，相应地，分离栅24i和24j变为非导通状态。在这种状态下，数据线DLi和DLj上的电压VD变为浮动状态，选通线GLa和GLb上的选通线驱动信号VG(VGa和VGb)处于L电平(电压VGL电平)。因此，在像素元件PX中，TFT(11)完全处于非导通状态，内部像素电极节点的电压保持在电压保持电容元件12中。
连接控制信号S1下降到L电平之后，在时刻t1，开关控制信号S2和S3被激活，放大电路AMPi和AMPj中的开关元件30和33导通。从而，通过节点N1将数据线DLi和DLj(以下统称使用DL)预充电为中间电压VM电平。
在放大电路AMPi和AMPj中，差动放大电路32的输出节点N3的电压电平通过开关元件33传送到节点N2。从而，差动放大电路32的输出通过开关元件33连接到自身的反相输入上，作为电压跟随器操作。
在差动放大电路32中，由于构成要素TFT的阈值电压的偏差而导致存在偏移VOS。因此，理论上，差动放大电路32的输出信号得到同相输入节点N1上的电压VM的电平，由于偏移电压VOS，其输出电压变成VM+VOS。负电压电平时也存在偏移电压VOS。例如，图10示出了偏移电压VOS是正电压电平，差动放大电路32的输出节点N3的电压设定为比中间电压VM高的电压电平的状态。节点N2连接电容元件34，因此，差动放大电路32的偏移电压信息由电容元件34保持。
当经过规定时间时，在时刻t2，开关控制信号S2和S3都未被激活，开关元件30和33处于非导通状态。在这种状态下，通过数据线DL上的寄生电容27(统一表示27i，27j)将数据线的电压VD保持在中间电压VM电平。
另一方面，通过电容元件34将节点N2保持在电压VM+VOS的电平。差动放大电路32的输出节点N3也维持在电压VM+VOS。差动放大电路32将节点N2的电压作为比较基准电压，作为比较节点N1即数据线DL的电压的比较器来操作。由电容元件34保持的比较基准电压变成包含了差动放大电路32的偏移电压的电压(＝VM+VOS)。因此，差动放大电路32在消除了偏移的状态下进行比较操作。
在时刻t3，选通线GL(GLa或GLb)被驱动为选择状态，选择选通线上的选通线驱动信号VG(VGa或VGb)上升为H电平(电压VGH电平)。另一方面，非选择的选通线维持在L电平(电压VGL)电平。因此，连接该选择选通线GL的像素元件PX中的TFT导通，由电压保持电容元件12保持的电荷传送到数据线DL中，数据线电压VD从预充电电压VM开始变化。图4示出了数据线DL的电压VD从预充电状态的中间电压VM开始进一步上升电压ΔVDH的情况。
现在，为了简化说明，假定在数据线DL中写入H电平(电压VH电平)的图像信号，电压保持节点不产生漏电流，其电压电平不下降，维持在电压VH的电平上。这时，由于读出像素元件的累积电荷引起的数据线DL的电压变化量ΔVDH如下式表示。
ΔVDH＝(VH-VM)·Cs/(Cd+Cs)此外，Cd和Cs分别表示各个数据线的寄生电容27(27i，27j)的电容值和显示像素元件的电容元件12的电容值。
VM＝(VH-VL)/2，求出下式(1)。
ΔVDH＝(VH-VL)·Cs/2·(Cd+Cs) (1)同样地，像素元件存储L电平的数据信号，在电压VL电平的情况下，满足下式。
ΔVDL＝(VL-VM)·Cs/2·(Cd+Cs)＝(-VH+3·VL)·Cs/2·(Cd+Cs) (2)VL＝0(V)时，求出下式(3)和(4)。
ΔVDH＝VH·Cs/2·(Cd+Cs) (3)ΔVDL＝-VH·Cs/2·(Cd+Cs) (4)即，求出ΔVDH＝-ΔVDL。读出H电平的图像数据信号时和读出L电平的图像数据信号时，数据线的电压变化量的大小相同。
假定Cs/Cd＝1/20且VH＝5(V)时，求出下式。
ΔVDH＝2.5/20·1.1＝0.119(V)ΔVDL＝-ΔVDH＝-0.119(V)即，在理想状态下，数据线DL的电压DV根据写入像素元件的数据以中间电压VM(＝2.5V)为中心变化±0.119(V)。数据线的变化量ΔVDH或ΔVDL被差动放大电路32放大，放大结果输出到输出节点N3。差动放大电路32的输出信号通过反相缓冲器35和36变换为具有大驱动力的信号。
在时刻t4，激活开关控制信号S4，将开关元件37设为导通状态。从而，根据节点N5的电压，通过反相缓冲器36驱动数据线DL，将该电压驱动至H电平(电压VH电平)。因为对应的选通线处于选择状态，所以数据线DL上的电压VD被写入原始像素元件PX中，由电压保持电容元件12保持。
放大电路AMPi和AMPj中，通过将反相缓冲器36的操作电源电压分别设定为和像素数据信号的H电平和L电平对应的电压VH和VL的电压电平，可以正确地将写入的图像数据信号恢复并重写到原始像素中，刷新像素数据。
而且，在从时刻t3开始的差动放大电路32的比较操作时，通过将电压VM+ΔVDH或VM-ΔVDH与节点N2的比较基准电压VM+VOS相比较，可以消除差动放大电路32的偏移，正确地进行像素数据的比较和放大操作。
差动放大电路32的输出信号具有比较大的振幅，因此，在反相缓冲器35和36中，即使同样由于TFT的阈值电压偏差引起输入逻辑阈值有偏差，也能根据差动放大电路32的输出信号正确地生成与读出的像素数据信号对应的电压，传送给原始数据线DL(DLi或DLj)。
通过顺次反复对各选通线执行上述操作，可以以显示像素的行为单位进行像素数据的刷新。
图5具体示出了图1所示的垂直扫描电路2的结构。图5中，垂直扫描电路2包含垂直移位寄存器40，根据垂直扫描开始信号STV和垂直扫描时钟信号VCK进行移位操作，将其输出SR1-SRm顺次驱动为选择状态；缓冲器电路41，根据多重选择禁止信号INHV和垂直移位寄存器40的输出信号SR1-SRm生成数据线驱动信号VG1-VGm。
垂直扫描开始信号STV在显示像素矩阵的1帧(或半帧)扫描结束时被激活。垂直移位寄存器40根据垂直扫描开始信号STV的激活初始化其选择输出，根据垂直扫描时钟信号VCK从其初始位置开始再次进行移位操作。
缓冲器电路41根据多重选择禁止信号INHV禁止选通线驱动信号VG1-VGm中两个选通线驱动信号同时变成选择状态。即，多重选择禁止信号INHV为逻辑H电平的激活状态时，缓冲器电路41不管垂直移位寄存器40的输出信号SR1-SRm的状态如何都将选通线驱动信号VG1-VGm全部变成非选择状态。多重选择禁止信号INHV为逻辑L电平时，缓冲器电路41根据垂直移位寄存器40的输出信号SR1-SRm将选通线驱动信号(垂直扫描信号)驱动为选择状态。下面，参考图6简单说明正常工作模式时图像数据的写入。
正常工作模式时，刷新模式指示信号SELF为L电平。在这种状态下，连接控制信号S1和正常工作模式指示信号NORM都处于激活状态。正常工作模式指示信号NORM是刷新模式指示信号SELF的反相信号。这时，根据由外部未图示的控制器提供的垂直扫描开始信号STV和多重选择禁止信号INHV以及垂直扫描时钟信号VCK，垂直移位寄存器40进行移位操作。
即，垂直移位寄存器40取入垂直扫描开始信号STV，根据下一个垂直扫描时钟信号VCK进行移位操作，从而将头一行的选择信号SR1驱动为选择状态。因此，在垂直扫描开始信号STV上升的下一个周期中，选通线驱动信号VG1被驱动为选择状态。之后，根据垂直扫描时钟信号VCK，垂直移位寄存器40进行移位操作。将选通线驱动信号VG1-VGm顺次驱动为选择状态。这里，图6作为一例示出了根据隔行扫描方式顺次选择选通线驱动信号VG1-VGm的顺序。可以用隔行扫描方式将选通线驱动信号VG1-VGm驱动为选择状态。在隔行扫描方式时，交互选择由偶数行选通线构成的半帧和奇数行选通线构成的半帧。
在选通线驱动信号VG1为选择状态期间，图1所示的水平扫描电路3根据水平时钟信号(未图示)进行移位操作，给各数据线传送与图像数据信号PD对应的图像信号。在正常工作模式时，开关控制信号S2、S3和S4全都是非激活状态，即使差动放大电路32执行差动放大时，图3所示放大电路AMPi和AMPj中差动放大电路32的输出也与相应的数据线隔离，使得差动放大器的输出不对图像数据信号的写入产生影响。正常工作模式时，刷新电路5可以都维持在非激活状态。
图7详细地示出了正常工作模式时的垂直移位寄存器40和缓冲器电路41的操作。如图7所示，垂直移位寄存器40根据垂直扫描时钟信号VCK进行移位操作。因此，垂直移位寄存器40的输出信号SR1-SR2在垂直扫描时钟信号VCK的1个时钟周期期间为逻辑H电平。
多重选择信号INHV响应垂直扫描时钟信号VCK的上升，在规定期间变为L电平，其间，缓冲器电路41的输出信号VG1-VGm全部维持L电平。因此，多重选择禁止信号INHV为H电平期间，选通线驱动信号VG1-VGm都处于非选择状态。
多重选择禁止信号INHV下降为L电平时，缓冲器电路41根据垂直移位寄存器40的输出信号SR1-SRm驱动选通线驱动信号VG1-VGm。因此，垂直扫描时钟信号VCK上升，垂直移位寄存器40进行移位操作时，即使存在垂直移位寄存器40的输出信号SR1-SR2都为H电平的期间，其间多重选择禁止信号INHV为H电平，在缓冲器电路41发送的选通线驱动信号VG1和VG2中不产生多重选择，能可靠地在选择行(选通线)的像素中写入图像数据。
此外，根据水平扫描信号H1、H2...(参考图2)，以点顺序方式在连接选择行的像素中顺次写入图像数据。但是，不用点顺序方式而用在选择行的像素中同时写入图像数据信号的写入方式时，提供写入定时信号来代替图2所示的水平扫描信号H1、H2...，图2所示的数据线选择门电路20(表示20i和20j的总称)同时变成导通状态。
图8是图5所示垂直扫描电路2刷新时的操作时间图。图8还示出了图2所示开关控制信号S2-S4和数据线DL的电位变化。
在刷新模式时，刷新模式指示信号SELF设定为H电平，连接控制信号S1设定为L电平。在这种状态下，垂直移位寄存器40根据时钟信号VCK进行移位操作。响应垂直时钟信号VCK的上升，开关控制信号S2和S3在规定期间变为H电平。其间，多重选择禁止信号INHV是H电平，选通线驱动信号VG(表示VG1、VG2的总称)处于非激活状态。
将开关控制信号S2和S3驱动为非激活状态后，多重选择禁止信号INHV变为L电平，相应地，选通线驱动信号VG1上升为H电平。多重选择禁止信号INHV在H电平期间，数据线DL的预充电操作结束。当选通线驱动信号VG1被驱动为H电平时，在数据线DL中产生与选择像素元件的电压对应的电压变化。该电压变化被对应的放大电路放大。接着，开关控制信号S4变为H电平，被放大电路放大的图像数据传送到对应的数据线DL中。
当时钟信号VCK再次上升为H电平时，开关控制信号S2和S3变为H电平，这时，选通线驱动信号VG1下降为L电平，开关控制信号S4也变为L电平。从而，再次预充电数据线DL。之后，在刷新模式期间，根据随垂直扫描时钟信号VCK之后的垂直扫描电路2的扫描操作，顺次将选通线驱动为选择状态。
刷新模式时，通过把多重选择禁止信号INHV的H电平期间设定为适当的期间，在可靠地将对应的数据线DL预充电为规定的中间电压电平之后，可以将选通线驱动信号VG1、VG2...驱动为选择状态。
正常工作模式时和刷新模式时，可以从外部提供选通线移位用垂直扫描时钟信号VCK。以下，对刷新时在内部生成垂直扫描时钟信号VCK的结构进行说明。
图9概要地示出了图1所示刷新控制电路6的结构。图9中，刷新控制电路6包含振荡电路55，响应刷新模式指示信号SELF的激活，以规定周期进行振荡；缓冲器电路56，对振荡电路55的输出信号VS0进行缓冲处理，生成刷新垂直时钟信号VCKS；单触发脉冲发生电路57，响应振荡电路55的输出信号VS0的上升，生成单触发的脉冲信号INHVS；计数器58，对振荡电路55的输出信号VS0计数；单触发脉冲发生电路59，当计数器58的计数值达到规定计数值时，发生单触发的脉冲信号2；单触发脉冲发生电路60，响应刷新模式指示信号SELF的激活，生成单触发的脉冲信号1；OR电路61，接收单触发脉冲1和2，生成刷新垂直时钟信号VCKS；反相电路62，反转刷新模式指示信号SELF，生成正常工作模式指示信号NORM和连接控制信号S1。
振荡电路55包含环形振荡器55a，在刷新模式指示信号SELF激活时进行振荡操作；反相器55b，反转环形振荡器55a的输出信号并且进行缓冲处理，生成输出信号VS0。环形振荡器55a包含NAND电路NG，将刷新模式指示信号SELF接收到第一输入中；偶数级级联的反相器IV，接收NAND电路NG的输出信号。这偶数个反相器中位于最终级的反相器IV的输出信号提供给NAND电路NG的第二输入。
刷新控制电路6还包含选择电路70a，根据正常工作模式指示信号NORM和刷新模式指示信号SELF，选择来自外部的垂直扫描时钟信号VCKN或来自缓冲器电路56的刷新垂直时钟信号VCKS，生成垂直扫描时钟信号VCK；选择电路70b，根据正常工作模式指示信号NORM和刷新模式指示信号SELF，选择来自单触发脉冲发生电路57的单触发脉冲信号INHVS或来自外部的多重选择禁止信号INHVN，输出多重选择禁止信号INHV；选择电路70c，根据正常工作模式指示信号NORM和刷新模式指示信号SELF，选择来自外部的垂直扫描开始信号STVN或OR电路61的输出信号STVS，生成垂直扫描开始信号STV。
选择电路70a包含AND门70aa，接收正常工作模式指示信号NORM和来自外部的垂直扫描时钟信号VCKN；AND门70ab，接收刷新模式指示信号SELF和缓冲器电路56的输出信号VCKS；OR门70ac，接收这些AND门70aa和AND门70ab的输出信号，生成垂直扫描时钟信号VCK。
选择电路70b包含AND门70ba，接收正常工作模式指示信号NORM和来自外部的多重选择禁止信号INHV；AND门70bb，接收刷新模式指示信号SELF和单触发脉冲发生电路57的输出脉冲信号INHVS；OR门70bc，接收这些AND门70ba和AND门70bb的输出信号，生成多重选择禁止信号INHV。
选择电路70c包含AND门70ca，接收正常工作模式指示信号NORM和来自外部的扫描开始信号STVN；AND门70cb，接收刷新模式指示信号SELF和OR电路61的输出信号STVS；OR门70cc，接收这些AND门70ca和AND门70cb的输出信号，生成垂直扫描开始信号STV。
在正常工作模式时，刷新模式指示信号SELF为L电平，正常工作模式指示信号NORM为H电平。因此，在选择电路70a-70c中，根据来自外部的信号VCKN、INHVN和STVN，输出垂直扫描时钟信号VCK、多重选择禁止信号INHV和垂直扫描开始信号STV。另一方面，在刷新模式时，刷新模式指示信号SELF为H电平，正常工作模式指示信号NORM为L电平，因此，这些选择电路70a-70c根据缓冲器电路56、单触发脉冲发生电路57和OR电路61的输出信号VCKS、INHVS和STVS，生成垂直扫描时钟信号VCK、多重选择禁止信号INHV和垂直扫描开始信号STV。
图10是表示生成与图9所示刷新控制电路6的刷新有关的信号的部分的操作的时间图。以下，参考图10简单地说明图9所示刷新控制电路6的操作。
刷新模式指示信号SELF为L电平时，振荡电路55处于非激活状态，其输出信号VS0固定为L电平。因此，在刷新控制电路6中，缓冲器电路56的输出信号VCKS、来自单触发脉冲发生电路57的单触发脉冲信号INHVS和来自OR电路61的脉冲信号STVS都维持L电平。
此外，通过反相电路62，正常工作模式指示信号NORM处于H电平，连接控制信号S1也是H电平，对显示像素矩阵的像素执行图像数据信号的写入。
仅保持图像数据时，刷新模式指示信号SELF被驱动为H电平。刷新模式指示信号SELF为H电平时，在环形振荡器55a中，NAND电路NG作为反相器操作，环形振荡器55a开始振荡操作。相应地，振荡电路55的输出信号VS0以环形振荡器55a具有的规定周期进行变化。
响应该刷新模式指示信号SELF的上升，单触发脉冲发生电路60生成单触发的脉冲信号1，相应地，刷新垂直扫描开始信号STVS在规定期间变成H电平。垂直扫描开始信号STVS变为H电平，接着，当来自缓冲器电路56的刷新垂直扫描时钟信号VCKS变为H电平时，根据垂直扫描开始信号STV生成的垂直扫描开始信号STV在垂直移位寄存器中被置位。在这种状态下，仅简单地对图5所示垂直移位寄存器40进行初始设定，垂直移位寄存器的输出信号全都为L电平。
根据刷新模式指示信号SELF，选择电路70a-70c选择缓冲器电路56的输出信号VCKS、单触发脉冲发生电路57的输出信号INHVS和OR电路61的输出信号STVS，生成垂直扫描时钟信号VCK、多重选择禁止信号INHV和垂直扫描开始信号STV。
当来自缓冲器电路56的刷新垂直扫描时钟信号VCKS再次上升到H电平时，图5所示的垂直移位寄存器40执行移位操作，其初级的输出上升为H电平。另一方面，单触发脉冲发生电路57响应振荡电路55的输出信号VS2的上升，生成在规定期间变为H电平的刷新多重选择禁止信号INHVS。当刷新多重选择禁止信号INHVS变为L电平时，来自垂直扫描电路的垂直扫描信号(选通线驱动信号)VG1被驱动为H电平。
计数器58对振荡电路55的输出信号VS0进行计数操作，当对显示像素矩阵的m条选通线计数了m个信号VS0的上升时，生成计数完成信号。响应计数器58的计数完成信号，单触发脉冲发生电路59生成单触发的脉冲信号2，相应地，垂直扫描开始信号STVS再次上升为H电平。接着，当振荡电路55的输出信号VS0上升为H电平时，基于刷新垂直扫描开始信号STVS生成的垂直扫描开始信号STV在垂直移位寄存器中被置位。在这种状态下，垂直移位寄存器将1帧的最终扫描线(选通线)的垂直扫描信号VGm驱动成H电平。
当振荡电路55的输出信号VS0再次上升为H电平时，垂直移位寄存器根据取入的垂直扫描开始信号STV再次使最初扫描线(选通线)的选通线驱动信号VG1上升到H电平。
因此，每当计数器58计数了m次振荡电路55的输出信号VS0就生成单触发的脉冲信号2，从而，在扫描了显示像素矩阵中的全部垂直扫描线(选通线)之后，可以产生刷新垂直扫描开始信号STVS。
关于水平扫描，在刷新时是不需要的。因此，刷新控制电路6不生成与水平扫描有关的信号。在这种状态下，只是把来自外部的与水平扫描有关的信号都固定为逻辑L电平，停止水平扫描电路的操作。从而，降低消耗功率。
该刷新模式时，通过用单触发脉冲发生电路57生成多重选择禁止信号INHV来调整其脉冲宽度，能在将数据线DL可靠地预充电为规定电压VM之后将选通线驱动为选择状态。
图11概要地示出了刷新控制电路6中产生开关控制信号S2-S4的部分的结构。图11中，刷新控制电路6包含单触发脉冲发生电路75，响应图9所示振荡电路55的输出信号VS0的上升，生成单触发的脉冲信号；置位复位触发器76，响应振荡电路55的输出信号VS0的上升而复位并且由其输出Q生成开关控制信号S4；反转延迟电路77，反转开关控制信号S4并且延迟规定时间。置位复位触发器76响应反转延迟电路77的输出信号的上升而被置位，将开关控制信号S4设定为H电平。
图12是图11所示刷新控制电路6的操作时间图。以下，参考图12说明图11所示刷新控制电路6的操作。
当振荡信号VS0上升为H电平时，单触发脉冲发生电路75产生单触发的脉冲信号，相应地，开关控制信号S2和S3变为H电平。开关控制信号S2和S3维持激活状态的时间宽度比多重选择禁止信号INHVS的H电平期间短。足以确保数据线的预充电和放大电路中设定偏移的时间。
将开关控制信号S2和S3驱动为非激活状态后，将多重选择禁止信号INHVS驱动为H电平，相应地，选通线驱动信号VGi被驱动为H电平。
另一方面响应振荡信号VS0的上升，置位复位触发器76被复位，来自其输出Q的开关控制信号S4变为L电平，禁止向数据线传送放大电路的输出信号。
开关控制信号S4从选通线驱动信号VGi被驱动为激活状态开始维持规定期间的非激活状态。当经过反转延迟电路77具有的延迟时间时，反转延迟电路77的输出信号上升为H电平，置位复位触发器76被置位，开关控制信号S4被驱动为H电平。这时，选通线驱动信号VGi已经是H电平，像素数据被读出到数据线中，经放大电路放大，根据放大结果，可以再次驱动数据线，将数据写入到原始像素数据中。
图12所示的一连串操作是响应振荡信号VS0的上升反复执行的。通过将反转延迟电路77具有的延迟时间设定为适当时间，从选通线驱动信号VGi被驱动为激活状态开始，在由放大电路进行像素数据的放大操作结束后，可以正确地向原始像素数据写入放大数据。
此外，刷新模式时，当从外部提供垂直扫描时钟信号VCK、垂直扫描开始信号STV和禁止信号INHV时，不需要生成与图4所示刷新有关的控制信号VCKS、INHVS和STVS。但是，通过在内部生成多重选择禁止信号INHVS，在内部的数据线预充电操作结束后，可以正确地将选通线驱动信号驱动为选择状态。
即使在刷新模式时，在从外部提供水平扫描时钟信号的情况下，用刷新模式指示信号SELF也能停止水平扫描电路的移位操作。从而，而已减小刷新时的消耗电流。
如上所述，根据本发明实施例1，在各数据线中设置放大电路，在放大电路中，将数据线预充电到固定电压并且将差动放大电路的输出信号保持在电容已经中，通过这种结构，消除差动放大电路阈值电压偏差引起的偏移，可以正确地进行放大操作。
此外，因为不需要变更显示图像，所以不需要特别地改变刷新时对向电极的像素驱动电压Vcnt的电压极性。但是，刷新操作时，交流地驱动液晶显示元件PX时，1帧的刷新结束后，改变像素驱动电压Vcnt的极性时，在图2所示的结构中，可以利用反相缓冲器电路35的输出信号，将从像素数据读出的反转像素元件信号写入原始像素中。或者，当将对向电极驱动电压Vcnt设定为驱动信号的H电平和L电平的电压VH和VL的中间电压电平时，仅将来自放大电路的反转像素数据信号写入原始像素中。
在刷新电路和显示像素矩阵之间，还可以为各数据线配置响应刷新模式指示信号而变为导通状态的开关元件。正常工作模式时，通过将刷新电路与对应的数据线分离，减轻数据线驱动器的负荷。
(实施例2)图13具体示出了图2所示差动放大电路32的结构。图13中，差动放大电路32包含提供恒电流的恒流部32A；放大部32B，放大输入节点N1和N2的信号并将该放大结果输出到节点N3。恒流部32A包含电阻元件RZ1，连接在电源节点ND1和节点ND2之间；N沟道薄膜晶体管(TFT)NQ1，连接在节点ND2和节点ND3之间，并且其栅极连接节点N2；N沟道薄膜晶体管NQ2，构成薄膜晶体管NQ1和电流反射镜电路。在高侧电源节点ND1上提供电压V1，在低侧电源节点ND3上提供电压V2。这些电压V1和V2是预充电电压VM落在差动放大电路32的最敏感区域内的电压电平。例如，电压V1和V2相当于分别与图像数据信号的H电平和L电平对应的电压。通常，电压V1设定为电源电压电平，但也可以是比电源电压高的高电压。电压V2通常设定为接地电压，但也可以是负电压。
放大部32B包含电阻元件RZ2，连接在电源节点ND1和节点ND4之间；电阻元件RZ3，连接在电源节点ND1和节点ND5之间；N沟道薄膜晶体管NQ3，连接在节点ND4和ND6之间，并且其栅极连接节点N2；N沟道薄膜晶体管NQ4，连接在节点ND5和ND6之间，并且其栅极连接节点N1；P沟道薄膜晶体管PQ1，连接在电源节点ND1和输出节点N3之间，并且其栅极连接节点ND5；N沟道薄膜晶体管NQ0，连接在节点N3和电源节点ND3之间，并且其栅极连接节点NQ1。节点N1和N2分别是图2所示差动放大电路32的同相输入和反相输入，节点N3是图2所示差动放大电路32的输出节点。
在节点N3和节点N2之间配置响应开关控制信号S3的开关元件33。在节点N2上设置电容元件34。电阻元件RZ1-RZ3由沟道电阻或薄膜电阻形成。电阻元件RZ2和RZ3具有相同电阻值。薄膜晶体管NQ3和NQ4以相同形状和相同尺寸形成，具有相同的晶体管特性。
以下，对开关元件33处于导通状态、节点N3和N2电连接时的操作进行说明。
恒流部32A中流过由电阻元件RZ1和薄膜晶体管NQ1的沟道电阻决定的电流。薄膜晶体管NQ1和NQ2构成电流反射镜电路，这些薄膜晶体管NQ1和NQ2尺寸、形状相同时，在薄膜晶体管NQ2中流过的电流的大小和镜薄膜晶体管NQ1流过的电流相同。薄膜晶体管NQ2用作放大部32B的差动放大级的恒流源晶体管。薄膜晶体管NQ0构成薄膜晶体管NQ1和电流反射镜电路，从输出节点N3引出恒定的大电流。
节点N1的电压电平比节点N2的电压电平高时，薄膜晶体管NQ4的沟道电导比薄膜晶体管NQ3的沟道电导大，节点ND5的电压电平下降，薄膜晶体管PQ1的沟道电导增加，向输出节点N3提供电流。节点N3经开关元件33与节点N2连接，因此，节点N2的电压电平上升。
另一方面，节点N2的电压电平比节点N1的电压电平高时，薄膜晶体管NQ3的沟道电导比薄膜晶体管NQ4的沟道电导大，节点ND5的电压电平由于电阻元件RZ3被提高，薄膜晶体管PQ1的沟道电导下降。这时，薄膜晶体管NQ0在输出节点N3放电，输出节点N3的电压电平下降。因此，在这些薄膜晶体管NQ3和NQ4的阈值电压中没有偏移时，节点N1和N2的电压电平通过负反馈操作变得彼此相等。
在薄膜晶体管NQ3和NQ4中的阈值电压存在偏移VOS时，薄膜晶体管NQ3和NQ4的沟道电导的变化受偏移VOS的影响。薄膜晶体管NQ4的阈值电压比薄膜晶体管NQ3的阈值电压高时，节点N2连接到高出阈值电压偏移VOS的电压电平上。即，当考虑把薄膜晶体管NQ3和NQ4单纯地作为源耦合逻辑电路操作时，根据节点N1和N2的电压电平，一个变为导通状态，另一个变为非导通状态，在节点N3和N2上产生与阈值电压的偏移VOS对应的输出偏移。
因此，把开关元件33作为导通状态，通过将差动放大电路32的输出节点和反相输入节点电耦合，使差动放大电路32作为电压跟随器操作，可以在电容元件34中保持包含差动放大电路32的偏移的电压。
在差动放大电路32的放大操作时，开关元件33被设定为非导通状态。在这种状态下，把包含保持在电容元件34中的偏移信息的电压和同相输入节点N1上提供的信号相比较，根据比较结果，调整薄膜晶体管PQ1的沟道电导，将输出节点N3驱动为与比较结果对应的电压电平。
因此，在差动级使用具有相同尺寸、相同特性的薄膜晶体管，在预充电操作时，通过反馈其输出信号，可以正确地将补偿差动放大电路偏移的电压保持在电容元件中，正确地进行像素数据信号的放大操作。
图14示出了图2所示的差动放大电路32的另一个结构。图14所示的差动放大电路32和图13所示差动放大电路32在结构方面的差异有以下几点。即，在放大部32B中，为了放大差动结果，为薄膜晶体管NQ3和NQ4设置电流反射镜级。该电流反射镜级包含P沟道薄膜晶体管PQ2，连接在电源节点ND1和节点ND4之间，并且其栅极与节点ND4连接；P沟道薄膜晶体管PQ3，连接在电源节点ND1和节点ND5之间，并且其栅极与节点ND4连接。图14所示差动放大电路32的另一个结构和图13所示差动放大电路的结构相同，对应的部分用相同的符号表示，详细说明从略。
薄膜晶体管PQ2和PQ3具有相同的形状和相同的尺寸，流过相同大小的电流。因此，节点ND4的电压电平的变化经MOS晶体管PQ2和PQ3反映在节点ND5上，因此，和使用图13所示的电阻元件RZ2和RZ3的情况相比，可以提高放大率。
可以检测从显示像素元件读出的微小电压后正确驱动下一级的反相缓冲器。从而，能以更快的定时将图2所示反相缓冲器36的输出信号设定为确定状态，可以缩短刷新显示像素元件的保持电压所需的时间。
图15示出了图2所示差动放大电路32的再一个结构。图15所示的差动放大电路32和图14所示差动放大电路32在结构方面的差异有以下几点。即，在恒流部32A中，在电阻元件RZ1和电源节点ND1之间连接P沟道薄膜晶体管PQ4，在电阻元件RZ1和电源节点ND3之间设置和N沟道晶体管NQ1并列的N沟道晶体管NQ5。向这些薄膜晶体管PQ4和NQ5的栅极提供接收测试模式指示信号TEST和刷新模式指示信号SELF的NOR门80的输出信号。
测试模式指示信号TEST在以后说明的测试操作时设定为H电平，刷新模式指示信号SELF在刷新时设定为H电平。图15所示差动放大电路32的另一个结构和图14所示差动放大电路的结构相同，对应的部分用相同的符号表示，详细说明从略。
正常工作模式时，即进行像素数据改写的工作模式时，测试模式指示信号TEST和刷新模式指示信号SELF都是L电平，NOR门80的输出信号设定为H电平。在这种状态下，薄膜晶体管PQ4为非导通状态，薄膜晶体管NQ5为导通状态，节点ND2设定为低侧电源电压V2的电压电平。相应地，薄膜晶体管NQ1、NQ2和NQ4变为非导通状态，差动放大电路32中工作电流路径被切断。
刷新模式时或测试工作模式时，刷新模式指示信号SELF或测试模式指示信号TEST设定为H电平。在这种状态下，NOR门80的输出信号变为L电平，薄膜晶体管PQ4变为导通状态，薄膜晶体管NQ5变为非导通状态。因此，在恒流部32A中形成电流流过的路径，在薄膜晶体管NQ2和NQ4中流过恒定电流，放大部32B变成操作状态。
在图15所示的差动放大电路32中，仅测试工作模式时或刷新工作模式时在差动放大电路中流过工作电流。在正常工作模式时，差动放大电路32的工作电流流动路径被切断，可以减小正常工作模式时的消耗电流。
在图15所示的差动放大电路32的结构中，正常工作模式时，输出节点N3变为浮动状态。为了防止浮动状态，可以与输出驱动晶体管PQ1并列地连接将NOR门80的输出信号接收到栅极的P沟道薄膜晶体管。
如上所述，根据本发明的实施例2，差动放大电路由恒流部和把恒流部的供给电流作为工作电流的放大部构成，该放大部由差动放大级和根据差动放大级的输出信号驱动输出节点的晶体管构成，通过简易的电路结构可以实现进行放大操作的所占面积小的差动放大电路。
(实施例3)图16是根据本发明实施例3的显示装置主要部分的结构图。图16中，代表性地示出了与选通线GL和数据线DL的交叉部对应地配置的显示像素元件PX。显示像素元件PX和前面图2所示的结构相同，布置成行列状，与各显示像素列对应地配置数据线DL，与各显示像素行对应地配置选通线GL。
与数据线DL对应地设置放大电路AMP。放大电路AMP的结构和图2所示放大电路AMPi和AMPj相同。
在数据线DL上有寄生电容27。寄生电容27有电容值Cd。
显示像素元件PX包含N沟道薄膜晶体管11，响应选通线GL上的信号电位而导通，导通时，将像素电极节点(电压保持节点)81和数据线DL电耦合；电压保持电容元件82，连接在像素电极节点(电压保持节点)81和升压节点之间；N沟道薄膜晶体管83，根据像素电极节点81上的保持电压传送像素驱动电压Vcom；液晶显示元件84，连接在经薄膜晶体管83提供的电压和对向电极节点之间。在对向电极节点上提供对向电极电压Vcnt。
电压保持电容元件82由利用薄膜晶体管的沟道电容元件构成。在像素电极节点81上保持H电平电压时形成沟道，电容元件82作为电容进行工作，当像素电极节点81上保持L电平电压时，不形成沟道，电压保持电容元件82作为具有寄生电容的电容值的电容工作。当提供升压信号BS时，电压保持电容元件82仅在保持H电平电压时通过电荷泵操作向像素电极节点81提供有效量的电荷，补偿由于漏电流引起的电压电平的下降。
图17示出了图6所示显示装置刷新时像素操作的信号波形图。图17示出了在像素电极节点81中存储H电平数据、电压电平由于漏电流而下降了时的操作波形。以下参考图17说明图16所示像素的图像数据信号的刷新操作。
首先，经放大电路AMP中包含的开关元件将数据线DL预充电到中间电压VM电平。在预充电操作期间，电压Vs电平的升压信号BS升压为电压Vp。升压信号VS的振幅Vbs根据提供给像素电极节点81的电荷量和电容元件82的电容值确定。电压Vs的电压电平也根据像素电极节点81的保持电压电平适当地确定。
根据升压信号BS，通过电容元件82的电荷泵操作使节点81的电压电平上升。电容元件82的耦合系数为理想状态1时，像素电极节点81的电压如图17所示改变电压Vbs。像素电极节点81的变化电压由升压信号BS的振幅、电容元件82的电容值Cs、像素电极节点81的寄生电容的电容值和电容元件的耦合系数决定。
预充电操作结束后，放大电路AMP进行放大操作，因此，将选通线GL驱动为选择状态，将像素电极节点81驱动为导通状态。响应薄膜晶体管11的导通，节点81的累积电荷传送给对应的数据线DL。这时，升压信号BS维持升压电压Vp电平。在数据线DL上产生与像素电极节点81的电压对应的电压变化。因此，在数据线DL上产生在泄漏时产生的电压变化ΔVDH’上又加了由于升压信号BS引起的与电压Vb对应的电压ΔV后的电压变化。若电压ΔVDH’+ΔV基本等于电压ΔVDH，则可以补偿放大电路AMP中差动放大电路放大时的H电平数据的边缘下降，正确地进行放大操作。
接着，通过放大电路AMP，根据放大结果驱动数据线DL。通过放大电路AMP进行放大操作时，使升压信号BS恢复为原始电压Vcom电平。升压信号BS的电压电平下降时，像素电极节点81经数据线DL由放大电路AMP驱动，不出现由于电容耦合引起的电压下降，利用放大电路AMP维持在原始电压电平VH。
当显示像素元件PX的刷新操作结束时，将选通线GL驱动为非选择状态，为了刷新下一个像素行的保持数据，将数据线DL驱动为中间电压VM电平。像素电极节点81维持刷新后的电压VH电平。
像素电极节点81的电压在电容元件82的耦合系数为1时变化与升压信号BS的振幅Vbs相等的电压电平。因此，通过电容元件82的电荷泵操作，在像素电极节点81中注入Vbs·Cs的电荷。读出像素数据时，电荷Vbs·Cs为数据线DL的寄生电容27和电容元件82所共有。因此，数据线DL的电压变化增量ΔV用下式表示。
ΔV＝Vbs·Cs/(Cs+Cd)通过把升压信号BS的振幅设定为合适值，可以补偿由于像素电极节点81的漏电流引起的下降，补偿读出电压ΔVDH的下降。即，由于像素电极节点81的电压下降而使数据线DL的读出电压为ΔVDH’时，通过根据升压信号BS的电荷泵操作，使数据线DL的电压电平上升ΔV，恢复为正常的没有泄漏时的读出数据ΔVDH的电压电平。
如果利用升压信号BS，在像素电极节点81中保持L电平数据时，也驱动升压信号BS。但是，电容元件82由沟道电容元件构成，存储L电平的图像信号时，其电容值仅是寄生电容产生的电容值。即使根据升压信号BS进行电荷泵操作，注入电荷量也非常小，可以充分抑制像素电极节点81的电压电平的上升。
图18概要地示出了图16所示电压保持电容元件82的截面构造。图18中，电压保持电容元件82的结构和N沟道薄膜晶体管相同，形成在玻璃基板91上。电容元件82包含在玻璃基板91上形成的N型多晶硅膜92；本征多晶硅膜93，与N型多晶硅膜92邻接地形成在玻璃基板91表面上；在本征多晶硅膜93上形成的栅极绝缘膜94；栅电极95，与本征多晶硅膜93相对地形成在栅极绝缘膜94上；与栅电极95电连接地形成的电极97；与N型多晶硅膜92电连接地形成的电极99。
栅极绝缘膜94例如由二氧化硅形成，栅电极95例如由铬形成。电极97和99例如由铝形成。
N型多晶硅膜92在沟道形成时与本征多晶硅膜93电连接。
电极97连接像素电极节点81，向电极99提供升压信号BS。
电容元件82具有在栅电极95和本征多晶硅膜93之间形成的重叠部分98。由图18所示栅电极95和本征多晶硅膜93以及栅极绝缘膜94形成的结构的电容称为所谓的沟道电容。以电极99的电压为基准，通过在相当于栅电极的电极97和相当于源电极的电极99之间施加比N沟道薄膜晶体管的阈值电压大的电压，在重叠部分98的本征多晶硅膜93的栅电极95下部表面形成N型沟道层。形成把在重叠部分98中形成的沟道上的栅电极95作为一方电极，把沟道层(与N型多晶硅膜92电连接)作为另一方电极的静电电容。即，当在像素电极节点81中保持H电平的数据时，在重叠部分98中形成沟道，电容元件82用作电容值Cs的电容。
另一方面，当在像素电极节点81中保持L电平数据时，形成电极97和99之间的电压比N型薄膜晶体管的阈值电压小的沟道电容。在这种情况下，电容元件82仅具有位于重叠部分98中的微小寄生电容作为其电容值。因此，这时，即使使提供给电极99的升压信号BS的电压电平上升，经位于重叠部分98中的寄生电容的电荷泵操作向像素电极节点81注入的电荷量也非常小，几乎能抑制L电平数据保持时的像素电极节点81的电压上升。
由此，补偿H电平数据的电压电平下降，可以正确地将像素数据读出到数据线DL中。因此，升压电压BS的L电平的电压Vs可以根据像素电极节点81中保持的H电平数据的电压电平VH确定为合适电压电平，可以是接地电压，也可以是公共电极电压Vcom。只需要将升压信号BS的电压电平确定为L电平，使得当像素电极节点81存储H电平数据时在电容元件82中形成沟道电容，在存储L电平数据的情况下，在沟道电容中不形成沟道层。
图19概要地示出了发生图16所示的升压信号BS的部分的结构。图19中，升压信号发生部由单触发脉冲发生电路100构成，单触发脉冲发生电路100响应图9所示单触发脉冲发生电路57发出的多重选择禁止信号INHVS的上升而产生单触发的脉冲信号。单触发脉冲发生电路100接收电压Vp和Vs作为工作电源电压进行操作。单触发脉冲发生电路100发出的单触发信号用作升压信号BS。
图20示出了图19所示单触发脉冲发生电路100的操作时间图。以下参考图20简单地说明图19所示单触发脉冲发生电路100的操作。
首先，如图9所示，多重选择禁止信号INHVS与垂直扫描时钟信号VCK(VCK)的上升同步地变成规定期间的H电平。严格地说，如前面的图9所示，根据图9的振荡电路55的输出信号VS0生成多重选择禁止信号INHVS。响应刷新多重选择禁止信号INHVS的上升，单触发脉冲发生电路100生成单触发的脉冲信号，相应地，升压信号BS上升为H电平。当升压信号BS上升为H电平时，如图20所示，选通线GL变为非选择状态，对数据线执行预充电操作。
当刷新多重选择禁止信号INHVS下降为L电平时，选择选通线GL(GLa)被驱动为H电平。选择选通线GLa上升为H电平，对应的放大电路的输出信号传送到像素电极节点后，升压信号BS下降为L电平。因此，升压信号BS可以在选通线GL为H电平期间的任意时刻驱动为L电平。
一旦对选择选通线GL(GLa)的刷新操作结束，就响应垂直扫描时钟信号VCKS对下一行(选通线)执行刷新操作。这时，下一个选通线GLb在刷新多重选择禁止信号INHVS下降为H电平后变为H电平。因此，对于选通线GLb来说，升压信号BS也变成规定期间的H电平。
可以向显示像素矩阵的各像素公共地提供升压信号BS。在非选择像素中，当对应的选通线为非选择状态时，通过电压保持电容元件进行电荷泵操作，向像素电极节点(电压保持节点)注入电荷，再次响应升压信号BS的下降，取出注入的电荷。因此，在连接非选择选通线的显示像素元件中，电压保持节点(像素电极节点)的电压电平在1个刷新工作周期结束时不变化。
可以以像素行为单位控制升压信号BS的电压电平。基于垂直扫描电路(参考图5)所示的垂直移位寄存器的输出信号，仅向选择选通线传送升压信号BS。这种结构的情况下，减轻了升压信号BS的驱动负荷，相应地，减小了消耗功率。
如上所述，根据本发明的实施例3，用沟道电容作为显示像素元件中的电压保持电容元件，在保持H电平信号时对电压保持节点执行电荷泵操作，根据这种构成，H电平数据即使由于漏电流而使其电压电平下降也能可靠地补偿其电压电平。刷新模式时，能将读出电压充分地读出到数据线中，能正确地进行放大操作，进行像素数据的重写。
(实施例4)图21概要地示出了根据本发明实施例4的显示装置主要部分的结构。参考图21，在显示像素矩阵1中，显示像素元件PX布置为行列状。图21代表性地示出了布置成1行的显示像素元件PX。与下式像素元件PX的各列对应地设置数据线DL1、DL2、...DLn。
这些数据线DL1-DLn的每条线的中央部设置开关门电路SW1-SWn。向这些开关门电路SW1-SWn公共地提供接收刷新模式指示信号SELF和测试模式指示信号TEST的NOR电路106的输出信号。即，开关门电路SW1-SWn在刷新模式时和测试模式时变为非导通状态，分别对数据线DL1-DLn进行二分割(bi-divided)。
在显示像素矩阵1的列方向的两侧对向地配置刷新电路5t和5b。这些刷新电路5t和5b分别包含对应于数据线DL1-DLn来设置的放大电路(参考图2)。邻接刷新电路5t和5b设置测试电路102t和102b，测试时，测试电路102t和102b读出由刷新电路5t和5b的放大电路放大的数据。这些测试电路102t和102b公共地与输出电路104耦合。测试模式指示信号TEST激活时，输出电路104向外部输出由这些测试电路102t和102b提供的数据。
如图22所示，刷新模式时和测试工作模式时，通过开关门电路SW将数据线DL分割为分割数据线DDLt和DDLb。分割数据线DDLt连接刷新电路5b中包含的放大电路AMPb。这些分割数据线DDLt和DDLb的寄生电容在数据线DL1-DLn各自的寄生电容为电容值Cd时变为电容值Cd/2。因此，显示像素元件PX中包含的电压保持电容的电容值为Cs时，出现在分割数据线DDLt和DDLb上的电压ΔVDH和ΔVDL分别用下式表示。
ΔVDH＝(VH-VL)·Cs/2·(Cs+Cd/2)ΔVDL＝(-VH+3·VL)·Cs/2·(Cs+Cd/2)数据线的电容值从Cd减小到Cd/2，在分割数据线DDLt和DDLb上出现的读出电压ΔVDH和ΔVDL可以增大至近2倍的值。从而，即使显示像素元件的饿保持电压低，也能正确地通过放大电路AMP和AMPb进行放大操作，能进行显示像素数据的刷新和外部读出。
图23概要地示出了图21所示刷新电路5t和测试电路102t的结构。图23中，对于分割数据线DDLti、DDLtj和DDLtk来说，分别经响应连接控制信号S1选择性导通的分离栅24i、24j和24k与数据线驱动器22i、22j和22k连接。数据线驱动器22i、22j和22k以及分离栅24i、24j和24k的结构和图2所示结构相同。
刷新电路5t包含分别与分割数据线DDLti、DDLtj和DDLtk对应地设置的放大电路AMPti、AMPtj和AMPtk。这些放大电路AMPti、AMPtj和AMPtk的结构分别和前面图2所示的放大电路AMPi的结构相同。
测试电路102t包含分别与放大电路AMPti、AMPtj和AMPtk对应地设置的测试选择门电路TSGti、TSGtj和TSGtk。这些测试选择门电路TSGti、TSGtj和TSGyk在测试时响应顺次激活的测试水平扫描信号THi、THj和THk而导通，导通时，将对应的放大电路AMPti、AMPtj和AMPtk的输出信号传送到公共测试数据线110中。测试公共数据线110连接图21所示的输出电路104。在测试公共数据线110中设置主放大器，可以通过主放大器向输出电路104传送测试数据。
图21所示的刷新电路5b和测试电路102b的结构也和图23所示的刷新电路5t和测试电路102t的结构相同。因此，可以在激活放大电路后在每个刷新电路5t和5b中进行像素数据的刷新。刷新电路5t和5b可以并行激活并进行图像数据信号的放大操作，也可以根据选择选通线的位置择一地激活并进行放大操作。
图24更具体地示出了图21所示刷新电路5t和5b以及测试电路102t和102b的结构。这些刷新电路5t和5b具有相同的结构，测试电路102t和102b具有相同的结构，因此，图24对1条分割数据线DDL代表性地示出了刷新电路内的放大电路AMP和测试选择门电路TSG。
和图2所示的结构一样，放大电路AMP包含开关元件30、33和37；电容元件34；差动放大电容元件34的充电电压和分割数据线DDL的信号的差动放大电路32；放大差动放大电路32的输出信号、生成大驱动力的信号的两级级联的反相缓冲器35和36。
在测试电路中，测试选择门电路TSG将反相缓冲器36的输出信号传送到测试公共数据线110中。为测试选择门电路TSG提供测试水平扫描信号TH。
如图24所示，通过放大电路AMP放大显示像素元件的微小累积电压，经读出数据线110传送给图21所示的输出电路104。从而，放大微小像素电压，可以将2值数据读出到外部。在外部不需要使用检测微小信号的阵列测试器，可以利用廉价的LSI测试器。根据测试水平扫描信号TH顺次连续地读出1行像素数据，可以判断2值像素数据的逻辑电平，不需要微小电压电平的逻辑电平判定，可以缩短测试时间。
此外，测试选择门电路TSG可以由三态缓冲器构成，也可以由CMOS传输门构成。
在测试模式时，生成开关控制信号S2-S4和连接控制信号S1的构成可以利用图11所示的结构。在激活测试模式指示信号TEST时生成振荡电路的输出信号VS0。对于其他控制信号，也可以利用和图9所示相同的结构，在测试模式时，可以消除放大电路AMP的偏移而进行正确的放大操作，读出像素元件的存储图像数据。
图25概要地示出了生成与依据本发明实施例4的显示装置的选通线选择有关的信号的部分的结构。图25所示的控制信号发生部的结构和图9所示控制信号发生部的结构的不同点如下。即，对于振荡电路55来说，提供接收刷新模式指示信号SELF和测试模式指示信号TEST的OR电路120的输出信号来代替刷新模式指示信号SELF。OR电路120的输出信号还提供给单触发脉冲发生电路60和反相电路62。
对于选择电路70a-70c来说，提供接收刷新模式指示信号SELF和测试模式指示信号TEST的OR电路122的输出信号来代替刷新模式指示信号。
而且，为了对应显示像素矩阵的2分割结构，根据刷新垂直扫描开始信号STVS使计数值置“0”，设置计数振荡电路55的输出信号VS0的计数器124。计数器124根据其计数值输出激活刷新电路5t和测试电路102t的激活信号ENT和激活刷新电路5b和测试电路102b的激活信号ENB。
图25所示控制信号发生部的另一个结构和图9所示控制信号发生部的结构相同，对应的部分用相同的符号表示，详细说明从略。
图26示出了图25所示控制信号发生部的计数器124的操作时间图。以下，参考图26所示的时间图说明计数器124的操作。
测试模式时，将测试模式指示信号TEST设定为H电平，相应地，正常工作模式指示信号NORM是L电平。根据振荡电路55的输出信号VS0，从缓冲器电路56以规定周期输出刷新垂直扫描时钟信号VCK。当激活来自OR电路61的刷新垂直扫描开始信号STV时，计数器124的计数值设定为初始值，激活激活信号ENT。从而，在图21所示的显示像素矩阵1中，对上侧的分割数据线(DDLt)进行测试。即，通过选通线驱动信号VG1而被顺次驱动为选择状态，顺次执行像素数据的放大和读出。
在显示像素矩阵中，和分割数据线DDLt交叉的选通线的驱动都结束、选择和分割数据线DDLb交叉的选通线的最初选通线VGi时，计数器124根据其计数值将激活信号ENT设定为L电平，将激活信号ENB设定为H电平。这些激活信号ENT和ENB的激活与振荡电路55的输出信号VS0同步地执行。
从而，激活图21所示的刷新电路5b和测试电路102b，对与和下侧的分割数据线DDLb交叉的选通线连接的像素进行测试。
通过计数选择选通线的数量，把显示像素矩阵作成2分割结构，可以根据选择选通线的位置激活对应的刷新电路和测试电路。通过隔行扫描方式选择选通线时，也通过将计数器124的相加值设定为合适值(半帧时为选通线的1/2的数量)，显示矩阵为2分割结构时，也能根据选择选通线的位置正确地选择性地激活上侧的刷新电路和测试电路以及下侧刷新电路和测试电路。
测试模式时，显示像素矩阵的分割数据线DDLt和DDLb并列地读出像素数据，可以通过图21所示的刷新电路5t和5b进行放大操作。在测试模式时，通过将垂直扫描开始信号STV置位到图5所示垂直移位寄存器40的各分割区域的开头位置，可以同时在各个分割区域中为分割数据线DDLt和DDLb选择选通线，进行显示像素数据的放大和读出。在刷新模式时也可以执行显示像素数据的并列放大操作。
图27概要地示出了图23所示产生测试水平扫描信号TH(THi等)的部分的结构。图27中，测试水平扫描信号发生部包含振荡电路130，激活测试模式指示信号TEST时被激活，以规定周期进行振荡，将振荡信号作为测试水平扫描时钟信号HCKS输出；AND门132，接收振荡信号HCKS和图2所示的开关控制信号S4；AND门134，接收AND门132的输出信号和图25所示的来自计数器124的激活信号EN(ENT或ENB)；移位寄存器136，根据AND门134的输出信号进行移位操作，生成测试水平扫描信号TH1-THn。移位寄存器136响应垂直扫描时钟信号VCKS的激活而被复位。移位寄存器136也可以响应垂直扫描开始信号STV而被复位。
图27所示的测试水平扫描信号发生部与图21所示测试电路102t和102b分别对应地设置。因此，当为测试电路102t设置图27所示的测试选择信号发生部时，激活信号EN为激活信号ENT，当为测试电路102b设置该测试选择信号发生部时，激活信号EN为激活信号ENB。
图28示出了图27所示测试选择信号发生部的操作时间图。以下，参考图28所示的时间图说明图27所示电路的操作。
正常工作模式时和刷新模式时，测试模式指示信号TST处于非激活状态，振荡电路130输出的振荡信号HCKS固定在L电平。因此，这时，激活信号EN即使在刷新模式时被激活，AND门130的输出信号也是L电平，移位寄存器136不进行移位操作。
测试工作模式时，测试模式指示信号TEST被激活，振荡电路130以规定周期进行振荡操作。当垂直扫描时钟信号VCKS被激活、1条选通线被驱动为选择状态时，在刷新电路中的放大电路的放大操作后，将开关控制信号S4驱动为激活状态。响应开关控制信号S4的激活，AND门132使振荡电路130输出的振荡信号HCKS通过。
移位寄存器136响应垂直扫描时钟信号VCKS的激活，将选择位置复位到开头位置。因此，移位寄存器136响应开关控制信号S4的激活而将最初的测试水平扫描信号TH1驱动为激活状态。之后，移位寄存器136根据振荡电路130的振荡信号HCKS进行移位操作，顺次将测试水平扫描信号TH1-THn驱动为选择状态。
移位寄存器136将最后一个测试选择信号THn驱动为选择在状态之后，将全部的测试选择信号TH1-THn维持在非激活状态。为了驱动下一个选通线，当激活垂直扫描时钟信号VCKS时，再次使移位寄存器136复位，再次根据测试选择信号TH1执行移位操作。
当公共地设置测试电路102t和102b时，移位寄存器136用移位寄存器136输出的测试水平扫描信号TH1-THn和激活信号EN(ENT或ENB)的组合(逻辑与)信号作为测试水平扫描信号。
如果利用正常工作模式时使用的水平扫描寄存器作为移位寄存器136，同样地根据测试模式指示信号TEST和开关控制信号S4激活水平移位寄存器来进行移位操作。用激活信号ENT和ENB生成测试电路102t和102b的测试水平扫描信号。
在图21所示的结构中，显示像素矩阵被开关门电路SW1-SWn2分割。但是，也可以在显示像素矩阵的一侧设置刷新电路和测试电路，同样用刷新电路进行显示像素元件的测试。在图25和图27所示的结构中，可以为1个测试电路生成测试控制信号。
如上所述，根据本发明的实施例4，将显示像素矩阵作成2分割结构，为分割数据线分别设置刷新电路，可以减小分割数据线的寄生电容，相应地，可以增大从显示像素元件输出的输出电压，可以正确地进行显示像素元件的数据放大和重写。
利用刷新电路的放大结果，通过测试电路将显示像素元件的放大数据读出到外部，根据这种结构，不需要用测试器检测微小信号，可以将大振幅的显示像素数据读出到外部，可以用廉价的测试器高速地进行测试。
(实施例5)图29概要地示出了显示像素元件PX的另一个结构。图29中所示的显示像素元件PX中，设置根据电容元件12的保持电压向液晶显示元件84传送公共像素驱动电压的N沟道薄膜晶体管83。液晶显示元件的另一个电极是对向电极。电容元件12根据选通线GL的信号电位通过N沟道薄膜晶体管11与数据线DL连接。
如图29所示，液晶显示元件80可以由薄膜晶体管83驱动，同样，能正确地进行电容元件12的保持电压的刷新和外部读出。
图30示出了显示像素元件PX的再一个结构。在图30所示的显示像素元件PX中，根据由沟道电容构成的电容元件82的保持电压驱动液晶显示元件13。通过向电容元件82提供的升压信号BS补偿像素电极节点中保持的H电平数据的漏电流引起的电压下降，可以将在数据线DL中读出的读出电压设定为充分大。因此，选择选通线GL，使薄膜晶体管11导通，读出数据线DL来刷新电容元件82的保持电压，即使这种情况下，也能正确地刷新保持电压。而且，在向外部读出电容元件82的保持电压时，能通过放大电路正确地放大并读出到外部。
图31示出了显示像素元件PX的再一个结构。图31所示的显示像素元件PX包含电致发光元件142。电致发光元件142由根据电容元件12的保持电压选择性导通的P沟道薄膜晶体管140驱动。薄膜晶体管140导通时，电致发光元件142将H电平电源电压Vh提供给其阳极电极。向电致发光元件142的阴极电极提供L电平的电源电压Vl。这些电压Vh和Vl可以分别是电源电压和接地电压。
电容元件12经响应选通线GL上的信号电位的N沟道薄膜晶体管11与数据线DL连接。图31所示的显示像素元件PX的结构中，根据电容元件12的保持电压决定薄膜晶体管140的导通/非导通。因此，利用已经描述的刷新电路，能正确地补偿由于漏电流造成的电容元件12的保持电压的下降，将保持电压恢复为原始电压电平。利用测试电路可以检测显示像素元件PX的异常。
在图31的显示像素元件PX的结构中，可以用图30所示的沟道电容82作为电容元件。
因此，作为显示像素元件，如果是利用保持像素数据信号电压的元件作为电容元件、由保持电压确定显示像素的显示状态的显示像素元件，就适用本发明。
(实施例6)图32概要地示出了根据本发明实施例6的显示装置主要部分的结构。在图32所示的结构中，在数据线DL中设置分离栅150。放大电路AMP经分离栅150和数据线DL连接。分离栅150根据接收刷新模式指示信号SELF和测试模式指示信号TEST的OR电路152的输出信号选择性地导通。在测试模式时通过测试选择门电路TSG选择放大电路AMP的输出信号时，传送给未图示的输出电路。
在刷新模式和测试模式以外的正常工作模式时，分离栅150维持非导通状态，数据线DL和放大电路AMP分离。测试模式时或刷新模式时，分离栅150导通，数据线DL与放大电路AMP连接。因此，可以减轻正常工作模式时数据线DL的负荷，可以根据写入图像数据信号通过数据线驱动器高速地驱动数据线DL。
本次公开的实施例仅是示例性的而非限制性的。本发明的范围由权利要求的范围确定，可以在权利要求的范围内对本发明进行修改和变更。
工业实用性本发明通常可用于驱动显示装置的显示面板的电路中。
作为利用液晶面板的装置，包含独立的个人计算机的显示装置和便携设备的显示装置。作为便携设备，包含膝上型计算机、便携电话、PDA(个人数字助理)和游戏机。
如上所述，根据本发明，将数据线预充电到规定电位，并且使差动放大电路电压跟随地设置比较基准电压电平，即使由于差动放大电路的阈值电压偏差而产生偏移时，也能正确地放大从显示像素元件读出的图像信息。从而，可以刷新显示像素元件的累积电压和向外部读出显示像素元件的累积电压。
权利要求
1.一种图像显示装置，包含排列成行列状的多个显示像素元件(PX)；多条选通线(GL；GLa，GLb)，与上述各显示像素行对应地配置，分别与对应行的显示像素元件连接，在选择时选择对应行的显示像素；多条数据线(DL；DLi，DLj；DL1-DLm)，与上述各显示像素列对应地配置，分别与对应列的显示像素元件连接，传送对应于对应列的显示像素元件的像素数据；以及与各显示像素列对应地配置，分别具有用于在激活时放大对应列的数据线的数据的多个放大电路(AMP；AMPi，AMPj)，每个上述放大电路包含电容元件(34)；差动放大电路(32)，具有与对应数据线耦合的第一输入和与电容元件连接的第二输入，用于在激活时，差动地放大上述第一和第二输入的信号；第一开关元件(30)，用于响应第一开关控制信号(S2)，使上述第一输入与提供规定电压(VM)的基准电源连接；第二开关元件(33)，用于响应第二开关控制信号(S3)，使上述差动放大电路的输出和上述电容元件耦合起来。
2.根据权利要求1所述的图像显示装置，还包括周边控制电路(6)，用于响应工作模式指示信号(SELF，TEST)，生成上述第一和第二开关控制信号(S2，S3)并在上述第一和第二开关元件(30，33)在规定期间变为导通状态后，生成用于将从上述多条选通线(GL；GLa，GLb)中选择的选通线驱动为选择状态的选择定时控制信号(STV，VCK，INHV)。
3.根据权利要求1所述的图像显示装置，其中上述每个放大电路还包括数据线驱动电路(35，36，37)，用于在将上述选择的选通线驱动为选择状态后，将上述各放大电路的输出信号传送到对应的数据线中，并且上述数据线驱动电路在上述第一和第二开关元件(30，33)导通时停止向上述差动放大电路(32)的对应数据线进行传送。
4.根据权利要求1所述的图像显示装置，其中上述第一输入是非反转输入(+)，并且上述第二输入是反转输入(-)。
5.根据权利要求1所述的图像显示装置，其中上述每个差动放大电路(32)包括第一和第二场效应晶体管(NQ3，NQ4)，具有分别与上述第一输入和上述第二输入连接的栅极；恒流电路(32A)，与上述第一和第二场效应晶体管耦合，用以使上述第一和第二场效应晶体管中流过恒定大小的工作电流；负载元件(RZ2，RZ3)，分别与上述第一和第二场效应晶体管相对应地配置；输出晶体管(PQ1)，其栅极与上述第一场效应晶体管(NQ4)的导通节点耦合，用于生成上述差动放大电路的输出信号；恒流源晶体管(NQ0)，与上述差动放大电路的输出节点耦合，用于使上述输出节点中流过与上述恒流电路提供的电流对应的电流。
6.根据权利要求1所述的图像显示装置，其中上述各差动放大电路(32)包括由具有分别与上述第一输入和上述第二输入连接的栅极的第一和第二场效应晶体管(NQ3，NQ4)成对构成的差动级；与上述第一和第二场效应晶体管耦合的电流反射镜级(PQ2，PQ3)；输出晶体管(PQ1)，具有与上述第一场效应晶体管(NQ4)的导通节点(ND5)耦合的栅极，用于生成上述差动放大电路的输出信号；恒流电路(32A)，用于生成确定上述差动级的工作电流的恒电流；电流源晶体管(NQ0)，与上述输出晶体管耦合，用于在上述差动放大电路的输出节点中产生与上述恒流电路提供的电流相对应的电流。
7.根据权利要求1所述的图像显示装置，其中上述基准电源提供的规定电压(VM)是传送给上述数据线(DL；DLi，DLj；DL1-DLm)的信号的高电平(VH)和低电平(VL)的中间电压电平。
8.根据权利要求1所述的图像显示装置，还包括用于在正常工作模式时将上述放大电路(AMP；32)维持在非激活状态的电路(PQ4，NQ5，80)。
9.根据权利要求1所述的图像显示装置，还包括多个第三开关元件(SW1-SWn)，分别为上述各数据线(DL；DLi，DLj；DL1-DLn)配置，在包含与正常工作模式不同的上述刷新工作模式的特定工作模式下，选择性地变成非导通状态，以分割对应的数据线；其中上述各放大电路(AMPt，AMPb)与各分割数据线(DDLt，DDLb)相对应地配置。
10.根据权利要求1所述的图像显示装置，其中上述各像素元件(PX)包含由沟道电容形成的电容元件(82)，作为像素数据保持元件。
11.根据权利要求10所述的图像显示装置，还包括向上述电容元件(82)提供升压信号的电路(100)。
12.根据权利要求1所述的图像显示装置，还包括在测试工作模式下，向外部传送上述放大电路的输出信号的电路(102t，102b，104；TSG，110)。
13.根据权利要求12所述的图像显示装置，其中上述传送电路(102t，102b，110，104；TSG；TSGti，TSGtj，TSGtk)包括测试输出电路(104)，用于向外部输出所提供的数据；选择电路(TSG；TSGti，TSGtj，TSGtk)，顺次选择上述放大器(32)的输出信号，与上述测试输出电路耦合。
全文摘要
本发明提供一种显示装置。设置分别与像素元件(PX)的列对应地配置的数据线(DLi，DLj)的放大电路(AMPi和AMPj)。在放大电路中，差动放大电路(32)的同相输入连接对应的数据线，反相输入节点(N2)连接电容元件(34)。在把显示像素元件的像素数据读出到数据线中之前，将差动放大电路的同相输入预充电到规定电压电平，并且使其输出节点与反相输入节点(N2)连接。使差动放大电路作为电压跟随器工作，在电容元件中存储包含对应差动放大电路的偏移的信息的比较基准电压。之后，通过将显示像素元件的数据读出到数据线中并经放大电路放大，可以消除差动放大电路的偏移，正确地放大像素数据。
文档编号G02F1/133GK1589461SQ02822900
公开日2005年3月2日 申请日期2002年10月11日 优先权日2002年10月11日
发明者飞田洋一 申请人:三菱电机株式会社