专利名称：放大电路的制作方法
技术领域：
本发明系关于放大电路，尤有关于将取样晶体管所取样的信号予以放大的放大电路。
背景技术：
公知已有一种将驱动电路予以一体化的主动矩阵型的液晶显示装置、有机EL显示装置。此种显示装置系由将m列n行的画素配置成矩阵的画素区域、以及配置在其周边的驱动电路所构成。在此，显示电压信号系从显示装置的外部输入。
在此种显示装置中，为了提高LCD的对比或有机EL组件的亮度，而将显示装置的必要显示电压范围设定成较大。再者，对了与该电压范围对应而在显示装置的外部电路(周边LSI等)将显示信号输出电压设定成较大。
如上所述，由于需要有较大的显示信号电压，因此针对不利于降低消耗电力的问题，系在例如以下的专利文献1中记载有通过采用共模逆转驱动及补助电容驱动等驱动方式将显示信号电压缩小，并降低外部驱动电路的电源电压，以达成低消耗电力的技术。
(专利文献1)日本特开2000-81606号公报发明内容(发明欲解决的问题)对于显示装置输入显示电压信号之际，必须将显示装置侧的输入负载、例如显示信号线予以充分驱动。但是，如上所述将显示装置的必要显示电压范围设定成较大时，在显示装置的外部电路必须有较大的电压范围以及驱动能力，而会有增大消耗电力的问题。
(解决问题的方案)因此，本发明系提供一种可内建在显示装置的低消耗电力的放大电路。本发明的放大电路系将取样晶体管所取样的信号予以放大者，将作为MOS电容功能之用的MOS晶体管连接在输出该信号的信号线，并对该MOS晶体管的闸极、或源极及漏极施加脉冲。再者，并使MOS晶体管在脉冲于时间变化的途中，从导通变化成切断，并利用MOS晶体管的导通切断时的MOS电容之差而将信号予以放大者。
图1系本发明的第1实施形态的放大电路的电路图。
图2系本发明的第1实施形态的放大电路的动作波形图。
图3系本发明的第1实施形态的放大电路的动作波形图。
图4系本发明的第2实施形态的放大电路的电路图。
图5系本发明的第2实施形态的放大电路的电路图。
图6系说明本发明的第1实施形态的放大电路的阈值电压变动的影响的动作波形图。
图7系本发明的第3实施形态的放大电路的电路图。
图8系本发明的第3实施形态的放大电路的动作波形图。
图9系本发明的第4实施形态的放大电路的电路图。
图10系本发明的第5实施形态的放大电路的电路图。
具体实施例方式
(发明的实施形态)其次，参照图式以说明本发明的第1实施形态的放大电路。图1系为该放大电路的电路图。该放大电路系适用于液晶显示装置及有机EL显示装置者，其系将显示电压信号Vsig输入至作为取样晶体管ST的漏极的输入端子IN。取样晶体管ST系由P通道型的薄膜晶体管(thinfilm transistor)所构成。
取样晶体管ST的闸极系施加有取样信号SP，而其源极系连接于漏极信号线DL。漏极信号线DL的输出端子OUT系连接于未图示的多个画素。C系为漏极信号线DL所具有的寄生电容。
T1系为作为MOS电容功能之用的P信道型的薄膜晶体管，具备形成在由多晶硅层所构成的主动层内的信道区域；于信道区域分别形成在两端的源极S以及漏极D；闸极绝缘膜；以及形成在闸极绝缘膜上的闸极电极。薄膜晶体管T1的源极S以及漏极D系连接于漏极信号线DL，而在其闸极系施加有从脉冲产生电路PG1所产生的升压脉冲VP1。另外，亦可使用将薄膜晶体管T1的源极S以及漏极D予以一体化的构造(具有闸极下的信道区域、与作为延伸电极的源极(漏极)的构造)。
图2系该放大电路的动作波形图。于取样信号SP为低位准的期间，取样晶体管ST即导通，而显示电压信号Vsig即通过取样晶体管ST而输入至漏极信号线DL。当取样信号SP返回高位准时，则取样晶体管ST即切断。由此，漏极信号线DL即成为漂移状态，而经取样的显示电压信号Vsig系通过漏极信号线DL的寄生电容C而保持。
之后，即由脉冲产生电路PG1产生升压脉冲VP1，并对薄膜晶体管T1的闸极施加上升脉冲。如此一来，漏极信号线DL即通过薄膜晶体管T1所具有的闸极电容的电容连接而升压。在此上升脉冲于时间经过的过程中，系通过所输入的显示电压信号Vsig的位准，利用在该闸极电容值产生差异之点而可进行显示电压信号Vsig的放大。
亦即，如将升压脉冲VP1上升之前的显示电压信号Vsig1与Vsig2的电压差设为ΔV1时，则在升压脉冲VP1升压后，该电压差即成为ΔV2(ΔV2＞ΔV1)。此经放大的显示电压信号Vsig，亦即漏极信号线DL的电压系从输出端子OUT输出，并输入至某画素。再者，在升压脉冲VP1下降之后电压差即返回至ΔV1。
图3系该放大电路的详细的动作波形图。参照该图以详细说明该放大电路的放大动作。在图3中，将显示电压信号Vsig的位准设为V1、V2、V3(V1＞V2＞V3)。而且将薄膜晶体管T1的阈值电压(thresholdvoltage)的绝对值设为Vt1。薄膜晶体管T1系在其源极以及漏极的电位为阈值电位Vth1＝VP1+Vt1以上时导通。
在产生上升脉冲之前，薄膜晶体管T1的源极漏极电位系较阈值电位Vth1的位准高，因此薄膜晶体管T1系呈导通。
再者，当上升脉冲开始上升时，阈值电位Vth1即与其一样地上升。一方面，显示电压信号Vsig虽系由于闸极电容的连接效应而上升，不过其斜率系受到寄生电容C等的影响，而较阈值电位Vth1的斜率小，故显示电压信号Vsig对时间曲线即成为与阈值电位Vth1对时间曲线相互交叉。
在显示电压信号Vsig对时间曲线与阈值电位Vth1对时间曲线相交叉的时点，薄膜晶体管T1的闸极电位系较显示电压信号Vsig的各位准V1、V2、V3仅低相当于阈值电压Vt1。在此时点，薄膜晶体管T1即从导通切换至切断。
再者，由于交叉后，薄膜晶体管T1即成为切断，故闸极电容变小。此系由于薄膜晶体管T1导通时，在信道区域产生反转层，因此闸极电容虽系由闸极绝缘膜所决定的电容值，然而当薄膜晶体管T1切断时，信道区域的反转层即消灭，在信道区域产生空乏层，而闸极电容成为闸极绝缘膜电容与空乏层电容的串联电容所致。
当闸极电容变小时，由于电容连接效应随之变弱，因此显示电压信号Vsig对时间曲线的斜率即变小。
然而，如图3所示，在上升脉冲的变化中，薄膜晶体管T1导通的期间(或切断的期间)系依据显示电压信号Vsig的输入时的位准而有所不同。亦即，在时刻t1最低位准的V3即与阈值电位Vth1对时间曲线相交叉，其次，在时刻t2则由V2与其交叉，其次在时刻t3则由最高位准的V1与其交叉，因此薄膜晶体管T1导通的期间系依V1、V2、V3的顺序变短。反之，薄膜晶体管T1切断的期间，则依V1、V2、V3的顺序变长。
由此，在输入上升脉冲之后的显示电压信号Vsig的各位准V1、V2、V3之差将较输入上升脉冲之前的这些之差变得较大。亦即，依据该放大电路，即可将显示电压信号Vsig的信号范围予以扩大。
另外，在本实施形态中虽系采用P通道型的薄膜晶体管T1，不过亦可采用N通道型的薄膜晶体管予以取代。此时，系施加与升压脉冲VP1相反极性的脉冲。亦即，在下降脉冲的变化的过程中，亦可作成N通道型的薄膜晶体管由导通切换成切断的构成。
其次，参照图式以说明本发明的第2实施形态的放大电路。图4系该放大电路的电路图。与第1实施形态不同之处，在于薄膜晶体管T2的闸极系连接于漏极信号线DL，而源极S以及漏极D系施加有由脉冲产生电路PG2所产生的升压脉冲VP2。升压脉冲VP2系与第1实施形态的升压脉冲VP1为相反极性。
图5系该放大电路的详细动作波形图。参照该图以详细说明该放大电路的放大动作。在图5中，将显示电压信号Vsig的位准设为V1、V2、V3(V1＞V2＞V3)。而且将薄膜晶体管T2的阈值电压(thresholdvoltage)的绝对值设为Vt2。显示电压信号Vsig的位准为V1时，薄膜晶体管T2系在其源极以及漏极的电位为阈值电位Vth2＝Vsig+Vt2以上时导通。
在本实施形态中，薄膜晶体管T2的闸极电位系与显示电压信号Vsig的位准V1、V2、V3相等。在下降脉冲产生之前，薄膜晶体管T2的源极漏极电位于任一位准V1、V2、V3，均较阈值电位Vth2高，因此薄膜晶体管T2系呈导通。
在本实施形态中，阈值电位Vth2的位准系由于显示电压信号Vsig的位准V1、V2、V3而有所不同，而在图5则系显示与最高位准V1对应的阈值电位Vth2。
当下降脉冲开始下降时，阈值电位Vth2、显示电压信号Vsig的位准V1、V2、V3亦随之下降。再者，当显示电压信号Vsig的位准为V1时，则在相对于位准V1的阈值电位Vth2对时间曲线与下降脉冲交叉的时刻t1，薄膜晶体管T2即由导通切换至切断。
同样地，当显示电压信号Vsig的位准为V2时，则在相对于位准V2的阈值电位Vth2对时间曲线与下降脉冲交叉的时刻t2，薄膜晶体管T2即由导通切换至切断，接下来，当显示电压信号Vsig的位准为V3时，则在相对于位准V3的阈值电位Vth2对时间曲线与下降脉冲交叉的时刻t3，薄膜晶体管T2即由导通切换至切断。
因此，薄膜晶体管T2导通的期间，与第1实施形态相反，系依V1、V2、V3的顺序变长。另一方面，当薄膜晶体管T2切断的期间，则依V1、V2、V3的顺序变短。由此，在输入下降脉冲之后的显示电压信号Vsig的各位准V1、V2、V3之差，系较输入下降脉冲之前的这些之差变得更大。亦即，依据该放大电路，即可将显示电压信号Vsig的信号范围予以扩大。
另外，在本实施形态中虽系采用P通道型的薄膜晶体管T2，不过亦可采用N通道型的薄膜晶体管予以取代。此时，系施加与升压脉冲VP2相反极性的脉冲。亦即，在上升脉冲的变化的过程中，亦可作成N通道型的薄膜晶体管由导通切换成切断的构成。
在上述第1实施形态中，薄膜晶体管T1的阈值电压Vt1不同时，会有在放大之后的位准亦不同的问题。而在第2实施形态中亦同样。因此，参照图6以说明其原因。在第1实施形态中，系于显示电压信号Vsig对时间曲线与阈值电位对时间曲线间的交叉点，薄膜晶体管T1由导通切换至切断。
兹假定阈值电压的绝对值由于制造变异而于电路间有Vt1a、Vt1b(Vt1a＞Vt1b)的不同。如此一来，阈值电压为Vt1a时，则薄膜晶体管T1系在其源极漏极电位超过阈值电位Vth1a＝VP1+Vt1a时导通。因此，显示电压信号Vsig对时间曲线在与阈值电位Vth1a对时间曲线相交叉的时刻t1，薄膜晶体管T1即由导通切换至切断。阈值电压为Vt1b时，则薄膜晶体管T1系在其源极漏极电位超过阈值电位Vth1b＝VP1+Vt1b时导通。因此，显示电压信号Vsig对时间曲线在与阈值电位Vth1b对时间曲线相交叉的时刻t2(t2＞t1)，薄膜晶体管T1即由导通切换至切断。是故，在输入上升脉冲之后的位准系分别有Va、Vb的不同。
因此，在其次的第3实施形态中，系提供用以解决该问题的放大电路。图7系该放大电路的电路图。本实施形态的电路系将第1实施形态的薄膜晶体管T1与第2实施形态的薄膜晶体管T2加以组合者。脉冲产生电路PG3系产生升压脉冲VP1、VP2。
图8系该放大电路的动作波形图。参照该图以详细说明该放大电路的放大动作。在此，假设薄膜晶体管T1与薄膜晶体管T2系在导通切断时分别具有相等的闸极电容。而且，并设定薄膜晶体管T1与薄膜晶体管T2配置成相互接近，具有相互相等的阈值电压Vt。此外，设定升压脉冲VP1、VP2系互为逆极性且对称。
阈值电压Vt(绝对值)较大时，薄膜晶体管T1的阈值电位对时间曲线与显示电压信号Vsig对时间曲线即在时刻t1交叉，而薄膜晶体管T1即由导通切换至切断，之后，下降脉冲时间曲线与薄膜晶体管T2的阈值电压时间曲线在时刻t3交叉，而薄膜晶体管T2即由导通切换至切断。
因此，较时刻t1更为之前的期间，薄膜晶体管T1、薄膜晶体管T2的两方为导通，而时刻t1与时刻t3之间的期间，薄膜晶体管T2为导通，而薄膜晶体管T1则为切断。
此外，在较时刻t3更为之后的期间，薄膜晶体管T1、薄膜晶体管T2的两方为切断。在此，薄膜晶体管T1、T2的两方为导通或切断时，由于薄膜晶体管T1、T2的闸极电容变为相等，上升脉冲与下降脉冲亦为逆极性并呈对称变化，故这些对于脉冲的显示电压信号Vsig的影响为相互抵销的结果，不致产生脉冲的显示电压信号Vsig的变化。
再者，时刻t1与时刻t3之间的期间，由于薄膜晶体管T2的闸极电容会变得较薄膜晶体管T1的闸极电容大，故下降脉冲强劲出现，而显示电压信号Vsig即下降。
另一方面，阈值电压Vt(绝对值)较小时，薄膜晶体管T1的阈值电位对时间曲线与显示电压信号Vsig对时间曲线即在时刻t2交叉，薄膜晶体管T1由导通切换至切断，之后，下降脉冲时间曲线与薄膜晶体管T2的阈值电位时间曲线在时刻t4交叉，薄膜晶体管T2由导通切换至切断。
因此，与上述同样可观察到显示电压信号Vsig系在时刻t2与时刻t4之间的期间下降。显示电压信号Vsig下降的期间，系视阈值电压Vt的大小而仅单纯的位移，即使阈值电压Vt不同亦可缩小输入脉冲之后的显示电压信号Vsig的变异。
再者，薄膜晶体管T1、T2的双方为导通状态或切断状态时，由于相互抵销影响的期间相等，另一方面，薄膜晶体管T2导通而T1成为切断的期间，亦即显示电压信号Vsig下降的期间亦成为相等，故可无关阈值电压Vt而将输入脉冲后的显示电压信号Vsig设成一定。
在此，虽显示显示电压信号Vsig在升压脉冲的中心值的下侧的状态，而未显示在上侧的状态，不过会产生薄膜晶体管T2切断，而T1成为导通的期间，此时显示电压信号Vsig即成为上升的方向。在此为了方便说明，虽将升压脉冲VP1及VP2设为对称，不过脉冲的影响乃系依据电压变动者，即使有脉冲的偏移或波形的歪斜情况，亦可获得同样的效果。
其次，说明本发明的第5、第6实施形态。上述各实施形态虽说明了将输入至漏极信号线的显示电压信号予以放大的放大电路，不过本发明亦可应用在将输入至显示装置的画素的显示电压信号予以放大的放大电路。
图9系本发明的第5实施形态的放大电路的电路图。该放大电路系应用于液晶显示装置的画素的放大电路。于画素选择晶体管GT的漏极系施加有来自漏极信号线的显示电压信号Vsig。而在由N通道型的薄膜晶体管所构成的画素选择晶体管GT的闸极则施加有闸极扫描信号。画素选择晶体管GT系一种取样晶体管，而输入至画素内的显示电压信号Vsig系通过保持电容C所保持，施加于液晶10的画素电极11。
再者，又设有薄膜晶体管T1、脉冲产生电路PG1，并将脉冲产生电路PG1所产生的升压脉冲VP1施加于薄膜晶体管T1的闸极。其动作系与第1实施形态的放大电路相同。此外，如第2实施形态所示亦可设置薄膜晶体管T2，或亦可如第3实施形态所示，将薄膜晶体管T1与薄膜晶体管T2予以合并设置。
图10系本发明的第6实施形态的放大电路的电路图。该放大电路系应用于有机EL显示装置的画素的放大电路。画素选择晶体管GT的源极电压系施加于有机EL画素驱动用晶体管30的闸极。有机EL画素驱动用晶体管30系由P通道型的薄膜晶体管所构成，其源极系连接于正电源电压PVdd，其漏极则系连接于有机EL组件31的阳极。而有机EL组件31的阴极则系连接于负电源电压CV。至于其它的构成则系与第5实施形态相同。
(发明的效果)依据本发明的放大电路，即可以低消耗电力而将取样晶体管所取样的信号予以放大。尤其适用在内建于显示装置，作为将输送至显示信号线的显示电压信号予以放大的放大电路。
权利要求
1.一种放大电路，具备取样晶体管；信号线，由前述取样晶体管所取样的信号即输入于此信号线；MOS晶体管，具有源极及漏极连接于前述信号线；以及脉冲产生电路，产生施加于前述MOS晶体管的闸极的脉冲；通过在前述脉冲于时间经过的途中，使前述MOS晶体管由导通变化至切断，以放大前述信号。
2.如权利要求1所述的放大电路，其中，使信号时间曲线与前述MOS晶体管由导通切换至切断的阈值电位时间曲线在前述脉冲于时间变化的途中交叉。
3.如权利要求1所述的放大电路，其中，前述MOS晶体管为薄膜晶体管。
4.如权利要求1所述的放大电路，其中，前述信号线为显示装置的显示信号线。
5.如权利要求1所述的放大电路，其中，前述信号线为显示装置的画素内的显示信号线。
6.一种放大电路，具备取样晶体管；信号线，前述取样晶体管所取样的信号即输入于此信号线；MOS晶体管，具有闸极连接于前述信号线；以及脉冲产生电路，产生施加于前述MOS晶体管的源极及漏极的脉冲；通过在前述脉冲于时间经过的途中，使前述MOS晶体管由导通变化至切断，以放大前述信号。
7.如权利要求6所述的放大电路，其中，使脉冲时间曲线与前述MOS晶体管由导通切换至切断的阈值电位时间曲线在前述脉冲于时间经过的途中交叉。
8.如权利要求6所述的放大电路，其中，前述MOS晶体管为薄膜晶体管。
9.如权利要求6所述的放大电路，其中，前述信号线为显示装置的显示信号线。
10.如权利要求6所述的放大电路，其中，前述信号线为显示装置的画素内的显示信号线。
11.一种放大电路，具备取样晶体管；信号线，前述取样晶体管所取样的信号即输入于此信号线；第1MOS晶体管，具有源极及漏极连接于前述信号线；第2MOS晶体管，具有闸极连接于前述信号线；以及脉冲产生电路，用以产生分别施加于前述第1MOS晶体管的闸极、以及前述第2MOS晶体管的源极及漏极的相互逆极性的第1及第2脉冲；通过使前述第1及第2MOS晶体管在前述脉冲于时间经过的途中由导通变化至切断，以放大前述信号。
12.如权利要求11所述的放大电路，其中，使前述第1MOS晶体管由导通切换至切断的阈值电位时间曲线与信号时间曲线在前述第1及第2脉冲于时间经过的途中交叉，且使前述第2MOS晶体管由导通切换至切断的阈值电位时间曲线与前述第2脉冲的脉冲时间曲线在前述第1及第2脉冲于时间经过的途中交叉。
13.如权利要求11所述的放大电路，其中，前述MOS晶体管为薄膜晶体管。
14.如权利要求11所述的放大电路，其中，前述信号线为显示装置的显示信号线。
15.如权利要求11所述的放大电路，其中，前述信号线为显示装置的画素内的显示信号线。
全文摘要
本发明的目的在以低消耗电力而将取样晶体管所取样的信号予以放大，提供一种将取样晶体管(ST)所取样的显示电压信号(Vsig)予以放大的放大电路，其中将作为(MOS)电容之用的薄膜晶体管(T1)连接于输出显示电压信号(Vsig)的漏极信号线(DL)，并将升压脉冲(VP1)施加于该薄膜晶体管(T1)的闸极，再者，使薄膜晶体管(T1)在上升脉冲于时间变化的途中由导通变化至切断，并利用薄膜晶体管(T1)的导通切断时的闸极电容值之差而放大信号者。
文档编号G02F1/13GK1573456SQ20041005014
公开日2005年2月2日 申请日期2004年6月23日 优先权日2003年6月23日
发明者佐野景一 申请人:三洋电机株式会社