电平移位器电路、驱动电路及显示装置的制作方法

专利名称：电平移位器电路、驱动电路及显示装置的制作方法
技术领域：
本发明涉及恰当地使用于低电压接口等的电平移位器电路、具备该电平移位器电路的驱动电路及具备该驱动电路的显示装置。
背景技术：
近年来，作为小型便携终端或手机的显示装置，广泛使用液晶图像显示装置。在这些设备中，为充实所谓便携的功能，非常强烈地要求低的电耗。因此，希望降低用来驱动液晶图像显示装置的驱动电路的电耗。
在液晶图像显示装置的扫描信号线驱动用的扫描信号线驱动电路中，在用于驱动的时钟信号的电压低于扫描线驱动电路的电源电压时，为将时钟信号的电压升高到电源电路，广泛使用电平移位器电路。另外，近年来，开发了在玻璃基板上总括地做成像素及其驱动电路的低温多晶硅驱动器单板机。
但是，用这种低温多晶硅构成的晶体管的性能(阈值电压值Vth，电子移动度μ)，较之硅基板上形成的电路即一般称为IC的电路为低。特别是阈值电压Vth增大了。
用这种晶体管构成上述的电平移位器电路时，以往是取以下那样的构成。图38示出将电压低于驱动电压的2种时钟信号升压到驱动电压的从来例的电平移位器电路的电路图，图39示出其时序图。
图39示出作为2种时钟信号的各时钟信号CKa·CKb。各时钟信号CKa·CKb以高电平期间作为有效期间，低电平期间作为非有效期间，具有高电平期间互不重叠那样的相位。
另外，Vdd0表示低于驱动电压的时钟信号的高电平期间的电压与低电平期间的电压的电位差，Vdd1表示将低于驱动电压的各时钟信号CKa·CKb升压到驱动电压的各输出信号OUTa·OUTb的高电平期间的电压与低电平期间的电压的电位差。
图38的电平移位器电路，具备进行时钟信号CKa的电平移位的第1电平移位器LSa和进行时钟信号CKb的电平移位的第2电平移位器LSb。第1电平移位器LSa和第2电平移位器LSb各自由补偿部151与电平移位部152构成。
图38的第1电平移位器LSa和第2电平移位器LSb各自的补偿部151，包括P沟道MOS晶体管构成的恒流电源晶体管P1和N沟通道MOS晶体管N1(以下称作晶体管N1)。
恒流电源晶体管P1的源极连接驱动电源Vdd，恒流电源晶体管P1的栅极连接电源Vss(时钟信号CKa·CKb的低电平)。恒流电源晶体管P1的漏极连接晶体管N1的漏极和栅极、电平移位部152具备的N沟通道MOS晶体管N2的栅极，晶体管N1的源极连接电源Vss。
图38的第1电平移位器LSa和第2电平移位器LSb各自的电平移位部152，包括P沟道MOS晶体管构成的恒流电源晶体管P2和N沟通道MOS晶体管N2(以下称作晶体管N2)及各倒相器I1·I2。
恒流电源晶体管P2的栅极连接电源Vss，恒流电源晶体管P2的漏极连接晶体管N2的漏极和倒相器I1的输入端，恒流电源晶体管P2的源极连接驱动电源Vdd。
晶体管N2的源极上，在第1电平移位器SLa中是输入低于驱动电源Vdd的电压(称驱动电压Vdd)的2种时钟信号CKa·CKb之中的CKa，在第2电平移位器SLb中是输入CKb。
倒相器I1的输出端连接倒相器I2的输入端，从倒相器I2输出端的输出，在第1电平移位器LSa是输出第1电平移位器LSa的输出信号OUTa，在第2电平移位器LSb是输出第2电平移位器LSb的输出信号OUTb。
下面，说明电平移位器电路的动作。第1电平移位器LSa和第2电平移位器LSb，由各自的补偿部151对晶体管N2栅极施加驱动电压Vdd与电源Vss的电压(称电源电压Vss)之间的电压，作为电平移位动作用的电压。称该电压为补偿电压。补偿电压在正常状态中为晶体管N1的阈值电压值Vth或比阈值电压值Vth高出若干的电压。
第1电平移位器LSa和第2电平移位器LSb各自的电平移位部152中，流过恒流电源晶体管P2的定电流ia流向恒流电源晶体管P2的漏极与倒相器I1的输入端的连接点，设沿此方向流动的电流为正。
流过晶体管N2的电流ib，在各第1电平移位器LSa和第2电平移位器LSb，向低于驱动电压Vdd的电压的2种时钟信号CKa·CKb的输入端流动，设沿此方向流动的电流为正。从恒流电源晶体管P2的漏极与倒相器I1输入端的连接点流入倒相器I1的电流为ic，设沿此方向流动的电流为正。
由补偿部151施加的补偿电压，施加到表示与晶体管N1实质上同样性能的晶体管N2的栅极，因此晶体管N2的栅极上施加了晶体管N2的阈值电压值Vth或比阈值电压值Vth高出若干的电压。对应于输入到晶体管N2的源极的时钟信号CKa或CKb的电压的某些变化，能控制流过晶体管N2的电流。
时钟信号CKa或CKb的电压为低电平时，加到晶体管N2的栅极·源极间的电位差为晶体管N2的阈值电压值Vth或比阈值电压Vth大出若干，故晶体管N2为导通状态。晶体管N2的导通状态中，正常电流ia流向输入到晶体管N2的源极的时钟信号CKa或CKb端子的一方(贯通电流)。
另外，将从恒流电源晶体管P2的漏极与倒相器I1的输入端的连接点流入倒相器I1的方向设定为正的电流ic，成为流向输入到晶体管N2的源极的时钟信号CKa或CKb的端子一方的引入电流，因此成为负的电流。
因此，在倒相器I1中构成的MOS晶体管的栅极所充电的电荷被放电，电位下降，当电压从倒相器I1的逻辑反转电压下降时，就将驱动电压Vdd的电压输出到倒相器I2的输入端。其结果，倒相器I2的输出信号OUTa或OUTb的电压成为电源电压Vss(时钟信号CKa·CKb的低电平)。
其次，在时钟信号CKa或CKb的电压为高电平时，施加到晶体管N2的栅·源间的电位差为小于晶体管N2的阈值电压值Vth，因此流过晶体管N2的电流ib为零，或者几乎没有电流。
因此，流到恒流电源晶体管P2的漏极与倒相器I1的输入端的连接点的定电流ia的大部分，流向倒相器I1的输入端，故电流ic为正的电流。其结果，倒相器I1中构成的MOS晶体管的栅极充电正电荷，该MOS晶体管的栅极电压上升。
若该MOS晶体管的栅极电压超过倒相器I1的逻辑反转电压，则输出电源电压Vss到倒相器I2的输入端，其结果，倒相器I2输出驱动电压Vdd。
这样一来，将电压低于驱动电压Vdd的时钟信号CKa或CKb的、处于高的状态的电压升压到驱动电压Vdd，作为输出电压OUTa或OUTb输出。
如上所述，通过用升压后的时钟信号，使例如日本国公开特许公报的特开2001-135093号公报(
公开日2001年5月18日)所述的电平移位器动作，能驱动液晶图像显示装置的扫描线驱动电路。
但是，在用图38的电平移位器电路，构成特开2001-135093号公报所述的电平移位器时，第1电平移位器LSa和第2电平移位器LSb那样的、构成电平移位器电路的多个电平移位器，便在补偿部151的恒流电源晶体管P1和晶体管N1、电平移位部152的恒流电源晶体管P2和晶体管N2等的晶体管，一边流过电流一边工作。
这时，即使在时钟信号不必要的期间，也就是时钟信号非有效期间，上述多个晶体管也消耗电力，因此存在电平移位器电路妨碍低电耗化的问题。其结果，液晶图像显示装置的电耗增大，小型便携终端和手机的电池等的电力消耗大的结果，其使用时间就缩短。
作为解决这种问题的技术，在日本国公开特许公报的特开2004-46085号公报(
公开日2004年2月12日)中记述了这样的技术在输入高电平期间互不重叠的2种时钟信号的2个电平移位器中，在一方的时钟信号为有效期间时，使输入另一方时钟信号的电平移位器的动作停止，从而在一方的时钟信号的非有效期间中，削减了正当另一方时钟信号的有效期间的特定期间的电耗。
即是说，在特开2004-46085号公报的技术中，对输入高电平期间互不重叠的2种时钟信号的2个电平移位器，分别设置控制用晶体管和控制用配线，当一方的电平移位器的输出信号为高电平时，阻止流过另一方的电平移位器的补偿部和电平移位部的贯通电流，从而使另一方的电平移位器的电平移位动作停止。这样一来，对于一方的时钟信号的非有效期间中，正当另一方的时钟信号的有效期间的特定期间，削减了伴随电平移位动作的电耗。
但是，特开2004-46085号公报的技术中，虽在一方的时钟信号有效期间时，能停止输入另一方的时钟信号的电平移位器的动作，但输入有效期间的时钟信号的电平移位器照样继续动作。即是说在输入电平移位器的时钟信号为有效的期间中，该电平移位器继续动作。
这时，在输入有效期间的时钟信号的电平移位器中，正常电流继续流过补偿部151的恒流电源晶体管P1和晶体管N1、电平移位部152的恒流电源晶体管P2和晶体管N2等的晶体管。
因此，在时钟信号为有效的期间，因在输入该时钟信号的电平移位器中消耗电力，妨碍了相应的电平移位器电路的低电耗化。其结果，具备上述的电平移位器电路的液晶图像显示装置等中电耗增大。另外，例如在小型便携终端和手机中，因电池等的电力消耗大，可使用时间就缩短。
另外，在特开2004-46085号公报的技术中，以对2个电平移位器分别输入高电平期间互不重叠的2种时钟信号作为前提。但是，作为决定使电平移位器的动作停止的定时用的信号，有时不一定适合用这样的2种时钟信号。

发明内容
本发明鉴于上述从来的各种问题，其目的在于提供能降低电耗的电平移位器电路，具备该电平移位器电路的驱动电路，以及具备该驱动电路的显示装置。
为解决上述课题，本发明的电平移位器电路，具备电平移位器，该电平移位器用来进行将输入的时钟信号的高电平变换为规定的电源电压的高电平或低电平的一方的电平，同时将所述时钟信号的低电平变换为所述电源电压的高电平或低电平的另一方的电平的电平移位动作，并输出上述电平移位后的输出信号，其中具备电平移位器控制单元，该电平移位器控制单元用来在进行从上述时钟信号的非有效向有效的转换所对应的电平移位动作之后，至进行从该时钟信号的有效向非有效的转换所对应的电平移位的期间中的特定期间，使上述电平移位动作停止；以及输出控制单元，该输出控制单元用来使电平移位动作停止中的上述输出信号的电平，保持在该电平移位动作停止前的状态。另外，上述时钟信号的有效期间可以是高电平期间，或者也可以是低电平期间。
根据上述构成，上述电平移位器控制单元，在进行向时钟信号的有效的转换所对应的电平移位动作之后，至进行向非有效的转换所对应的电平移位为止的期间中，使上述电平移位器的电平移位动作停止。而输出控制单元，使电平移位动作停止中的输出信号的电平，保持在停止该电平移位动作前的状态，即保持在上述时钟信号有效所对应的输出信号的电平上。
这样一来，上述电平移位器的输出信号在有效期间中，能停止电平移动作，因此能削减电平移位器电路的电耗。而且，即使在停止电平移位动作的期间中也能保持电平移位器的输出信号为电平移位动作停止前的状态，因此能适当且稳定地驱动连接于电平移位器的次级的电路。
另外，为解决上述课题，本发明的电平移位器电路，时钟信号每个具备电平移位器，该电平移位器用来进行将具有高电平期间互不重叠的相位和低电平期间互不重叠的相位中任一方的多种上述时钟信号的高电平变换为规定的电源电压的高电平和低电平的一方电平，同时将上述时钟信号的低电平变换为所述电源电压的高电平和低电平的另一方电平的电平移位动作，并输出所述电平移位后的输出信号，其中具备有效期间检测单元，该有效期间检测单元用来检测输入到所述各电平移位器的上述时钟信号是有效期间还是非有效期间；电平移位器控制单元，该电平移位器控制单元用来对输入有效期间的上述时钟信号的电平移位器，在进行从上述时钟信号的非有效向有效的转换所对应的电平移位动作之后，至进行从该时钟信号的有效向非有效的转换所对应的电平移位为止的期间中的特定期间，使上述电平移位动作停止；以及输出控制单元，该输出控制单元用来使所述电平移位动作停止中的电平移位器的输出信号的电平，保持在电平移位动作停止前的状态。另外，上述时钟信号的有效期间可以是高电平期间，或者也可以是低电平期间。
根据上述构成，上述电平移位器控制单元，对输入上述有效的时钟信号的电平移位器，在进行向时钟信号的有效的转换所对应的电平移位动作之后，至进行向非有效的转换所对应的电平移位为止的期间中，使上述电平移位器的电平移位动作停止。而输出控制单元，使电平移位动作停止中的电平移位器的输出信号的电平，保持在停止该电平移位动作前的状态，即保持在上述时钟信号有效所对应的输出信号的电平上。
这样一来，上述电平移位器的输出信号在有效期间中，能停止电平移动作，因此能削减电平移位器电路的电耗。而且，即使在停止电平移位动作的期间中也能保持电平移位器的输出信号为电平移位动作停止前的状态，因此能适当且稳定地驱动连接于电平移位器的次级的电路。
本发明的驱动电路，是包括多条扫描信号线、多条数据信号线、以及多个像素的显示装置所具备的、与预定周期的第1时钟信号同步地对各扫描信号线输出扫描信号的扫描信号线驱动电路，或者，从表示与预定周期的第2时钟信号同步地输入的所述各像素的显示状态的视频信号中，提取给连接到提供所述扫描信号的所述扫描信号线的所述各像素的数据信号，并输出到所述各数据信号线的数据信号线驱动电路，其中，包括上述任一项所述的电平移位器电路，并用所述电平移位器电路对所述第1时钟信号或第2时钟信号进行电平移位。
根据上述的构成，能削减对上述第1时钟信号或第2时钟信号进行电平移位用的电平移位器电路的电耗，因此能降低驱动电路的电耗。
为解决上述课题，本发明的显示装置，具备上述的任一个驱动电路。这样一来，能实现电耗低的显示装置。


图1示出本发明的一实施形态的电平移位器电路构成的方框图。
图2示出本发明的一实施形态的显示装置的构成的方框图。
图3示出具备本发明的一实施形态的电平移位器电路的电平移位器组的构成方框图。
图4示出本发明的一实施形态的显示装置中的像素构成的方框图。
图5为本发明的一实施形态的电平移位器电路的时序图。
图6示出本发明的一实施形态的显示装置所具备的源电平移位器的构成方框图。
图7示出本发明的一实施形态的电平移位器电路所具备的电平移位器控制电路的构成方框图。
图8示出本发明的一实施形态的电平移位器电路所具备的置位复位触发器的构成电路图。
图9示出本发明的一实施形态的电平移位器电路所具备的电平移位器的构成例的电路图。
图10示出本发明的一实施形态的电平移位器电路所具备的电平移位器的另一构成例的电路图。
图11为本发明的一实施形态的电平移位器电路中具备图10所示的电平移位器时的时序图。
图12示出本发明的另一实施形态的电平移位器电路构成的方框图。
图13为本发明的另一实施形态的电平移位器电路的时序图。
图14示出本发明的另一实施形态的电平移位器电路所具备的电平移位器控制电路的构成方框图。
图15示出本发明的另一实施形态的电平移位器电路所具备的电平移位器控制电路的另一构成例的方框图。
图16为本发明的另一实施形态的电平移位器电路中具备图15所示的电平移位器时的时序图。
图17示出本发明的另一实施形态的电平移位器电路所具备的电平移位器控制电路的又一构成例的方框图。
图18为本发明的另一实施形态的电平移位器电路中具备图17所示的电平移位器时的时序图。
图19示出本发明的另一实施形态的电平移位器电路所具备的电平移位器控制电路的又一构成例的方框图。
图20为本发明的另一实施形态的电平移位器电路中具备图19所示的电平移位器时的时序图。
图21示出本发明的又一实施形态的电平移位器电路构成的方框图。
图22示出本发明的又一实施形态的电平移位器电路所具备的电平移位器控制电路的构成例的方框图。
图23为本发明的又一实施形态的电平移位器电路的时序图。
图24示出本发明的又一实施形态的电平移位器电路所具备的电平移位器控制电路的又一构成例的方框图。
图25为本发明的又一实施形态的电平移位器电路中具备图24所示的电平移位器时的时序图。
图26示出本发明的又一实施形态的电平移位器电路所具备的电平移位器控制电路的又一构成例的方框图。
图27为本发明的又一实施形态的电平移位器电路中具备图26所示的电平移位器时的时序图。
图28示出本发明的又一实施形态的电平移位器电路所具备的电平移位器控制电路的又一构成例的方框图。
图29为本发明的又一实施形态的电平移位器电路中具备图28所示的电平移位器时的时序图。
图30示出本发明的又一实施形态的显示装置的构成方框图。
图31示出本发明的又一实施形态的显示装置所具备的双向源极移位寄存器的构成方框图。
图32示出本发明的又一实施形态的电平移位器电路构成方框图。
图33示出本发明的又一实施形态的显示装置的构成方框图。
图34示出本发明的又一实施形态的显示装置所具备的SSD(源·共用·驱动)电路的构成方框图。
图35为本发明的又一实施形态的显示装置所具备的SSD电路中的时序图。
图36示出本发明的又一实施形态的电平移位器电路所具备的电平移位器控制电路的构成方框图。
图37为本发明的又一实施形态的电平移位器电路的时序图。
图38示出从来的电平移位器电路的构成图。
图39为图38的电平移位器电路的时序图。
具体实施例方式对本发明的一实施形态的电平移位器电路进行说明。图1为示出本实施形态的电平移位器电路1的概略构成的电路方框图。电平移位器电路1，起到图2所示的矩阵型液晶显示装置(显示装置)100的矩阵型液晶显示装置所具备的、扫描信号线驱动用的栅极驱动器(扫描信号线驱动电路，驱动电路)的一部分的作用。
(显示装置100)如图所示，显示装置100包括排列成矩阵形的多个像素PIX、电平移位器组2、驱动各像素PIX的源极驱动器(数据信号线驱动电路)3、以及栅极驱动器4。此外为削减制造时的工时与配线电容，各像素PIX与包含源极驱动器3和栅极驱动器4的周边电路是在同一基板上形成单板的单板电路。
需要电平移位器组(电平移位器电路组)2的理由如下。输入显示装置100的各信号SCK、SSP、INI、GSP、GCK1、GCK2、INI，因由显示装置100的外部IC(集成电路)生成，所以也要求这些输入信号与IC的工作电压相同。
IC的工作电压在逐年降低，用这种低电压，显示装置100内的源极驱动器3和栅极驱动器4不能动作。因此，为将输入信号电压升高(电平移位)到源极驱动器3和栅极驱动器4的工作电压，电平移位器组2成为必要。
图3示出电平移位器组2的构成的方框图。图中，对每个进行电平移位的信号设置电平移位器L1、L2、L3、L4。本实施形态中的电平移位器电路1，对时钟信号GCK1或GCK2采取分别电平移位的电路，在本实施形态中，说明对GCK1进行电平移位的情况。
本实施形态中，电平移位器电路1设置于栅极驱动器4的外部(电平移位器组2内)，但不限于此，也可设于电平移位器4的内部。在后面说明有关电平移位器电路1的细节。
源极驱动器3由源极移位寄存器20和取样电路21构成。
各像素PIX分别配置于由相互交义的n条扫描信号线GL1～GLn和m条数据信号线SL1～SLn区划形成的矩阵形的各区域中。源极驱动器3和栅极驱动器4通过扫描信号线GL1～GLn和数据信号线SL1～SLm，将从显示装置100的外部输入的视频信号DAT依次写入各像素PIX，进行图像显示。
图4表示配置于由第j条扫描信号线GLj和第i条数据信号线SLi区划的区域中的像素PIX。
如图所示，像素PIX由开关用的晶体管(场效应晶体管)SW与像素电容Cp构成。像素电容Cp由液晶电容CLc与根据需要附加的辅助电容Cs构成。
开关用晶体管SW，栅极连接扫描信号线GL，源极连接数据信号线SL，漏极连接像素电容Cp(液晶电容CLc和辅助电容Cs)。像素电容Cp的另一电极连接全部像素公用的公共电极线。
因此，当扫描信号线GL被选时，开关用晶体管SW导通，数据信号线SL上所加的电压被加到像素电容Cp上。另一方面，在扫描信号线GL的选择期间结束，开关用晶体管SW被截止期间，像素电容Cp继续保持该截止时的电压。这里液晶的透射率或反射率根据液晶电容CLc上所加的电压而变化，因此，通过选择扫描信号线GL，对数据信号线SL施加对应于视频信号DAT的电压，能使像素PIX的显示状态与视频信号DAT一致地变化。
这里，源极驱动器3中用时间分割方式传送对各像素PIX的视频信号。然后，源极驱动器3用基于成为定时信号的、在规定的周期占空度为50％(50％以下也可)的时钟信号SCK与起始脉冲SSP的定时，从视频信号DAT中提取给各像素的视频数据。具体说，通过源极移位寄存器20与时钟信号SCK的导通定时同步地依次移位起始脉冲信号SSP，生成每隔时钟信号SCK的半周期定时不同的输出信号S1～Sm，取样电路21以该各输出信号S1～Sm表示的定时取样视频信号DAT，输出到各数据信号线SL1～SLm。
另一方面，栅极驱动器4中，由电平移位器组2所具有的电平移位器电路1升压时钟信号GCK1、GCK2的电压到达栅极驱动器4中的驱动电压，并进行输入。
然后，栅极驱动器4通过与时钟信号GCK同步地依次移位起始脉冲GSP，对各扫描信号线GL1～GLn输出每隔规定间隔定时不同的扫描信号。这样一来，视频信号DAT被依次写入各像素PIX，实现图像显示。
如图1所示，电平移位器电路1包括电平移位器控制电路10，电平移位器LS1。
电平移位器LS1，对输入的时钟信号GCK1的高电平进行电平移位并升压到连接于电平移位器LS1的次级的电路(未图示)的驱动电压Vdd，作为输出信号OUT1输出。此外，假设时钟信号GCK1的高电平为低于连接于次级的电路的驱动电压Vdd。而且，信号GCK1的高电平期间是使连接于电平移位器LS1的次级的电路动作的有效期间，时钟信号GCK1的低电平期间是使连接于电平移位器LS1的次级的电路不动作的非有效期间。
电平移位器控制电路10根据源极驱动器3内具有的源极移位寄存器20的输出信号Sx、Sy，生成控制电平移位器LS1动作用的控制信号。另外，电平移位器电路1中，在控制信号ENB1高电平时使电平移位器的电平移位动作停止，在低电平时使电平移位器LS1进行电平移位动作。
图5是电平移位器电路1中的时序图，该时序图中的斜线部表示电平移位器LS1是停止电平移位动作的状态。如该图所示，电平移位器电路1中，在源极移位寄存器20的输出信号Sx成为高电平后，至源极移位寄存器20的输出信号Sy成为高电平之间(特定期间)，停止电平移位器LS1的电平移位动作。这里，电平移位器电路1中，在上述期间，即使输入到电平移位器LS1的时钟信号GCK1是高电平(有效)的期间，也停止电平移位动作。
另外，电平移位器电路1中，在停止电平移位动作的期间中，使电平移位器LS1的输出信号OUT1保持在停止电平移位动作之前的状态(稳定化)。即，在输入到电平移位器LS1的时钟信号GCK1有效的期间中，停止电平移位器LS1的电平移位动作时，电平移位器LS1的输出信号OUT1被保持为有效的状态。另外，在输入到电平移位器LS1的时钟信号GCK1非有效的期间中，停止电平移位器LS1的电平移位动作时，电平移位器LS1的输出信号OUT1被保持为非有效的状态。
(源极移位寄存器20)图6示出源极移位寄存器20的构成方框图。如图所示，源极移位寄存器20包括倒相器I21与多级触发器FF1、FF2、…、FFm-1、FFm。
对奇数级触发器输入基准时钟信号SCK，对偶数级触发器输入用倒相器I21反转基准时钟信号SCK的信号。对第1级触发器FF1输入起始脉冲信号SSP，对第2级以后的触发器输入其前级触发器的输出信号。
这样，用基准时钟信号SCK和起始脉冲信号SSP开始源极移位寄存器20的移位动作，依次从各级的触发器FF1～FFm输出输出信号S1～Sm。然后，用此依次输出的各级的输出S1～Sm，对具备显示装置100的多条数据信号线SL1～SLm施加对应于视频信号DAT的电压。
上述各级的输出中，任意2级的输出被输入到电平移位器控制电路10，作为源极移位寄存器20的输出信号Sx、Sy。这里，使Sx的输出时刻(Sx到达高电平的时刻)早于Sy的输出时刻(Sy到达高电平的时刻)。即，在源极移位寄存器20的移位动作方向中，比起Sy来，Sx是移位开始侧的输出，比Sx来，Sy是移位终了侧的输出。
如上所述，在电平移位器电路1中，在输入源极移位寄存器20的输出信号Sx的高电平后，至输入源极移位寄存器20的输出信号Sy的高电平为止的期间，使电平移位器LS1的电平移位动作停止。因此，通过尽可能长地取得从Sx到Sy之间(从Sx到达高电平至Sy到达高电平的期间)，能加长使电平移位器停止的期间，增大电耗削减的效果。因此，最好以开始移位动作的第1级(触发器FF1)的输出S1作为输出信号Sx，输出到电平移位器控制电路10，以结束移位动作的最后级(触发器FFm)的输出Sm作为输出信号Sy，输出到电平移位器控制电路10。
(电平移位器控制电路10)图7示出电平移位器控制电路10的构成方框图。如图所示，电平移位器控制电路10由置位复位触发器(SR-FF)11构成，源极移位寄存器20的输出信号Sx作为置位信号输入SR-FF11的置位端，源极移位寄存器20的输出信号Sy作为复位信号输入SR-FF11的复位端。另外，对SR-FF11输入初始化信号INI。然后，SR-FF11的输出信号Q作为控制电平移位器LS1的电平移位动作的控制信号ENB1，输出到电平移位器LS1。
(置位复位触发器11)图8是SR-FF11的电路图。如图所示，SR-FF11包括倒相器I11，P沟道MOS晶体管PT11～PT15(以下称晶体管PT11～PT15)，N沟道MOS晶体管NT11～NT16(以下称晶体管NT11～NT16)，倒相器I11的输入端，连接源极移位寄存器20的输出信号Sx的输入端。而且，倒相器I11的输出端，分别连接晶体管PT12的栅极、晶体管NT11的栅极、晶体管NT14的栅极，反转输出信号Sx的信号，分别输入到这些晶体管。
源极移位寄存器20的输出信号Sy的输入端，连接到晶体管NT12的栅极和晶体管PT13的栅极。
初始化信号INI的输入端，连接到晶体管PT11的栅极和晶体管NT16的栅极。
晶体管PT11的源极连接驱动电压Vdd的电源线，其漏极连接晶体管PT12的源极。
晶体管PT12的漏极连接输出SR-FF11的输出信号Q的输出端。该输出端上除晶体管PT12的漏极外，还连接晶体管NT11的漏极、晶体管PT14的漏极、晶体管NT13的漏极、晶体管PT15的栅极、晶体管NT15的栅极、晶体管NT16的栅极。
晶体管NT11的源极连接晶体管NT12的漏极。而晶体管NT12的源极连接电源电压Vss的电源线。
晶体管PT13的源极连接驱动电压Vdd的电源线，其漏极连接晶体管PT14的源极。
晶体管PT14的栅极连接晶体管NT13的栅极、晶体管PT15的漏极、晶体管NT15的漏极。
晶体管NT13的源极连接晶体管NT14的漏极。晶体管NT14的源极连接电源电压Vss的电源线。
晶体管PT15的源极连接驱动电压Vdd的电源线。晶体管NT15的源极连接电源电压Vss的电源线。晶体管NT16和源极连接电源电压Vss的电源线。
利用这种构成的SR-FF11，在初始化信号INI为高电平时，晶体管NT16导通，能使输出信号Q稳定在低电平上。此后，通过使初始化信号INI为低电平，截止晶体管NT16，同时使晶体管PT11导通，成为动作等待状态。
然后，在该动作等待状态(初始化信号INI为低电平的状态)中，作为置位信号输入源极移位寄存器20的输出信号Sx的高电平时，晶体管PT12导通，晶体管NT11和NT14截止，故能将输出信号Q置位为高电平。此外，因源极移位寄存器20的输出信号Sy比输出信号Sx是更晚成为高电平时刻的信号，因此这里为低电平。
此外，即使输出信号Sx从高电平变到低电平，也因源极移位寄存器20的输出信号Sy是低电平，因此晶体管PT13导通。而且此前的输出信号Q是高电平，晶体管NT15导通，晶体管PT14导通。因此保持输出信号Q如图5所示的高电平。
然后，作为复位信号输入源极移位寄存器20的输出信号Sy的高电平时，晶体管PT13被截止而晶体管NT12导通的结果，输出信号Q复位成低电平。
此后，即使输入源极移位寄存器20的输出信号Sy的低电平，也由于源极移位寄存器20的输出信号Sx为低电平，晶体管NT14导通，此前的输出信号Q因是低电平，故晶体管NT13导通，因此保持输出信号Q为如图5所示的低电平。
这样一来，输入源极移位寄存器20的输出信号Sx的高电平后，至输入源极移位寄存器20的输出信号Sy的高电平为止的期间，因SR-FF11的输出信号Q为高电平，故控制信号ENB1为高电平。即是说，不管输入电平移位器LS1的时钟信号GCK1是有效期间，还是非有效期间，控制信号ENB1为高电平，能使电平移位器LS1的电平移位动作停止。另外，电平移位器LS1的输出信号OUT1在停止电平移位动作后，也保持停止前的状态。
(电平移位器LS1)图9示出电平移位器LS1构成的电路图。如图所示，电平移位器LS1包括P沟道MOS晶体管PT31～PT33(以下称晶体管PT31～PT33)，N沟道MOS晶体管NT31～NT35(以下称晶体管NT31～NT35)，倒相器I31～I33，NAND电路31，NOR电路32。由晶体管PT33、晶体管NT35、倒相器I31、NAND电路31、NOR电路32构成输出控制部30。
电平移位器LS1中，来自电平移位器控制电路10的控制信号ENB1分别输入晶体管PT31的栅极、晶体管PT32的栅极、晶体管NT32的栅极、NAND电路31中的一方输入端，以及倒相器I31的输入端。
晶体管PT31的源极连接驱动电压Vdd的电源线，其漏极连接晶体管NT31的漏极和漏极和栅极、晶体管NT32的漏极、晶体管NT33的栅极。
晶体管NT31的源极连接电源电压Vss的电源线和晶体管NT32的源极，其栅极连接自身的漏极。
晶体管NT32的源极连接电源电压Vss的电源线，其漏极连接晶体管NT31和NT33的栅极。
另外，驱动电压Vdd是电平移位后的高电平的电压，电源电压Vss是电平移位后的低电平的电压。但这里，假设只进行时钟信号GCK1的向高电平的驱动电压Vdd的升压，而电源电压Vss等于时钟信号GCK1的低电平的电压。
晶体管PT32的源极连接驱动电压Vdd的电源线，其漏极连接晶体管NT33的漏极和倒相器I32的输入端。
晶体管NT33的源极连接时钟信号GCK1的输入端，栅极连接晶体管NT31的栅极，漏极连接倒相器I32的输入端。
晶体管NT34的栅极连接初始化信号INI的输入端，源极连接电源电压Vss的电源线，漏极连接倒相器I32的输入端。
NAND电路31的一方输入端连接控制信号ENB1的控制信号线，另一方输入端连接倒相器I33的输出端。另外，NAND电路31的输出端连接晶体管PT33的栅极。这样，NAND电路31的输出信号OC_P便被输入到晶体管PT33的栅极。
晶体管PT33的源极连接驱动电压Vdd的电源线，其漏极连接倒相器I32的输入端。
倒相器I31的输入端连接控制信号ENB1的控制信号线，倒相器I31的输出端连接NOR电路32的一方输入端。
NOR电路32的另一方输入端连接倒相器I33的输出端。另外，NOR电路32的输出端连接晶体管NT35的栅极，这样一来，NOR电路32的输出信号OC_N便被输入晶体管NT35的栅极。
晶体管NT35的源极连接电源电压Vss的电源线，其漏极连接倒相器I32的输入端。
倒相器I32的输出端连接倒相器I33的输入端。而倒相器I33的输出端连接电平移位器LS1的次级所连接的电路，输出电平移位器LS1的输出信号OUY1。
以下，说明该电平移位器LS1的动作。
首先，对电平移位器LS1的初始化动作进行说明。在电平移位器LS1不稳定的初始状态中，为使其为稳定状态，将高电平(驱动电压Vdd)的初始化信号INI输入到晶体管(初始化用晶体管)NT34的栅极。
通过使初始化信号INI为高电平，晶体管NT34成为导通状态。因此，当倒相器I32的输入电压成为电源电压Vss，电压从从倒相器I32的逻辑反转电压下降时，对倒相器I33的输入端输出驱动电压Vdd的电压。结果，倒相器I33的输出电压成为电源电压Vss(时钟信号GCK1的低电平)，倒相器I33输出具有电源电压Vss的输出信号OUT1。
高电平的初始化信号INI，在电平移位器LS1的输出信号OUT1达到电源电压Vss之前的期间被输入，之后的通常状态中，具有通常低电平(电源电压Vss)的初始化信号INI被输入到晶体管NT34的栅极。
因此，晶体管NT34在通常状态下为非导通状态。这时，在控制信号ENB1低电平状态下，NAND电路31的输出信号OC_P为高电平，晶体管PT33为截止状态，NOR电路32的输出信号OC_N为低电平，晶体管NT35为截止状态，因此，输出控制部30不动作。这样，电平移位器LS1从不稳定的初始状态转移到稳定状态，成为电平移位动作状态(有效状态)。
再有，在初始化信号INI为高电平期间，低电平的信号被输入到时钟信号GCK1的输入端。这是因为，当初始化信号INI为高电平的期间，高电平的信号被输入时钟信号GCK1的输入端时，晶体管NT33为非导通状态，电流i’c从晶体管PT32的漏极与倒相器I32的输入端的连接点流入倒相器I32，存在着妨碍晶体管NT34对在倒相器I32之中构成的MOS晶体管的栅极施加电源电压Vss的可能性。
其次，对电平移位器LS1中的电平移位动作进行说明。电平移位动作状态中，因控制信号ENB1低电平，晶体管(恒流电源晶体管)PT31为导通状态，晶体管NT32为截止状态，故晶体管PT31起恒流电源作用。因此驱动电压Vdd与电源电压Vss之间的电压作为电平移位动作用的电压被输出到晶体管NT31的栅极。该电压称作补偿电压。
补偿电压在正常状态中为晶体管NT31的阈值电压值Vth或比阈值电压高出若干的电压。因此晶体管NT31也为导通状态。这时，因控制信号ENB1的电压是低电平，晶体管(控制用晶体管)NT32为非导通状态。
另外，控制信号ENB1低电平时，晶体管(恒流电源晶体管)PT32为导通状态，故起恒流电源的作用。
流过晶体管PT32的正常电流I’a流向晶体管PT32的漏极与倒相器I32的输入端的连接点(设沿该方向流动的电流为正)。流过晶体管NT33的电流I’b流向时钟信号GCK1的输入端(设沿该方向流动的电流为正)。此外，设从晶体管PT32的漏极与倒相器I32的输入端的连接点流到倒相器I32的电流为I’c，沿该方向流动的电流为正。
输入晶体管NT31的栅极的补偿电压也输入表示与晶体管NT31实质上等同性能的晶体管NT33的栅极，因此在晶体管NT33的栅极被加上晶体管NT33的阈值电压值Vth或比阈值电压值Vth高出若干的电压。
由于时钟信号GCK1的电压被加到晶体管NT33的源极上，因此能相对于时钟信号GCK1电压的若干变化，控制流过晶体管NT33的电流。
由于时钟信号GCK1低电平时，施加在晶体管NT33的栅·源间的电位差或为晶体管NT33的阈值电压值Vth，或为比阈值电压值Vth高出若干的电压，因此晶体管NT33为导通状态。在晶体管NT33的导通状态中，正常电流I’a流向时钟信号GCK1的输入端一方(贯通电流)。
另外，以从晶体管PT32的漏极与倒相器I32的输入端的连接点流到倒相器I32的方向作为正的电流I’c，成为流向时钟信号GCK1的输入端一方的引入电流，故为负的电流。
因此，对倒相器I32之中构成的MOS晶体管的栅极充电的电荷被放电，电位下降，当电压从倒相器I32的逻辑反转电压下降时，就对倒相器I33的输入端输出驱动电压Vdd的电压。结果，倒相器I33的输出信号OUT1便为电源电压Vss(时钟信号GCK1的低电平)。
利用这种电平移位动作，电平移位器LS1变换时钟信号GCK1的低电平为规定的电源电压的低电平即电源电压Vss。也就是，时钟信号GCK1的低电平期间即非有效期间中的电平移位动作，利用正常电流即贯通电流i1(参照图9)流过晶体管PT31和晶体管NT31的串联电路(补偿部)，和正常电流即贯通电流i2(参照图9)流过晶体管PT32和晶体管NT33的串联电路(电平移位部)，使发生晶体管PT32的漏极与晶体管NT33的漏极的连接点的电压，并用该电压来实现。
另一方面，因时钟信号GCK1高电平时，施加在晶体管NT33的栅·源间的电位差为比晶体管NT33的阈值电压值Vth来得小，流过晶体管NT33的电流I’b为零，或几乎没有。
因此，由于流到晶体管PT32的漏极与倒相器I32输入端的连接点的定电流I’a的大部分流向倒相器I32的输入端，故电流I’c为正的电流。其结果，正电荷对倒相器I32之中构成的MOS晶体管的栅极充电，该MOS晶体管栅极的电压上升。
假如该MOS晶体管栅极的电压超过倒相器I32的逻辑反转电压，则对倒相器I33的输入端输出Vss的电压，其结果，倒相器I33输出驱动电压Vdd。因此，时钟信号GCK1的高电平的电压，从低于驱动电压Vdd的电压升压到驱动电压Vdd，作为输出信号OUT1输出。
利用这样的电平移位动作，电平移位器LS1将时钟信号GCK1的高电平变换为规定的电源电压的高电平即驱动电压Vdd。
下面，说明输入到电平移位器LS1的控制信号ENB1高电平的情况，也就是使电平移位器LS1中的电平移位动作停止的情况。
这时，因高电平被输入到晶体管PT31的栅极，晶体管PT31成非导通状态，不起恒流电源的作用。另外，晶体管PT32也一样，成为非导通状态，故恒流电源晶体管P4不起恒流电源的作用。
另一方面，因输入到晶体管NT32的栅极的信号为高电平，故晶体管NT32为导通状态，电源电压Vss被输入晶体管NT31和晶体管NT33的栅极。因此，晶体管NT31和晶体管NT33成为非导通状态。
其结果，电平移位器LS1的电平移位功能(电平移位动作)成为停止状态。这时，因晶体管PT31和晶体管NT31共同为非导通状态，故由两晶体管构成的串联电路中不存在贯通电流i1。因晶体管PT32和晶体管NT33也共同为非导通状态，故电流I’b实质上为零，晶体管PT32和晶体管NT33的串联电路也不存在贯通电流i2。因而，通过使电平移位器LS1为停止状态，不流过电流i1和电流i2，因此能削减电耗。
另外，在电平移位器LS1中各控制信号ENB1为高电平，电平移位器LS1停止作为电平移位器的功能时，控制信号ENB1的高电平被输入输出控制部30中的NAND电路31的一方输入端。另外，控制信号ENB1因经倒相器I31输入到输出控制部30中的NOR电路32的一方输入端，因此输入低电平。
这里，在停止电平移位动作之前(控制信号ENB1从低电平变为高电平之前)的倒相器I33的输出信号OUT1是高电平时，控制信号ENB1的高电平与倒相器I33的输出信号OUT1的高电平被输入到NAND电路31的两输入端。因此，从NAND电路31输出到晶体管PT33的栅极的输出信号OC_P为低电平，晶体管PT33成导通状态。
另外，这时，从倒相器I31输出的低电平信号与倒相器I33的输出信号OUT1的高电平被输入到NOR电路32的两输入端。因此，从NOR电路32输出到晶体管NT35的栅极的输出信号OC_N为低电平，晶体管NT35成非导通状态。
其结果，倒相器I32的输入电压为驱动电压Vdd，电源电压Vss的电压输出到倒相器I33的输入端。这样一来，倒相器I33的输出电压为电源电压Vdd，倒相器I33输出具有驱动电压Vdd的输出信号OUT1。因此，电平移位器LS1的输出信号OUT1被保持为停止电平移位动作之前的状态即高电平。
另一方面，在停止电平移位动作之前的倒相器I33的输出信号OUT1是低电平时，控制信号ENB1的高电平与倒相器I33的输出信号OUT1的低电平被输入到NAND电路31的两输入端。因此，从NAND电路31输出到晶体管PT33的栅极的输出信号OC_P为高电平，晶体管PT33成非导通状态。
另外，这时，从倒相器I31输出的低电平信号与倒相器I33的输出信号OUT1的低电平，被输入到NOR电路32的两输入端。因此，从NOR电路32输出到晶体管NT35的栅极的输出信号OC_N为高电平，晶体管NT35成导通状态。
其结果，倒相器I32的输入电压为电源电压Vss，驱动电压Vdd的电压输出到倒相器I33的输入端。这样一来，倒相器I33的输出电压为电源电压Vss(时钟信号GCK1的低电平)，倒相器I33输出具有电源电压Vss的输出信号OUT1。因此，电平移位器LS1的输出信号OUT1被保持为停止电平移位动作之前的状态即低电平。
如上所述，本实施形态的电平移位器电路1中，在输入到电平移位器控制电路10的源极移位寄存器20的输出信号Sx到达高电平后，至源极移位寄存器20的输出信号Sy到达高电平为止的期间，使电平移位器LS1的电平移位动作停止。
这样一来，能削减占电耗中非常大的比例的、由补偿部和电平移位部的贯通电流引起的在MOAS晶体管的沟道电阻和配线电阻中的电耗。
另外，在电平移位器电路1中，不仅在输入到电平移位器LS1的时钟信号低电平(非有效)时，而且即使在高电平时，在源极移位寄存器20的输出信号Sx到达高电平后，至源极移位寄存器20的输出信号Sy到达高电平为止的期间，也使电平移位器LS1的电平移位动作停止。
而且，电平移位器电路1具备输出控制部30，在电平移位动作停止时，保持电平移位器LS1的输出信号OUT1为电平移位动作停止之前的状态。即是说，在使电平移位动作停止时，不管输入到电平移位器LS1的时钟信号是高电平还是低电平，保持电平移位器LS1的输出信号OUT1为电平移位动作停止之前的状态。
这样一来，电平移位器电路1中，能大幅度削减电耗的同时，能适当且稳定地驱动连接于电平移位器LS1的次级的电路。
(变形例)电平移位器LS1的构成不限于上述的构成，例如也可以是图10所示的构成。图中，对具有与图9所含部件相同功能的部件标注相同的标号，并省略其说明。
图10所示的电平移位器LS1，用输出控制部30b和倒相器I35取代图9中的输出控制部30和倒相器I32、I33。
该图所示的电平移位器LS1包括P沟道MOS晶体管PT31、PT32、PT34～PT36(下称晶体管PT31，PT32，PT34～PT36)，N沟道MOS晶体管NT31～NT34，NT36～NT38(下称晶体管NT31～NT34，NT36～NT38)，倒相器I34，I35。由倒相器I34、晶体管PT34～PT36、晶体管NT36～NT38构成输出控制部30b。
该电平移位器LS1中，来自电平移位器控制电路10的控制信号ENB1分别输入到晶体管PT31的栅极，晶体管PT32的栅极，晶体管NT32的栅极，倒相器I34的输入端，晶体管NT37的栅极。
晶体管PT31的源极连接驱动电压Vdd的电源线，其漏极连接晶体管NT31的漏极和栅极，晶体管NT32的漏极，晶体管NT33的栅极。
晶体管NT31的源极连接电源电压Vss的电源线和晶体管NT32的源极，其栅极连接自身的漏极。
晶体管NT32的源极连接电源电压Vss的电源线，其漏极连接晶体管NT31和NT33的栅极。
晶体管PT32的源极连接驱动电压Vdd的电源线，其漏极分别连接晶体管NT33的漏极，晶体管NT34的漏极，晶体管PT35的漏极，晶体管NT36的漏极，晶体管PT36的栅极，晶体管NT38的栅极。，晶体管NT33的源极连接时钟信号GCK1的输入端，栅极连接晶体管NT31的栅极，漏极分别连接晶体管NT34的漏极、晶体管PT35的漏极、晶体管NT36的漏极、晶体管PT36的栅极、晶体管NT38的栅极。
晶体管NT34的栅极连接初始化信号INI的输入端，源极连接电源电压Vss的电源线，漏极连接晶体管PT35的漏极、晶体管NT36的漏极、晶体管PT36的栅极、晶体管NT38的栅极。
倒相器I34的输出端连接晶体管PT34的栅极。
晶体管PT34的源极连接驱动电压Vdd的电源线，其漏极连接晶体管PT35的源极。
晶体管PT35的漏极连接晶体管NT36的漏极、晶体管PT36的栅极、晶体管NT38的栅极。另外，晶体管PT35的栅极连接晶体管NT36的栅极、晶体管PT36的漏极、晶体管NT38的漏极、倒相器I35的输入端。
晶体管NT36的源极连接晶体管NT37的漏极，晶体管NT37的源极连接电源电压Vss的电源线。
晶体管PT36的源极连接驱动电压Vdd的电源线，漏极连接晶体管NT38的漏极和倒相器I35的输入端。
晶体管NT38的源极连接电源电压Vss的电源线。
倒相器I35的输出端连接电平移位器LS1的次级所接的电路，输出电平移位器LS1的输出信号OUT1。
下面，说明该电平移位器LS1的动作。
首先，说明电平移位器LS1的初始化动作。在电平移位器LS1不稳定的初始状态中，为使其为稳定状态，将高电平(驱动电压Vdd)的初始化信号INI输入到晶体管NT34的栅极。
通过使初始化信号INI为高电平，晶体管NT34成为导通状态。因此，由于晶体管PT36为导通状态，晶体管NT38为截止状态，因此倒相器I35的输入电压成为驱动电压Vdd，输出具有电源电压Vss的输出信号OUT1。
高电平的初始化信号INI，在电平移位器LS1的输出信号OUT1达到电源电压Vss之前的期间被输入，之后的通常状态中，具有通常低电平(电源电压Vss)的初始化信号INI被输入到晶体管NT34的栅极。
因此，晶体管NT34在通常状态下为非导通状态。这时，在控制信号ENB1低电平状态下，晶体管PT34和晶体管NT37为截止状态。这样，电平移位器LS1成为电平移位动作状态(有效状态)。
通过这种初始化，电平移位器LS1从不稳定的初始状态转移到稳定的状态，成为有效状态。
在初始化信号INI为高电平期间，低电平的信号被输入到时钟信号GCK1的输入端。这是因为，当初始化信号INI为高电平的期间，高电平的信号被输入时钟信号GCK1的输入端时，晶体管NT33为非导通状态，电流i’c从晶体管PT32流入晶体管PT36和晶体管NT38的栅极，存在着妨碍晶体管NT34对晶体管PT36和晶体管NT38的栅极施加电源电压Vss的可能性。
其次，对电平移位器LS1中的电平移位动作进行说明。在电平移位动作状态中，因控制信号ENB1低电平，晶体管PT31为导通状态，晶体管NT32为截止状态，故晶体管PT31起恒流电源作用。因此，驱动电压Vdd与电源电压Vss之间的电压作为电平移位动作用的电压(补偿电压)被输出到晶体管NT31的栅极。
补偿电压在正常状态中为晶体管NT31的阈值电压值Vth或比阈值电压Vth高出若干的电压。因此，晶体管NT31也为导通状态。这时，因控制信号ENB1的电压是低电平，晶体管(控制用晶体管)NT32为非导通状态。
另外，控制信号ENB1低电平时，晶体管(恒流电源晶体管)PT32为导通状态，故起恒流电源的作用。
流过晶体管PT32的正常电流I’a，流向晶体管PT32的漏极与晶体管PT36和晶体管NT38的栅极的连接点(设沿该方向流动的电流为正)。流过晶体管NT33的电流I’b，流向时钟信号GCK1的输入端(设沿该方向流动的电流为正)。此外，设从晶体管PT32的漏极与晶体管PT36和晶体管NT38的栅极的连接点A流到晶体管PT36和晶体管NT38的栅极的电流为I’c，沿该方向流动的电流为正。
输入晶体管NT31的栅极的补偿电压也输入表示与晶体管NT31实质上等同性能的晶体管NT33的栅极，因此在晶体管NT33的栅极被加上晶体管NT33的阈值电压值Vth或比阈值电压值Vth高出若干的电压。
由于时钟信号GCK1的电压被加到晶体管NT33的源极上，因此能相对于时钟信号GCK1电压的若干变化，控制流过晶体管NT33的电流。
由于时钟信号GCK1低电平时，施加在晶体管NT33的栅·源间的电位差或为晶体管NT33的阈值电压值Vth，或为比阈值电压值Vth高出若干的电压，因此晶体管NT33为导通状态。在晶体管NT33的导通状态下，正常电流I’a流向时钟信号GCK1的输入端一方(贯通电流)。
另外，以从晶体管PT32的漏极与晶体管PT36和晶体管NT38的栅极的连接点A流到晶体管PT36和晶体管NT38的栅极的电流I’c，成为流向时钟信号GCK1的输入端一方的引入电流，故为负的电流。
这样一来，晶体管PT36为导通状态，晶体管NT38为截止状态，驱动电压Vdd被输入倒相器I35的输入端。结果，倒相器I35的输出信号OUT1便为电源电压Vss(时钟信号GCK1的低电平)。
利用这种电平移位动作，电平移位器LS1变换时钟信号GCK1的低电平为规定的电源电压的低电平即电源电压Vss。也就是，时钟信号GCK1的低电平期间即非有效期间中的电平移位动作，利用正常电流即贯通电流i1(参照图10)流过晶体管PT31和晶体管NT31的串联电路(补偿部)，和正常电流即贯通电流i2(参照图10)流过晶体管PT32和晶体管NT33的串联电路(电平移位部)，使发生晶体管PT32的漏极与晶体管NT33的漏极的连接点的电压，并用该电压来实现。
另一方面，因时钟信号GCK1高电平时，施加在晶体管NT33的栅·源间的电位差为比晶体管NT33的阈值电压值Vth来得小，流过晶体管NT33的电流I’b为零，或几乎没有。
因此，由于流到晶体管PT32的漏极与晶体管PT36和晶体管NT38的栅极的连接点A的定电流I’a的大部分流向晶体管PT36和晶体管NT38的栅极，因此电流I’c为正的电流。其结果，由于晶体管PT36为截止状态，晶体管NT38为导通状态，电源电压Vss被输入倒相器I35的输入端。其结果，倒相器I35输出驱动电压Vdd的电压。因此，时钟信号GCK1的高电平的电压，从低于驱动电压Vdd的电压升压到驱动电压Vdd，作为输出信号OUT1输出。
利用这样的电平移位动作，电平移位器LS1将时钟信号GCK1的高电平变换为规定的电源电压的高电平即驱动电压Vdd。
下面，说明输入到电平移位器LS1的控制信号ENB1高电平的情况，也就是使电平移位器LS1中的电平移位动作停止的情况。
这时，因高电平被输入到晶体管PT31的栅极，晶体管PT31成非导通状态，不起恒流电源的作用。另外，晶体管PT32也一样，成为非导通状态，故恒流电源晶体管PT32不起恒流电源的作用。
另一方面，因输入到晶体管NT32的栅极的信号为高电平，故晶体管NT32为导通状态，电源电压Vss被输入晶体管NT31和晶体管NT33的栅极。因此，晶体管NT31和晶体管NT33成为非导通状态。
其结果，电平移位器LS1的电平移位功能(电平移位动作)成为停止状态。这时，因晶体管PT31和晶体管NT31共同为非导通状态，故由两晶体管构成的串联电路中不存在贯通电流i1。因晶体管PT32和晶体管NT33也共同为非导通状态，故电流I’b实质上为零，晶体管PT32和晶体管NT33的串联电路也不存在贯通电流i2。因而，通过使电平移位器LS1为停止状态，不流过电流i1和电流i2，故能削减电耗。
另外，在电平移位器LS1中各控制信号ENB1为高电平，电平移位器LS1停止作为电平移位器的功能时，输出控制部30b中的倒相器I34输出低电平的信号到晶体管PT34的栅极。这样，晶体管PT34为导通状态。另外，因高电平的信号被输入晶体管NT37的栅极，故晶体管NT37为导通状态。
这里，在停止电平移位动作之前(控制信号ENB1从低电平变为高电平之前)的倒相器I35的输出信号OUT1是高电平时，输入到倒相器I35的输入端的信号OB是低电平(参照图11)。因此，晶体管PT35为导通状态，晶体管NT36为截止状态。结果，因晶体管PT34和晶体管NT35为导通状态，驱动电压Vdd被输入晶体管PT36和晶体管NT38的栅极。因而，晶体管PT36为截止状态，晶体管NT38为导通状态，电源电压Vss被输入倒相器I35的输入端。这样一来，倒相器I35输出具有驱动电压Vdd的输出信号OUT1。从而，电平移位器LS1的输出信号OUT1被保持在停止电平移位动作之前的状态即高电平。
另一方面，在停止电平移位动作之前的倒相器I35的输出信号OUT1是低电平时，输入到倒相器I35的输入端的信号OB为高电平(参照图11)。因此晶体管PT35为截止状态，晶体管NT36为导通状态，结果，因晶体管NT36和晶体管NT37为导通状态，电源电压Vss被输入晶体管PT36和晶体管NT38的栅极。因而，晶体管PT36为导通状态，晶体管NT38为截止状态，驱动电压Vdd被输入倒相器I35的输入端。这样一来，倒相器I35输出具有电源电压Vss的输出信号OUT1。因此，电平移位器LS1的输出信号OUT1被保持为停止电平移位动作之前的状态、即低电平状态。
因此，在电平移位器电路1中，用图10所示的电平移位器LS1时，也能进行与用图9所示电平移位器LS1时同样的动作。
另外，本实施形态中，在源极移位寄存器20的输出信号Sx到达高电平后，至源极移位寄存器20的输出信号Sy到达高电平为止的期间，使电平移位器LS1的电平移位动作停止，但不限于此。例如也可根据一方的信号或两方的信号到达低电平的时刻，进行电平移位动作的控制。也可以在源极移位寄存器20的输出信号Sx到达高电平后，至源极移位寄存器20的输出信号Sy为高电平，进而到达低电平为止的期间，使电平移位动作停止。
另外，本实施形态中，根据源极移位寄存器20的输出信号Sx和Sy生成控制电平移位器LS1的电平移位动作的控制信号，但不限于此。能用在实行从时钟信号GCK1的非有效向有效的转换所对应的电平移位动作之后，至实行从该时钟信号GCK1的有效向非有效的转换所对应的电平移位为止的期间中可适当设定使电平移位动作停止的期间的信号。作为这种信号，最好用与时钟信号GCK1的频率相同的，或比时钟信号GCK1的频率更高频率的信号。
例如，也可以用时钟信号GCK1的有效期间输入的，输入的顺序(或信号的电平(低电平与高电平)转换的顺序)决定的2种信号，生成控制信号ENB1。作为这种信号的1个，例如可用输入到源极移位寄存器20的起始脉冲SSP。
或者，也可以用时钟信号GCK1的有效期间多次输入的(信号电平多次转换的)1种信号生成控制信号ENB1。在这种场合，例如只要根据上述1种信号的输入次数(或信号电平的转换次数)生成控制信号ENB1即可。
另外，本实施形态中，不使时钟信号CK1反转，进行电平移位，并从电平移位器LS1输出，但有时也从电平移位器输出对时钟信号进行电平移位并反转的信号。这种情况当然也相当于将时钟信号的高电平或低电平进行电平移位到电源电压的高电平或低电平上，因此能适用本发明的技术思想。
因此，电平移位器，一般地包括在每个时钟信号中，只要进行电平移位动作，使时钟信号的高电平变换为规定的电源电压的高电平和低电平的一方的电平，同时使时钟信号的低电平变换为上述的电源电压的高电平和低电平的另一方的电平即可。以下的实施形态中也一样。
另外，根据电平移位器电路1，电平移位器LS1在时钟信号GCK1为低电平时使电平移动作停止的场合，通过用对电源电压Vss的有源下拉发生的代替电压，替代用补偿部和电平移位部流过贯通电流发生的电压，来生成并输出替代由电平移位动作产生的时钟信号GCK1的变换后电平即电源电压Vss的非有效电平(电源电压Vss)。
本实施形态中，以上述非有效电平作为电源电压Vss，但只要是不使连接于电平移位器电路1的次级的电路动作的电平即可。另外，即使通过对驱动电压Vdd的有源上拉来发生代替电压，只要与此一致地更换倒相器的级数，也能得到非有效电平。
在这种构成中，代替上述贯通电流流动，是对倒相器I32的输入级MOS晶体管的栅极的充放电电流流过晶体管NT35的，与此同时发生的各MOS晶体管的开关中的各栅极的充放电电流流过的程度，故总能得到削减电耗和非有效期间用的电平。
另外，本实施形态中，为进行有源上拉或有源下拉，用了晶体管NT35那样的有源元件，但不限于此，替换这种有源元件，进行对用具有大电阻值的电阻的驱动电压Vdd的上拉或对电源电压Vss的下拉，也能得到同样的效果。
另外，根据电平移位器电路1，电平移位器LS1作为电平移位部的贯通电流流动的电路，具备由开关MOS晶体管构成的升压部，所述开关MOS晶体管包括对源极输入时钟信号GCK1的MOS晶体管即晶体管NT33。
该升压部是在电平移位器LS1的电平移位动作中使导通正常电流的电流驱动型，将时钟信号CK1的高电平升压到更高的电源电压的高电平即驱动电压Vdd。
晶体管NT33的阈值的大小，即使是比输入的时钟信号GCK1的振幅更高的那种特性较差的MOS晶体管，通过具备这种升压部，将振幅比电源电压的高电平(驱动电压Vdd)与低电平(电源电压Vss)的电位差更小的时钟信号GCK1，只在时钟信号GCK1的有效期间进行电平移位也成为可能。
另外，不限于升压部，在具有将时钟信号的低电平降压到更低的电源电压的低电平的降压部时，或具备升压部和降压部两者时也有同样的效果。
另外，本实施形态中，说明了具备由包括对源极输入时钟信号GCK1的MOS晶体管即晶体管NT33的开关MOS晶体管构成的升压部，但不限于此。例如也可能用包括对栅极输入时钟信号GCK1的MOS晶体管的开关MOS晶体管构成，在电平移位器LS1的电平移位动作中使正常电流导通的电流驱动型的、将时钟信号GCK1的高电平和低电平的一方升压到比时钟信号GCK1的高电平更高的电源电压的高电平的升压部，和将时钟信号GCK1的高电平和低电平的另一方降压到比时钟信号GCK1的低电平更低的电源电压的低电平的降压部的至少一方的构成。
根据此构成，MOS晶体管的阈值的大小，即使是比输入的时钟信号的振幅更高的那种特性较差的MOS晶体管，通过具备电流流动型的升压部和降压部的至少一方，，将振幅比电源电压的高电平与低电平的电位差更小的时钟信号，只在有效期间进行电平移位也成为可能。
另外，由于输入信号被输入MOS晶体管的栅极，故阻止不要的电流在输入输入信号用的端子部流入流出是可能的。
对本发明的另一实施形态的电平移位器电路进行说明。图12示出本实施形态的电平移位器电路1b的概略构成的电路方框图。电平移位器电路1b是实施形态1的图2所示的显示装置100中的电平移位器组2所具备的、将去到栅极驱动器的时钟信号GCK1和GCK2进行电平移位的电路。图13是电平移位器电路1b中的时序图。只要不作特别说明，与实施形态1中所用的部件和信号的标号相同的标号，用作具有相同功能的，可作相同变形(构成变更)的部件和信号的标号，并省略其说明。
本实施形态的电平移位器电路1b，与实施形态1的电平移位器电路1相同，是作为显示装置100中的扫描信号线驱动用的栅极驱动器的一部分起作用的电路。安装电平移位器电路1b的位置，与实施形态1中的电平移位器电路1相同，可以是栅极驱动器4的外部，也可以是内部。
如图12所示，电平移位器电路1b具备电平移位器控制电路10b、电平移位器LS1、电平移位器LS2。此外，电平移位器LS2与电平移位器LS1的构成相同，将输入的时钟信号GCK2的高电平进行电平移位，升压到电平移位器LS2的次级所连接的电路(未图示)的驱动电压Vdd，作为输出信号OUT2输出。这里，假设时钟信号GCK2的高电平比次级所连接的电路的驱动电压Vdd来得低。电平移位器LS1，LS2可以是实施形态1中图9所示的构成，也可以是图10所示的构成。
本实施形态中，时钟信号信号GCK1、GCK2是具有高电平期间互不重叠的相位的2种时钟信号，各时钟信号GCK1、GCK2的各高电平期间的占空度低于(100×0.5)％。而且，各时钟信号GCK1、GCK2的高电平期间是使各电平移位器LS1、LS2的次级所连接的电路动作的有效期间，各时钟信号GCK1、GCK2的低电平期间是不使各电平移位器LS1、LS2的次级所连接的电路动作的非有效期间。
电平移位器控制电路10b，根据源极驱动器3内具备的源极移位寄存器20的输出信号Sx、Sy和电平移位器LS1、LS2的输出信号OUT1、OUT2，生成控制电平移位器LS1、LS2的动作用的控制信号ENB1、ENB2。
电平移位器电路1b中，控制信号ENB1、ENB2在高电平时，使停止该控制信号对应的电平移位器LS1、LS2的电平移位动作，在低电平时，使该控制信号对应的电平移位器LS1、LS2进行电平移位动作。
图13的时序图中的斜线部，表示电平移位器LS1或LS2是停止电平移位动作的状态。电平移位器LS1的输出信号OUT1的波形中所示的斜线部表示电平移位器LS1的电平移位动作的停止期间。电平移位器LS2的输出信号OUT2的波形中所示的斜线部表示电平移位器LS2的电平移位动作的停止期间。
如图所示，电平移位器电路1b中，输入一方的电平移位器的时钟信号为高电平的期间中，停止另一方的电平移位器的电平移位动作。
此外，在输入有效的时钟信号的电平移位器中，在源极移位寄存器20的输出信号Sx到达高电平后，至源极移位寄存器20的输出信号Sy到达高电平为止的期间，也停止电平移位动作。另外，在停止电平移位动作时，其电平移位器的输出信号保持为停止电平移位动作之前的输出状态。
有关源极移位寄存器20的构成及其输出信号Sx、Sy，是与实施形态1相同的。
图14示出电平移位器控制电路10b的构成方框图。如图所示，电平移位器控制电路10b包括置位复位触发器(SR-FF)11、NOR电路12a、倒相器13a、NOR电路12b、倒相器13b。SR-FF11的构成与实施形态1相同。
SR-FF11的输出信号Q如图14所示，分别输入NOR电路12a的一方输入端和NOR电路12b的一方输入端。
NOR电路12a中的另一方输入端上输入电平移位器LS2的输出信号OUT2，NOR电路12b中的另一方输入端上输入电平移位器LS1的输出信号OUT1。
NOR电路12a的输出被输入到倒相器13a，经反转，作为控制信号ENB1输出到电平移位器LS1。NOR电路12b的输出被输入到倒相器13b，经反转，作为控制信号ENB2输出到电平移位器LS2。
这样一来，电平移位器LS1，LS2的一方有效期间中(OUT1，OUT2的一方高电平期间中)，高电平信号被输入生成另一方的电平移位器的控制信号用的NOR电路，因此如图13所示，上述另一方的电平移位器的控制信号ENB1或ENB2为高电平。也就是，NOR电路12a，12b起到作为检测另一方电平移位器的有效期间(输出信号高电平期间)的有效期间检测单元的作用。
另外，由于在源极移位寄存器20的输出信号Sx被输入后，至源极移位寄存器20的输出信号Sy被输入为止的期间中，SR-FF11的输出信号Q为高电平，故控制信号ENB1，ENB2一起为高电平。即是说，不仅输入非有效的时钟信号的电平移位器，而且输入有效的时钟信号的电平移位器，其控制信号也为高电平。
电平移位器LS2与电平移位器LS1构成同样，其动作也一样。但在电平移位器LS2的晶体管PT31，PT32，NT32的栅极，倒相器I31的输入端，NAND电路31的一方输入端上，不是输入控制信号ENB1，而是输入控制信号ENB2。另外，晶体管NT33的源极上，不是输入时钟信号GCK1，而是输入时钟信号GCK2。而且，电平移位器LS2输出输出信号OUT2。
如上所述，电平移位器电路1b，在各电平移位器LS1，LS2的一方输出高电平的信号期间中，另一方的电平移位器停止电平移位动作。因此，在不需要将输入的时钟信号变换为不同电平的电平移位动作的另一方电平移位器的非有效期间，能削减占电耗非常大的比例的，因补偿部和电平移位部的贯通电流引起的在MOS晶体管的沟道电阻和配线电阻中的电耗。结果，大幅度降低了电平移位器电路1b的电耗。
另外，在输入有效期间的时钟信号的电平移位器中，也在源极移位寄存器20的输出信号Sx到达高电平后，至源极移位寄存器20的输出信号Sy到达高电平为止的期间，停止电平移位动作。
这样一来，能进一步削减电平移位器电路1b中的电耗。
另外，电平移位器电路1b，在电平移位器LS1，LS2中分别具备在停止电平移位动作时将电平移位器LS1，LS2的输出信号OUT1，OUT2保持为停止电平移位动作前的状态的输出控制部30。也就是，在停止电平移位动作时，输入到电平移位器LS1，LS2的时钟信号不管是低电平或高电平，保持电平移位器LS1，LS2的输出信号OUT1，OUT2为各自的停止电平移位器中的电平移位动作之前的状态。
这样一来，电平移位器电路1b中能大幅度削减电耗，同时适当且稳定地驱动电平移位器LS1，LS2的次级所连接的电路。
本实施形态中，说明了用具有高电平期间互不重叠的相位的信号作为2种时钟信号GCK1，GCK2的情况，但不限于此，不管是具有低电平期间互不重叠的相位的2种时钟信号，还是具有高电平期间互不重叠的相位和低电平期间互不重叠的相位两者的2种时钟信号，都适用本发明的技术思想。
本实施形态中，不使各时钟信号GCK1，GCK2反转地进行电平移位，并从各电平移位器LS1，LS2输出，但有时也使时钟信号电平移位并反转，从电平移位器输出。
这种情况相当于将时钟信号的高电平或低电平进行电平移位到电源电压的高电平或低电平，所以当然也能适用本发明的技术思想。
因此，电平移位器，一般地包括在每个时钟信号中，只要进行电平移位动作，使时钟信号的高电平变换为规定的电源电压的高电平和低电平的一方的电平，同时使时钟信号的低电平变换为上述的电源电压的高电平和低电平的另一方的电平即可。以下的实施形态中也一样。
另外，根据电平移位器电路1b，各电平移位器LS1·LS2各自在相当于输入的时钟信号GCK1，GCK2的非有效期间中的另一方时钟信号的有效期间的特定期间，通过用对电源电压Vss的有源下拉发生的代替电压，替代用补偿部和电平移位部流过贯通电流发生的电压，来生成并输出替代由电平移位动作产生的时钟信号GCK1·GCK2的变换后电平即电源电压Vss的非有效电平(电源电压Vss)。
上述非有效电平，这里作为电源电压Vss，但只要是不使电平移位器电路1b的次级电路动作的电平即可。另外，即使通过对驱动电压Vdd的有源上拉使发生代替电压，只要与此一致地更换倒相器的级数，也能得到非有效电平。
这种构成中，代替上述贯通电流流动，是对倒相器I32的输入级MOS晶体管的栅极的充放电电流流过晶体管NT35的，与此同时发生的各MOS晶体管的开关中的各栅极的充放电电流流过的程度，因此总能得到削减电耗和非有效期间用的电平。
另外，为进行有源上拉或有源下拉，用了晶体管NT35那样的有源元件，但不限于此，代替这种有源元件，进行对用具有大电阻值的电阻的驱动电压Vdd的上拉或对电源电压Vss的下拉，也能得到同样的效果。
另外，根据电平移位器电路1b，由于各时钟信号GCK1，GCK2互不重叠的高电平期间的占空度小于(100×0.5)％，2种的各时钟信号GCK1，GCK2的高电平期间之间不会互相重叠，故可根据需要自由地设定各时钟信号GCK1，GCK2的有效期间，进行电平移位动作。具有2种时钟信号互不重叠的低电平期间，且其占空度小于(100×0.5)％的情况，也一样。
另外，根据电平移位器电路1b，各电平移位器LS1，LS2各自作为补偿部和电平移位部的贯通电流流动的电路，具备由开关MOS晶体管构成的升压部，所述开关MOS晶体管包括对源极输入时钟信号GCK1，GCK2的MOS晶体管即晶体管NT33。
该升压部是在各电平移位器LS1，LS2的电平移位动作中使导通正常电流的电流驱动型，将各时钟信号CK1，CK2的高电平升压到更高的电源电压的高电平即驱动电压Vdd。
晶体管NT33的阈值的大小，即使是比输入的各时钟信号GCK1，GCK2的振幅更高的那种特性较差的MOS晶体管，通过具备这种升压部，将振幅比电源电压的高电平(驱动电压Vdd)与低电平(电源电压Vss)的电位差更小的各时钟信号GCK1，GCK2只在时钟信号GCK1，GCK2的有效期间进行电平移位也成为可能。
另外，不限于升压部，在具有将时钟信号的低电平降压到更低的电源电压的低电平的降压部时，或具备升压部和降压部两者时，也有同样的效果。
另外，根据电平移位器电路1b，各时钟信号GCK1，GCK2的互不重叠的高电平期间是各时钟信号GCK1，GCK2的有效期间。而且，各电平移位器LS1，LS2中，在输入另一方电平移位器的时钟信号的各有效期间，停止对各时钟信号GCK1，GCK2的电平移位动作。
因此，在该期间中的，源极移位寄存器20的输出信号Sx到达高电平之前，和源极移位寄存器20的输出信号Sy从高电平到达低电平之后，仅输入高电平的时钟信号的电平移位器为电平移位动作状态。
另外，本实施形态中，说明了在输入一方的电平移位器的时钟信号是有效时使停止另一方的电平移位器中的电平移位动作，并在输入源极移位寄存器的输出信号Sx之后，至输入源极移位寄存器20的输出信号Sy为止的期间，使停止所述一方的电平移位器的电平移位动作的电平移位器电路1b，但电平移位器电路1b的构成不限于此。
例如，也可以只根据源极移位寄存器20的输出信号Sx和Sy进行电平移位器LS1，LS2的电平移位动作的控制。这时，例如只要如图15所示的电平移位器控制电路10c那样变更电平移位器电路1b中的电平移位器控制电路10b的构成即可。即，只要将SR-FF11的输出信号Q作为控制电平移位器LS1，LS2的电平移位动作的控制信号ENB1，ENB2，输出到各电平移位器LS1，LS2即可。
图16示出这种情况的时序图。如图所示，电平移位器LS1，LS2中，不管输入的时钟信号GCK1，GCK2是有效，还是非有效，在源极移位寄存器20的输出信号Sx到达高电平之后，至源极移位寄存器20的输出信号Sy到达高电平为止的期间，停止电平移位动作。
另外，也可以构成为，在将有效的时钟信号输入到电平移位器LS1，LS2的一方的期间，且在源极移位寄存器20的输出信号Sx到达高电平之后，至源极移位寄存器20的输出信号Sy到达高电平为止的期间，停止另一方电平移位器的电平移位动作。
这时，例如只要如图17所示的电平移位器控制电路10d那样变更电平移位器电路1b中的电平移位器控制电路10b的构成即可。即，只要将电平移位器控制电路10b中的NOR电路12a置换为NAND电路14a，将NOR电路12b置换为NAND电路14b即可。
在该构成中，如图18所示，SR-FF11的输出信号Q与电平移位器LS2的输出信号OUT2一起高电平时，控制电平移位器LS1的电平移位动作的控制信号ENB1为高电平，使电平移位器LS1的电平移位动作停止。又在SR-FF11的输出信号Q与电平移位器LS1的输出信号OUT1一起高电平时，控制电平移位器LS2的电平移位动作的控制信号ENB2为高电平，使电平移位器LS2的电平移位动作停止。
另外，也可以构成为，在输入有效的时钟信号的电平移位器中的，源极移位寄存器20的输出信号Sx到达高电平之后，至源极移位寄存器20的输出信号Sy到达高电平为止的期间，停止电平移位动作。
这时，如19所示，只要将SR-FF11的输出信号Q与电平移位器LS1的输出信号OUT1输入到图17的电平移位器控制电路10d中的NAND电路14a的各输入端，将SR-FF11的输出信号Q与电平移位器LS2的输出信号OUT2输入到NAND电路14ba的各输入端，就行。
在该构成中，如图20所示，SR-FF11的输出信号Q与电平移位器LS1的输出信号OUT1一起高电平时，控制电平移位器LS1的电平移位动作的控制信号ENB1为高电平，使电平移位器LS1的电平移位动作停止。又在SR-FF11的输出信号Q与电平移位器LS2的输出信号OUT2一起高电平时，控制电平移位器LS2的电平移位动作的控制信号ENB2为高电平，使电平移位器LS2的电平移位动作停止。
另外，本实施形态中，在源极移位寄存器20的输出信号Sx到达高电平之后，至源极移位寄存器20的输出信号Sy到达高电平为止的期间，使电平移位器LS1的电平移位动作停止，但不限于此。例如，不限于根据信号Sx，Sy到达高电平的时刻控制电平移位动作的构成，也可以根据一方信号或两方信号到达低电平的时刻进行电平移位动作的控制。
另外，本实施形态中，根据源极移位寄存器20的输出信号Sx和Sy生成控制电平移位器LS1的电平移位动作的控制信号ENB1，ENB2，但不限于此。
例如，也可以用在时钟信号GCK1的有效期间输入的，输入的顺序(或信号电平(低电平与高电平)转换的顺序)决定的2种信号，生成控制信号ENB1，ENB2。作为这样的信号之一，例如可以用输入到源极移位寄存器20的起始脉冲SSP。
或者，可用在时钟信号GCK1的有效期间多次输入的(信号电平多次转换的)1种信号，生成控制信号ENB1。这时，例如只要根据上述1种信号的输入次数(或信号电平转换次数)生成控制信号ENB1即可。
对本发明的又一实施形态进行说明。只要不作特别说明，与实施形态1和2中所用的部件和信号的标号相同的标号，用作具有相同功能的，可作相同变形(构成变更)的部件和信号的标号，并省略其说明。
图21示出本实施形态的电平移位器电路1c的概略构成的电路方框图。电平移位器电路1c是例如实施形态1的图2所示的显示装置100中的电平移位器组2所具备的、将去到栅极驱动器4的时钟信号GCK1，GCK2，…，GCKn(n是大于2的整数)进行电平移位的电路。即，实施形态2中说明了具备2个电平移位器LS1，LS2的电平移位器电路1b，但本实施形态中，如图所示，说明具备更多个(n个)电平移位器LS1，LS2，…，LSn的电平移位器电路1c。各电平移位器LS1，LS2，…，LSn的构成与实施形态1所述的电平移位器LS1是相同的。另外，图2中只图示时钟信号GCK1，GCK2，但栅极驱动器4中输入n个时钟信号GCK1，GCK2，…，GCKn。
另外，n是大于2的整数，各电平移位器LS1，LS2，…，LSn分别电平移位各时钟信号GCK1，GCK2，…，GCKn的高电平，从低于次级所连接的电路的驱动电压Vdd的电压升压到上述驱动电压Vdd，输出作为各输出信号OUT1，OUT2，…，OUTn。
各时钟信号GCK1，GCK2，…，GCKn是具有高电平期间互不重叠的相位的n种时钟信号，各时钟信号GCK1，GCK2，…，GCKn的各高电平期间的占空度小于(100×1/n)％。又，各时钟信号GCK1，GCK2，…，GCKn的高电平期间是使各电平移位器LS1，LS2，…，LSn的次级所连接的电路动作的有效期间，各时钟信号的低电平期间是不使各电平移位器的次级所连接的电路动作的非有效期间。
安装电平移位器电路1c的位置与实施形态1和2中的电平移位器电路1和1b一样，可以是栅极驱动器4的外部，也可以是内部。
电平移位器控制电路10f根据源极驱动器3内具备的源极移位寄存器20的输出信号Sx、Sy和电平移位器LS1，LS2，…，LSn的输出信号OUT1，OUT2，…，OUTn，生成控制电平移位器LS1，LS2，…，LSn的动作用的控制信号ENB1、ENB2，…，ENBn。
电平移位器电路1c中，控制信号ENB1，ENB2，…，ENBn在高电平时，使停止该控制信号对应的电平移位器LS1，LS2，…，LSn的电平移位动作，在低电平时，使该控制信号对应的电平移位器进行电平移位动作。
图22示出电平移位器控制电路10f的构成方框图。如图所示，电平移位器控制电路10f包括置位复位触发器(SR-FF)11，NOR电路151，152，…，15n，NOR电路161，162，…，16n，倒相器171，172，…，17n，NOR电路18。
各NOR电路151，152，…，15n中的一方的输入端上分别输入各电平移位器LS1，LS2，…，LSn的输出信号OUT1，OUT2，…，OUTn。这样，各NOR电路151，152，…，15n起到检测各电平移位器LS1，LS2，…，LSn的有效期间的有效期间检测单元的作用。
各电平移位器LS1，LS2，…，LSn的输出信号OUT1，OUT2，…，OUTn分别输入到n端的NOR电路18中的各输入端。然后该NOR电路18的输出信号SOUT被输入到各NOR电路151，152，…，15n另一输入端。
各NOR电路151，152，…，15n的输出端分别连接各NOR电路161，162，…，16n中的一方输入端。而各NOR电路161，162，…，16n中的另一方输入端上输入SR-FF11的输出信号Q。
各NOR电路161，162，…，16n中的输出端分别连接各倒相器171，172，…，17n的输入端。而从各倒相器171，172，…，17n的输出端输出的控制信号ENB1，ENB2，…，ENBn，如图21所示，分别输入到各电平移位器，LS1，LS2，…，LSn。
图23是电平移位器电路1c中的时序图。如图所示，电平移位器电路1c中利用上述构成，在输入1个电平移位器的时钟信号为高电平(有效)期间，停止其他电平移位器的电平移位动作。另外，输入有效的时钟信号的电平移位器，在源极移位寄存器20的输出信号Sx到达高电平之后，至源极移位寄存器20的输出信号Sy到达高电平为止的期间，停止电平移位动作。
各电平移位器LS1，LS2，…，LSn的输出信号，与实施形态1和2相同，在使电平移位动作停止时，被保持为电平移位动作停止前的状态。因此，电平移位器电路1c中，能大幅度削减电耗，同时能适当且稳定地驱动各电平移位器LS1，LS2，…，LSn的次级所连接的电路。
另外，本实施形态中，在输入1个电平移位器的时钟信号为高电平(有效)期间，停止其他电平移位器的电平移位动作，而且，对输入有效的时钟信号的电平移位器，在源极移位寄存器20的输出信号Sx到达高电平之后，至源极移位寄存器20的输出信号Sy到达高电平为止的期间，停止电平移位动作，但不限于此。
例如，也可以只根据源极移位寄存器20的输出信号Sx和Sy，进行各电平移位器LS1，LS2，…，LSn的电平移位动作的控制。这时，只要如图24所示的电平移位器控制电路10g那样变更电平移位器电路1c中的电平移位器控制电路10f的构成就行。
即，只要对各电平移位器LS1，LS2，…，LSn分别输出SR-FF11的输出信号Q，作为控制信号ENB1，ENB2，…，ENBn，就行。
这样一来，如图25所示，在源极移位寄存器20的输出信号Sx到达高电平之后，至源极移位寄存器20的输出信号Sy到达高电平为止的期间，能使各电平移位器LS1，LS2，…，LSn的电平移位动作停止。
另外，也可以如图26所示的电平移位器控制电路10h那样变更电平移位器1c中的电平移位器控制电路10f的构成。
如图所示，电平移位器控制电路10h具备SR-FF11，NAND电路191，192，…，19n，倒相器171，172，…，17n。
各NAND电路191，192，…，19n的一方输入端上，输入SR-FF11的输出信号Q。而在各NAND电路191，192，…，19n的另一方输入端上，分别输入各电平移位器LS1，LS2，…，LSn的输出信号OUT1，OUT2，…，OUTn。
各NAND电路191，192，…，19n的输出端分别连接各倒相器171，172，…，17n的输入端。
从各倒相器171，172，…，17n的输出端输出的控制信号ENB1，ENB2，…，ENBn，分别输入到电平移位器LS1，LS2，…，LSn。
在这般构成的电平移位器电路中，如图27的时序图所示，输入有效的时钟信号的电平移位器中，在源极移位寄存器20的输出信号Sx的高电平被输入到电平移位器控制电路10h之后，至源极移位寄存器20的输出信号Sy的高电平被输入到电平移位器控制电路10h为止的期间，其电平移位器的电平移位动作被停止。
另外，也可以如图28所示的电平移位器控制电路10i那样变更电平移位器电路1c中的电平移位器控制电路10f的构成。
如图所示，电平移位器控制电路10i是电平移位器控制电路10f中的NOR电路161，162，…，16n分别置换为NAND电路161’，162’，…，16n’的构成。即，电平移位器控制电路10i具备SR-FF11，NOR电路151，152，…，15n，NAND电路161’，162’，…，16n’，倒相器171，172，…，17n，NOR电路18。
在各NOR电路151，152，…，15n中的一方输入端上，分别输入各LS1，LS2，…，LSn的输出信号OUT1，OUT2，…，OUTn。这样一来，各NOR电路151，152，…，15n，起到检测各电平移位器LS1，LS2，…，LSn的有效期间的有效期间检测单元的作用。
各LS1，LS2，…，LSn的输出信号OUT1，OUT2，…，OUTn，分别输入到n端的NOR电路18中的各输入端。而该NOR电路18的输出信号SOUT，被输入到各NOR电路151，152，…，15n中的另一方输入端。
各NOR电路151，152，…，15n中的输出端，分别连接各NAND电路161’，162’，…，16n’中的一方输入端。而在各NAND电路161’，162’，…，16n’中的另一方输入端上，输入SR-FF11的输出信号Q。
各NAND电路161’，162’，…，16n’中的输出端分别连接各倒相器171，172，…，17n的输入端。从各倒相器171，172，…，17n的输出端输出的控制信号ENB1，ENB2，…，ENBn，分别输入各电平移位器LS1，LS2，…，LSn。
在这样构成的电平移位器电路中，如图29的时序图所示，对1个电平移位器输入有效的时钟信号期间，在源极移位寄存器20的输出信号Sx的高电平被输入到电平移位器控制电路10i之后，至源极移位寄存器20的输出信号Sy的高电平被输入到电平移位器控制电路10i为止的期间，其他的电平移位器的电平移位动作被停止。
对本发明的又一实施形态进行说明。只要不作特别说明，与实施形态1至3中所用的部件和信号的标号相同的标号，用作具有相同功能的，可作相同变形(构成变更)的部件和信号的标号，并省略其说明。
上述的各实施形态中，说明了用只在特定的一方向上进行移位动作的源极移位寄存器20的输出信号Sx，Sy，来控制电平移位器电路中的电平移位动作的构成。与此相对，本实施形态中，说明用正方向和逆方向的两个方向上转换移位方向的双向源极移位寄存器的输出信号Sx，Sy的构成。
本实施形态中，说明将双向源极移位寄存器应用于用实施形态1中说明过的电平移位器电路1的构成的情况，但不限于此，也可应用于用上述各实施形态中说明过的任一种电平移位器电路的构成。
图30是与本实施形态的电平移位器电路一起的显示装置100所具备的双向源极移位寄存器(源极移位寄存器)20b的方框图。如该图所示，双向源极移位寄存器20b中，除了来自控制电路2的起始脉冲信号SSP，时钟信号SCK外，还输入移位方向控制信号LR，LRB。这里，移位方向控制信号LRB是移位方向控制信号LR的反转信号。
图31是双向源极移位寄存器20b的方框图。如该图所示，双向源极移位寄存器20b包括倒相器I21。多级触发器FF1，FF2，…，FFm-1，FFm，以及开关SW1～SW6。
对奇数级的触发器输入基准时钟信号SCK，对偶数级的触发器输入用倒相器I21反转了基准时钟信号的信号。
第一级触发器FF1通过开关SW1连接到起始脉冲信号SSP的输入端。开关SW1上事先输入移位方向控制信号LR，在移位方向控制信号LR高电平时开通，起始脉冲信号SSP被输入第一级触发器FF1。
而且，在移位方向控制信号LR高电平时，对第二级以后的触发器(触发器FF2，FF3，…，FFm)输入其前级触发器的输出信号。
这样，由于基准时钟信号信号SCK和起始脉冲信号SSP，开始源极移位寄存器20的正方向的移位动作，从各触发器FF1～FFm依次输出输出信号S1～Sm。
另一方面，最后级触发器FFm通过开关SW2，连接到起始脉冲信号SSP的输入端。开关SW2上事先输入移位方向控制信号LRB，在移位方向控制信号LRB高电平时(移位方向控制信号LR低电平时)开通，起始脉冲信号SSP被输入最后级触发器FFm。
而且，在移位方向控制信号LRB高电平时，触发器FFm的输出信号输入触发器FFm-1，以后来自各触发器FFm-1，…，FF2的输出信号输入各自的前级触发器。
这样，由于基准时钟信号信号SCK和起始脉冲信号SSP，开始源极移位寄存器20的逆方向的移位动作，从各触发器FFm～FF1依次输出输出信号Sm～S1。
另外，第一级触发器FF1的输出端连接开关SW3和SW4的输入端。而且，开关SW3的输出端连接电平移位器电路1中的信号Sx的输入端，开关SW4的输出端连接电平移位器电路1中的信号Sy的输入端。另外，移位方向控制信号LR输入开关SW3，移位方向控制信号LRB输入开关SW4。
另外，最后级触发器FFm的输出端连接开关SW5和SW6的输入端。而且，开关SW5的输出端连接电平移位器电路1中的信号Sx的输入端，开关SW6的输出端连接电平移位器电路1中的信号Sy的输入端。另外，移位方向控制信号LRB输入开关SW5，移位方向控制信号LR输入开关SW6。
于是，各开关SW3～SW6在输入的移位方向控制信号LB或LRB高电平时开通，低电平时关闭。
这样，在双向源极移位寄存器20b的移位动作正方向时(移位方向控制信号LR高电平，移位方向控制信号LRB低电平时)，开关SW3和SW4开通，开关SW6和SW5关闭。结果，在移位方向正方向时，第一级触发器FF1的输出信号S1被输出，作为到电平移位器电路1的输出信号Sx，最后级触发器FFm的输出信号Sm被输出，作为到电平移位器电路1的输出信号Sy。
另一方面，在双向源极移位寄存器20b的移位动作逆方向时(移位方向控制信号LR高电平，移位方向控制信号LRB低电平时)，开关SW6和SW5开通，开关SW3和SW4关闭。结果，在移位方向逆方向时，最后级触发器FFm的输出信号Sm被输出，作为到电平移位器电路1的输出信号Sx，第一级触发器FF1的输出信号S1被输出，作为到电平移位器电路1的输出信号Sy。
这样一来，输出信号Sx和Sy到达高电平的时刻，总是输出信号Sx的一方来得早。因此，电平移位器电路1中，能适当控制电平移位动作。
上述的说明中，说明了用第一级触发器FF1的输出信号S1与最后级触发器FFm的输出信号Sm，生成到电平移位器电路1的输出信号Sx，Sy的情况，但不限于此。能用各级触发器的输出信号S1～Sm中任意2级的输出信号。但有必要使输出到电平移位器电路1的输出信号Sx，Sy的到达高电平的时刻，Sx一方比Sy更早。
如上面的说明，通过用第一级触发器FF1的输出信号S1与最后级触发器FFm的输出信号Sm，生成到电平移位器电路1的输出信号Sx，Sy，能将输出信号Sx与输出信号Sy的间隔做得更大。结果，由于加长了电平移位器电路1中使电平移位动作停止的期间，故电平移位器电路1中的低电耗化的效果更大。
说明本发明的又一实施形态。只要不作特别说明，与实施形态1～4中所用的部件和信号的标号相同的标号，用作具有相同功能的，可作相同变形(构成变更)的部件和信号的标号，并省略其说明。
上述的各实施形态中，说明了在具备源极移位寄存器的显示装置100中具有本发明的电平移位器电路的构成。与此相对，本实施形态中，说明将本发明的电平移位器电路应用于用SSD(源·共用·驱动)电路的显示装置中的情况。
图32是本实施形态的电平移位器电路1d的方框图。图33示出具备该电平移位器电路1d的矩阵型液晶显示装置(显示装置)200的构成的方框图。
如图33所示，显示装置200包括排列成矩阵形的多个像素PIX、电平移位器组2、驱动所述像素PIX的源极驱动器(数据信号线驱动电路)3、以及栅极驱动器(扫描信号线驱动电路)4。另外，为削减制造时的工时和配线电容，各像素与包含源极驱动器3和栅极驱动器4的周边电路是在同一基板上形成单板的单板电路。
源极驱动器包括SSD电路25。电平移位器组2与上述各实施形态相同，是由对输入的各信号进行电平移位的多个电平移位器构成的。
电平移位器电路1d包括电平移位器组2，将时钟信号GCK1，GCK2的高电平进行电平移位，升压到规定的电压并输出。电平移位器电路1d设于栅极驱动器4的外部(电平移位器组内)，但不限于此，与上述各实施形态一样，也可设于栅极驱动器4的内部。电平移位器电路1d的细节后面再述。
SSD电路25，在图像显示的水平期间，用开关将来自多条视频线(输入线)的信号(数据信号)分配到条数比视频线更多的源总线(数据信号线)。有关SSD电路用图34和图35来说明。
图34示出SSD电路25的方框图。如图所示，SSD电路25具备与视频信号线(视频线)V1～Vm(m为大于1的整数)的条数相同的m个开关组(SW组)，每个开关组包括开关(开关元件)SWR，SWG，SWB。然后，视频信号(数据信号)V1～Vm中的一个被输入各开关组。
各开关组中的开关SWR由N沟道MOS晶体管(晶体管)NTR和P沟道MOS晶体管(晶体管)PTR组成。在晶体管NTR和晶体管PTR的源极上，输入其开关组对应的视频信号(视频信号V1～Vm中之一)。
另外，在晶体管NTR的栅极上，经倒相器I51和I52输入来自外部的输入信号ASW1。在晶体管PTR的栅极上，经倒相器I53输入来自外部的输入信号ASW1。
而且，晶体管NTR和晶体管PTR的漏极连接到其开关组对应的源总线(源总线SLR1～SLRm中之一)。
各开关组中的开关SWG由N沟道MOS晶体管(晶体管)NTG和P沟道MOS晶体管(晶体管)PTG组成。在晶体管NTG和晶体管PTG的源极上，输入其开关组对应的视频信号(视频信号V1～Vm中之一)。
另外，在晶体管NTG的栅极上，经倒相器I54和I55输入来自外部的输入信号ASW2。在晶体管PTG的栅极上，经倒相器I56输入来自外部的输入信号ASW2。
而且，晶体管NTG和晶体管PTG的漏极，连接到其开关组对应的源总线(源总线SLG1～SLGm中之一)。
各开关组中的开关SWB由N沟道MOS晶体管(晶体管)NTB和P沟道MOS晶体管(晶体管)PTB组成。在晶体管NTB和晶体管PTB的源极上，输入其开关组对应的视频信号(视频信号V1～Vm中之一)。
另外，在晶体管NTB的栅极上经倒相器I57和I58输入来自外部的输入信号ASW3。在晶体管PTB的栅极上经倒相器I59输入来自外部的输入信号ASW3。
而且，晶体管NTB和晶体管PTB的漏极连接到其开关组对应的源总线(源总线SLB1～SLBm中之一)。
这样一来，SSD电路25用各输入信号ASW1、ASW2、ASW3控制各开关SWR、SWG、SWB。以每个开关SWR、SWG、SWB作为1个开关组，对应于该开关组，具有1个视频信号。该视频信号被输入到组内的各开关SWR、SWG、SWB全体，结果1条视频信号线通过开关SWR、SWG、SWB连接3条源总线。图34的情况，因视频信号线V1～Vm有m条，故源总线为3m条。
利用各输入信号ASW1，ASW2，ASW3开通各m个的各开关SWR、SWG、SWB，从各视频信号线V1～Vm对各源总线SLR1～SLRm，SLG1～SLGm，SLB1～SLBm供给视频信号。
用图35的时序图说明具体的动作。这里，各输入信号ASW1，ASW2，ASW3的信号以高电平作为有效期间即各开关开通的状态。
如图35所示，通过时间分割将水平期间作三分割，分配各部分作为各输入信号ASW1，ASW2，ASW3的信号。这样一来，各m个的各SWR，SWG，SWB依次开通，视频信号从m个视频信号供给3m条源总线。利用ASW1，ASW2，ASW3的各信号，依次连接视频信号线与源总线，但根据ASW1，ASW2，ASW3信号的有效期间也通过时间分割将视频信号线供给的视频信号进行三分割，供给各源总线对应的所要的数据，即，1个水平期间，对1条视频信号线将视频信号供给3条源总线。
另外，本实施形态中说明了通过时间分割将水平期间进行三分割的情况，但在将水平期间进行m分割(m为大于2的整数)时，也可用同样的考虑方法。
如图32所示，电平移位器电路1d包括电平移位器控制电路10j、电平移位器LS1，LS2。另外，到SSD电路25的输入信号ASW1和ASW3被输入电平移位器控制电路10j。
图36是电平移位器控制电路10j的方框图。如该图所示，电平移位器控制电路10j包括置位复位触发器(SR-FF)11，NOR电路51，NAND电路52a，52b，倒相器53a，53b。
SR-FF11的置位端上，输入输入信号ASW1，复位端上，输入输入信号ASW3。另外，输入信号ASW3也输入到NOR电路51的一方输入端。而NOR电路51的另一输入端上输入SR-FF11的输出信号Q。
另外，NOR电路51的输出端连接各NAND电路52a，52b中的一方的输入端。另在各NAND电路52a中的另一方输入端上，经倒相器53a输入电平移位器LS2的输出信号OUT2。而在各NAND电路52b中的另一方输入端上，经倒相器53b输入电平移位器LS1的输出信号OUT1。这样一来，NAND电路52a与倒相器53a，和NAND电路52b与倒相器53b各自起到检测电平移位器LS2和电平移位器LS1的有效期间的有效期间检测电路的作用。
而且，NAND电路52a的输出信号作为控制电平移位器LS1电平移位动作的控制信号ENB1，输出到电平移位器LS1。而，N AND电路52b的输出信号作为控制电平移位器LS2电平移位动作的控制信号ENB2，输出到电平移位器LS2。
图37是电平移位器电路1d的时序图。
电平移位器LS1的输出信号OUT1高电平时(时钟信号GCK1高电平时)，通过倒相器53b输入到NAND电路52b的一方输入端的信号为低电平。因此，NAND电路52b输出的电平移位器LS2的控制信号ENB2为高电平，停止电平移位器LS2的电平移位动作。
另一方面，电平移位器LS2的输出信号OUT2高电平时(时钟信号GCK2高电平时)，通过倒相器53a输入到NAND电路52a的一方输入端的信号为低电平。因此，NAND电路52a输出的电平移位器LS1的控制信号ENB1为高电平，停止电平移位器LS1的电平移位动作。
另外，当输入到SR-FF11的输入信号ASW1为高电平时，SR-FF11的输出信号Q就为高电平。因此，NOR电路51的输出信号为低电平，NAND电路52a，52b输出的控制信号ENB1，ENB2为高电平。这样一来，停止电平移位器LS1，LS2的电平移位动作。
另外，当输入到SR-FF11的输入信号ASW3为高电平时，SR-FF11的输出信号Q就为低高电平。但因输入信号ASW3也输入到NOR电路51的一方输入端，故NOR电路51的输出信号仍为低电平，使NAND电路52a，52b输出的控制信号ENB1，ENB2保持高电平。因此，在输入信号ASW3高电平的状态下，电平移位器LS1，LS2的电平移位动作仍然是停止。
然后，当输入信号ASW3从高电平变到低电平时，由于NOR电路51的两输入端的输入信号为低电平，因此从NOR电路51向NAND电路52a，52b的输出信号为高电平。这里，在电平移位器LS1，LS2之中，由于在一方的电平移位器的输出信号高电平时，对生成另一方的电平移位器的控制信号的NAND电路52a或者52b输入低电平的信号，因此仍然停止该另一方电平移位器的电平移位动作。另外，在电平移位器LS1，LS2之中，由于在一方的电平移位器的输出信号低电平时，对生成另一方电平移位器的控制信号的NAND电路52a或者52b输入高电平的信号，因此该另一方电平移位器为电平移位动作状态。
如上所述，本实施形态的电平移位器电路1d中，电平移位器控制电路10j，在对SSD电路25的输入信号ASW1从低电平变到高电平之后，至输入信号ASW3到达高电平，再变到低电平为止的期间，使电平移位器LS1，LS2的电平移位动作停止。
这样一来，能削减占电耗非常大的比率的、因补偿部和电平移位部的贯通电流产生的、在MOS晶体管的沟道电阻和配线电阻上的电耗。
另外，这样一来，电平移位器电路1d中，不仅在输入电平移位器LS1，LS2的时钟信号低电平(非有效)的期间中，而且在高电平(有效)的期间中，也使电平移位器LS2，LS2的电平移位动作停止。
另外，电平移位器电路1d中，在使电平移位动作停止时，保持电平移位器LS1，LS2的输出信号OUT1，OUT2为使电平移位动作停止之前的状态。
这样一来，电平移位器电路1中，能大幅度削减电耗的同时，适当且稳定地驱动电平移位器LS1的次级所连接的电路。
另外，电平移位器电路1d中，不仅在对SSD电路25的输入信号ASW1从低电平变到高电平之后，至输入信号ASW3从高电平变到低电平为止的期间，而且在一方的电平移位器的输出信号OUT1高电平的期间，使另一方电平移位器的电平移位动作停止。这样一来，有可能进一步大幅度削减电耗。
另外，电平移位器电路1d中，在对SSD电路25的输入信号ASW1从低电平变到高电平之后，至输入信号ASW3从高电平变到低电平为止的期间，使电平移位器LS1，LS2的动作停止，但不限于此。
例如，也可以在对SSD电路25的输入信号ASW1从低电平变到高电平之后，至输入信号ASW3变为高电平为止的期间，使电平移位器LS1，LS2的动作停止。这时，例如只要将输入信号ASW1输入SR-FF11的置位端，将ASW3输入复位端，将用倒相器反转SR-FF11的输出信号后的信号代替NOR电路51的输出信号，输入到NAND电路52a，52b即可。
另外，也可以代替输入信号ASW3，将输入信号ASW2输入到SR-FF11的复位端和NOR电路51的输入端。
另外，电平移位器电路1d中，在一方的电平移位器的输出信号OUT1高电平期间，使另一方的电平移位器的电平移位动作停止，但电平移位器电路1d的构成不限于此。
例如，也可以只根据对SSD电路25的输入信号ASW1和ASW2，进行电平移位器LS1，LS2的电平移位动作的控制。这时，只要用经倒相器反转电平移位器电路10j中的NOR电路51的输出信号后的信号，作为控制电平移位器LS1，LS2的电平移位动作的控制信号ENB1，ENB2即可。
另外，也可以是构成为，作为对电平移位器LS1，LS2的一方输入有效的时钟信号的期间，而且在SSD电路25的输入信号ASW1成为高电平后，至SSD电路25的输入信号ASW3从高电平转换到低电平为止的期间，停止另一方电平移位器的电平移位动作。
另外，也可以构成为，在输入有效的时钟信号的电平移位器中的，SSD电路25的输入信号ASW1成为高电平之后，至SSD电路25的输入信号AS3从高电平转换到低电平为止的期间，停止该电平移位器的电平移位动作。
另外，本实施形态中，说明了在具备电平移位器LS1，LS2的2个电平移位器的电平移位器电路1d中，用SSD电路25的输入信号控制电平移位动作的构成，但不限于此。例如也可以，与上述各实施形态一样，在具备1个电平移位器的电平移位器电路或具备n个电平移位器的电平移位器电路中，用SSD电路25的输入信号控制电平移位动作。
另外，在具备n个电平移位器的电平移位器电路中，用SSD电路25的输入信号控制电平移位动作时，也可以只根据到SSD电路25的输入信号ASW1和ASW3，进行各电平移位器的电平移位动作的控制。
另外，也可以是构成为，作为对1个电平移位器输入有效的时钟信号的期间，而且在SSD电路25的输入信号ASW1成为高电平后，至SSD电路25的输入信号ASW3从高电平转换到低电平为止的期间，停止另一方电平移位器的电平移位动作。
另外，也可以构成为，在输入有效的时钟信号的电平移位器中的，SSD电路25的输入信号ASW1成为高电平之后，至SSD电路25的输入信号AS3从高电平转换到低电平为止的期间，停止该电平移位器的电平移位动作。
另外，上述各实施形态中，说明了液晶显示装置(液晶图像显示装置)具备本发明的电平移位器电路的情况。这里，作为具备本发明的电平移位器电路的液晶显示装置，例如可以是用家庭用电源等进行显示的电视或个人计算机用显示器等，或者也可以是用干电池或充电电池等驱动的小型便携终端或手机，数码照相机，数码摄像机等的便携设备所备置的显示器。特别在将本发明的电平移位器电路应用于用干电池或充电电池驱动的便携设备所具备的液晶图像显示装置时，因能通过削减电耗来延长便携设备的可使用时间，因此是合适的。
另外，上述各实施形态中，是将本发明的电平移位器电路备置于电平移位器组2中的，作为栅极驱动器4的一部分起作用的，但不限于此，例如也可以备置于栅极驱动器4中。另外。本发明的电平移位器电路也可以作为源极驱动器3的一部分起作用。这时，只要适当选择为决定使电平移位动作停止的期间所用的信号，是与时钟信号相同频率或更高频率的信号，而且能合适地设定时钟信号的有效期间中的电平移位动作停止期间的信号即可。
另外，上述各实施形态中，说明了将本发明的电平移位器电路应用于由各像素PIX与周边驱动电路形成在同一基板上的单板电路构成的矩阵型液晶显示装置中的情况，但不限于此。本发明的电平移位器电路也可以备置于不是单板电路的驱动电路中，另外，也可以备置于矩阵型液晶显示装置以外的液晶显示装置的驱动电路中。另外本发明的电平移位器电路，不限于液晶显示装置的驱动器电路，可适用于将时钟信号升压并输出的其他一切电路(装置)中。
如上所述，本发明的电平移位器电路，具备电平移位器，该电平移位器用来进行将输入的时钟信号的高电平变换为规定的电源电压的高电平或低电平的一方的电平，同时将所述时钟信号的低电平变换为所述电源电压的高电平或低电平的另一方的电平的电平移位动作，输出上述电平移位后的输出信号，其中具备电平移位器控制单元，该电平移位器控制单元用来在进行从上述时钟信号的非有效向有效的转换所对应的电平移位动作之后，至进行从该时钟信号的有效向非有效的转换所对应的电平移位为止的期间中的特定期间，使上述电平移位动作停止，以及输出控制单元，该输出控制单元用来使电平移位动作停止中的上述输出信号的电平，保持在该电平移位动作停止前的状态。另外，上述时钟信号的有效期间，可以是高电平期间，或者可以是低期间。
根据上述的构成，上述电平移位器控制单元，用来在进行向上述时钟信号的有效的转换所对应的电平移位动作之后，至进行向非有效的转换所对应的电平移位为止的期间，使上述电平移位动作停止。而上述输出控制单元，用来使上述电平移位动作停止中的输出信号的电平，保持在停止上述移位动作之前的状态，即保持在对应于上述时钟信号有效的输出信号的电平。
这样一来，因在上述电平移位器的输出信号有效期间中，能停止电平移位动作，故能削减上述电平移位器电路的电耗。而且，即使在停止电平移位动作的期间中，因能将上述电平移位器的输出信号保持在电平移位动作停止前的状态，故能适当且稳定地驱动上述电平移位器的次级所连接的电路。
另外，也可以构成为，所述电平移位器控制单元，不但在上述特定期间，而且在上述时钟信号的非有效期间中的规定期间，使上述电平移位动作停止。
根据上述的构成，所述电平移位器控制单元，不但在上述特定期间，而且在上述时钟信号的非有效期间中的规定期间，也使上述电平移位动作停止。这样一来，能更加长使上述电平移位器的电平移位动作停止的期间，能进一步削减电耗。
另外，这时，上述输出控制单元也将电平移位动作停止中的输出信号的电平保持电平移位动作停止前的状态。即，在上述特定期间即上述时钟信号的有效期间停止有效电平移位动作时，保持上述电平移位器的输出信号为对应于上述时钟信号的有效期间的电平。另外，上述规定期间即上述时钟信号的非有效期间停止电平移位动作时，保持上述电平移位器的输出信号为上述时钟信号的非有效期间对应的电平。因而，能有效地削减电耗，而且能适当且稳定地驱动上述电平移位器的次级所连接的电路。
本发明的电平移位器电路，时钟信号每个具备电平移位器，用来进行将具有高电平期间互不重叠的相位和低电平期间互不重叠的相位中任一方的多种上述时钟信号的高电平变换为规定的电源电压的高电平和低电平的一方电平，同时将所述时钟信号的低电平变换为所述电源电压的高电平和低电平的另一方电平的电平移位动作，输出所述电平移位后的输出信号，其中具备有效期间检测单元，该有效期间检测单元用来检测输入到所述各电平移位器的上述时钟信号是有效期间还是非有效期间；电平移位器控制单元，该电平移位器控制单元用来对输入有效期间的上述时钟信号的电平移位器，在进行从上述时钟信号的非有效向有效的转换所对应的电平移位动作之后，至进行从该时钟信号的有效向非有效的转换所对应的电平移位为止的期间中的特定期间，使上述电平移位动作停止；以及输出控制单元，该输出控制单元用来使所述电平移位动作停止中的电平移位器的输出信号的电平，保持在电平移位动作停止前的状态。另外，上述时钟信号的有效期间，可以是高电平期间，或者可以是低期间。
根据上述的构成，上述电平移位器控制单元，用来对输入有效的时钟信号的电平移位器，在进行上述时钟信号的向有效的转换所对应的电平移位动作之后，至进行向非有效的转换所对应的电平移位为止的期间，使上述电平移位器的电平移位动作停止。而且，上述输出控制单元，用来使所述电平移位动作停止中的电平移位器的输出信号的电平，保持在电平移位动作停止前的状态即上述时钟信号有效所对应的输出信号的电平。
这样一来，在上述电平移位器的输出信号有效期间，因能停止电平移位动作，故能削减上述电平移位器电路的电耗。而且，在停止电平移位动作有期间中，因也能保持上述电平移位器的输出信号为电平移位动作停止前的状态，故能适当且稳定地驱动上述电平移位器的次级所连接的电路。
另外，也可以构成为，所述电平移位器控制单元，对于与输入所述有效期间的时钟信号的电平移位器不同的另一电平移位器，在上述特定期间，使上述电平移位动作停止。
根据上述的构成，上述电平移位器控制单元，不仅在输入有效期间的时钟信号的电平移位器中的上述特定期间，而且与该电平移位器不同的另一电平移位器也在上述特定期间中使电平移位动作停止。这样一来，能更加长使上述各电平移位器的电平移位动作停止的期间，进一步削减电耗。
另外，这种情况下，上述输出控制单元也保持电平移位动作停止中的输出信号的电平为电平移位动作停止前的状态。即，在输入有效期间的时钟信号的电平移位器的电平移位动作停止时，保持该电平移位器的输出信号为对应于时钟信号的有效的电平。另外，上述各时钟信号因具有高电平期间互不重叠的相位和低电平期间互不重叠的相位中的任意一方，故不同于输入有效期间的时钟信号的电平移位器的另一电平移位器，被输入非有效期间的时钟信号。因此，上述另一电平移位器保持其输出信号为上述时钟信号的非有效对应的电平。
这样一来，能有效地削减电耗，而且能适当且稳定地驱动上述电平移位器的次级所连接的电路。
另外，也可以构成为，所述电平移位器控制单元，在对所述各电平移位器中的任一个输入有效期间的时钟信号期间，使另一个电平移位器的电平移位动作停止。
这里，上述各时钟信号因具有高电平期间互不重叠的相位和低电平期间互不重叠的相位中的任意一方，故不同于输入有效期间的时钟信号的电平移位器的另一电平移位器，被输入非有效期间的时钟信号。因此，只要在使电平移位器电平移位动作停止时，保持非有效期间的时钟信号对应的输出信号即可。
根据上述的构成，输入有效的期间的时钟信号的电平移位器在上述在特定期间停止电平移位动作，同时，另一电平移位器在比上述特定期间更长的，输入上述电平移位器的时钟信号的有效期间，能使电平移位动作停止。因此，能更长的期间停止电平移位动作，故得到更大的电耗降低的效果。
另外，也可以构成为，所述电平移位器控制单元用另一个电平移位器的输出信号，决定在输入所述有效期间的时钟信号的电平移位器中的特定期间。根据上述的构成，电平移位器控制单元因由另一个电平移位器的输出决定在输入所述有效期间的时钟信号的电平移位器中的特定期间，故在对上述各电平移位器的任一个输入有效期间的时钟信号期间，能使另一个电平移位器的电平移位动作停止。
另外也可以，所述各时钟信号的互不重叠的高电平期间或低电平期间的占空度，当设所述时钟信号的种类为n种时，为不到(100×1/n)％。
根据上述的构成，由于多种时钟信号的高电平期间之间或低电平期间之间不能有互相重叠，因此能根据需要自由地设定有效期间，进行电平移位动作。
另外，也可以构成为，所述输出控制单元，在停止所述电平移位动作时，通过用对所述电源电压的拉高或拉低所发生的代替电压，使所述电平移位动作停止中的所述输出信号的电平保持在该电平移位动作停止前的状态。
根据上述的构成，在停止所述电平移位动作时，生成并输出用代替电压的输出信号，代替由电平移位动作产生的时钟信号的变换后电平的输出信号。这样一来，因通过电平移位动作的停止来削减电耗的同时，能保持输出信号的电平为电平移位动作停止前的状态，故能适当且稳定地驱动上述电平移位器的次级所连接的电路。
另外，也可以构成为，所述电平移位器，通过用对电平移位器的规定电路流过规定的正常电流所发生的规定电压，进行所述电平移位动作，所述电平移位器控制单元，阻止所述正常电流流过所述规定电路，使所述电平移位动作停止。
根据上述的构成，通过停止上述电平移位动作，能削减因流过上述正常电流引起的电耗。
另外，也可以构成为，所述电平移位器作为所述规定电路，用包括输入所述时钟信号到源极的MOS晶体管的开关MOS晶体管构成，包括在所述电平移位器的电平移位动作中使正常电流导通的电流驱动型的，将时钟信号的高电平和低电平的一方升压到高于时钟信号的高电平的所述电源电压的高电平的升压部，和将时钟信号的高电平和低电平的另一方降压到低于时钟信号的低电平的所述电源电压的低电平的降压部中的至少一方。
根据上述的构成，例如，MOS晶体管的阈值大小，即使是比输入的时钟信号的振幅高的那种特性比较差的MOS晶体管，也可通过备置电流驱动型的升压部和降压部的至少一方，有可能将振幅比电源电压的高电平与低电平的电位差更小的时钟信号，只在有效期间进行电平移位。
另外，也可以构成为，所述电平移位器作为所述规定电路，用包括输入所述时钟信号到栅极的MOS晶体管的开关MOS晶体管构成，包括在所述电平移位器的电平移位动作中使正常电流导通的电流驱动型的，将时钟信号的高电平和低电平的一方升压到高于时钟信号的高电平的所述电源电压的高电平的升压部，和将时钟信号的高电平和低电平的另一方降压到低于时钟信号的低电平的所述电源电压的低电平的降压部的至少一方。
根据上述的构成，例如，MOS晶体管的阈值大小，即使是比输入的时钟信号的振幅高的那种特性比较差的MOS晶体管，也可通过备置电流驱动型的升压部和降压部的至少一方，有可能将振幅比电源电压的高电平与低电平的电位差更小的时钟信号，只在有效期间进行电平移位。
另外，因输入信号被输入MOS晶体管的栅极，所以有可能阻止不需要的电流流入流出输入输入信号用的端子部。
另外，也可能构成为，所述电平移位控制单元用等同于所述各时钟信号的频率或高于所述各时钟信号的频率的信号，决定所述特定期间。
根据上述的构成，能在进行从上述的时钟信号的非有效向有效的转换对应的电平移位动作之后，至进行从该时钟信号的有效向非有效的转换对应的电平移位为止的期间，适当设定上述特定期间。
另外，也可以构成为，这时，所述电平移位控制单元用以特定顺序改变信号电平的2种信号，决定所述特定期间。
本发明的驱动电路，是包括多条扫描信号线、多条数据信号线、以及多个像素的显示装置所具备的，与预定周期的第1时钟信号同步地对各扫描信号线输出扫描信号的扫描信号线驱动电路，或者，从表示与预定周期的第2时钟信号同步地输入的所述各像素的显示状态的视频信号中，提取给连接到提供所述扫描信号的所述扫描信号线的所述各像素的数据信号，并输出到所述各数据信号线的数据信号线驱动电路，其中，包括上述的任一个所述的电平移位器电路，用所述电平移位器电路对所述第1时钟信号或第2时钟信号进行电平移位。
根据上述的构成，由于能削减对上述第1时钟信号或上述第2时钟信号进行电平移位用的电平移位器电路的电耗，因此能降低驱动电路的电耗。
另外，也可以构成为，本发明的驱动电路是向所述各扫描信号线输出所述扫描信号的扫描信号线驱动电路，所述电平移位器控制电路根据来自数据信号线驱动电路的输出信号决定所述特定期间。
根据上述的构成，在具备上述的任一个电平移位器电路的，与预定周期的第1时钟信号同步地向各扫描信号线输出扫描信号的扫描信号线驱动电路中，所述电平移位器控制电路根据来自数据信号线驱动电路的输出信号决定所述特定期间。这样一来，能适当地设定上述电平移位器电路中的电平移位动作的停止期间，并能降低上述电平移位器电路和驱动电路中的电耗。
另外，也可以构成为，所述电平移位器控制电路，在来自所述数据信号线驱动电路包括的、依次选择输出所提取的各数据信号的数据信号线用的选择单元的输出信号中，根据选择最初的数据信号线的输出信号与选择最后的数据信号线的输出信号，决定所述特定期间。
根据上述的构成，能取更长的上述电平移位器电路中的电平移位动作的停止期间。因此，能更有效地削减上述电平移位器电路和驱动电路中的电耗。
另外，也可以构成为，所述电平移位器控制电路，是所述数据信号线驱动电路包括的、依次选择输出所提取的各数据信号的数据信号线的用的选择单元，将依次选择所述数据信号线的方向更换为2方向的选择单元的输出信号中，根据选择最初的数据信号线的输出信号与选择最后的数据信号线的输出信号，决定所述特定期间。
根据上述的构成，在将上述选择单元选择数据信号线的方向更换为2方向的双向选择单元时，也能适当设定上述电平移位器电路中的电平移位动作的停止期间，能有效地削减上述电平移位器电路和驱动电路中的电耗。
另外，也可以构成为，所述电平移位器控制电路，在来自所述数据信号线驱动电路包括的、依次分配各多个数据信号到多于该各数据信号的输入线数的数据信号线的分配单元的输出信号中，根据所述分配的各数据信号的向最初的数据信号线的输出信号与向最后的数据信号线的输出信号，决定所述特定期间。
根据上述的构成，能取更长的上述电平移位器电路中的电平移位动作的停止期间。因此，能更有效地削减上述电平移位器电路和驱动电路中的电耗。
本发明的显示装置，包括上述的任一种的驱动电路。这样一来，能实现电耗低的显示装置。
另外，本发明并不限定上于上述的实施形态，在权利要求所示的范围内可作种种变更，适当组合不同的实施形态中分别揭示的技术手段而得到的实施形态也包含在本发明的技术范围内。
工业上的实用性本发明可应用于升压时钟信号的电压用的电平移位器电路。本发明的电平移位器电路，由于能降低电耗，因此适合于显示装置的驱动电路，特别是适合于小型便携终端和手机等便携设备所备置的显示装置的驱动电路。
权利要求
1.一种电平移位器电路，具备电平移位器，该电平移位器用来进行将输入的时钟信号的高电平变换为规定的电源电压的高电平或低电平的一方的电平，同时将所述时钟信号的低电平变换为所述电源电压的高电平或低电平的另一方的电平的电平移位动作，并输出所述电平移位后的输出信号，其特征在于，具备电平移位器控制单元，该电平移位器控制单元用来在进行从所述时钟信号的非有效向有效的转换所对应的电平移位动作之后，至进行从该时钟信号的有效向非有效的转换所对应的电平移位为止的期间中的特定期间，使所述电平移位动作停止；以及输出控制单元，该输出控制单元用来使电平移位动作停止中的所述输出信号的电平，保持在该电平移位动作停止前的状态。
2.如权利要求1所述的电平移位器电路，其特征在于，所述电平移位器控制单元，不但在所述特定期间，而且在所述时钟信号的非有效期间中的规定期间，使所述电平移位动作停止。
3.一种电平移位器电路，对每个时钟信号具备电平移位器，该电平移位器用来进行将具有高电平期间互不重叠的相位和低电平期间互不重叠的相位中任一方的多种所述时钟信号的高电平，变换为规定的电源电压的高电平和低电平的一方电平，同时将所述时钟信号的低电平变换为所述电源电压的高电平和低电平的另一方电平的电平移位动作，并输出所述电平移位后的输出信号，其特征在于，具备有效期间检测单元，该有效期间检测单元用来检测输入到所述各电平移位器的所述时钟信号是有效期间还是非有效期间；电平移位器控制单元，该电平移位器控制单元用来对输入有效期间的所述时钟信号的电平移位器，在进行从所述时钟信号的非有效向有效的转换所对应的电平移位动作之后，至进行从该时钟信号的有效向非有效的转换所对应的电平移位为止的期间中的特定期间，使所述电平移位动作停止；以及输出控制单元，该输出控制单元用来使所述电平移位动作停止中的电平移位器的输出信号的电平，保持在电平移位动作停止前的状态。
4.如权利要求3所述的电平移位器电路，其特征在于，所述电平移位器控制单元，对于与输入所述有效期间的时钟信号的电平移位器不同的另一电平移位器，在所述特定期间，使所述电平移位动作停止。
5.如权利要求3所述的电平移位器电路，其特征在于，所述电平移位器控制单元，在对所述各电平移位器中的任一个输入有效期间的时钟信号的期间，使另一个电平移位器的电平移位动作停止。
6.如权利要求5所述的电平移位器电路，其特征在于，所述电平移位器控制单元用另一个电平移位器的输出信号，决定在输入所述有效期间的时钟信号的电平移位器中的特定期间。
7.如权利要求3至6中任一项所述的电平移位器电路，其特征在于，所述各时钟信号的互不重叠的高电平期间或低电平期间的占空度，当设所述时钟信号的种类为n种时，为不到(100×1/n)％。
8.如权利要求1至7中任一项所述的电平移位器电路，其特征在于，所述输出控制单元，在停止所述电平移位动作时，通过用对所述电源电压的拉高或拉低所发生的代替电压，使所述电平移位动作停止中的所述输出信号的电平保持在该电平移位动作停止前的状态。
9.如权利要求1至8中任一项所述的电平移位器电路，其特征在于，所述电平移位器，通过用对电平移位器的规定电路流过规定的正常电流所发生的规定电压，进行所述电平移位动作，所述电平移位器控制单元，阻止所述正常电流流过所述规定电路，使所述电平移位动作停止。
10.如权利要求9所述的电平移位器电路，其特征在于，所述电平移位器作为所述规定电路，用包括输入所述时钟信号到源极的MOS晶体管的开关MOS晶体管构成，包括在所述电平移位器的电平移位动作中使正常电流导通的电流驱动型的、将时钟信号的高电平和低电平的一方升压到高于时钟信号的高电平的所述电源电压的高电平的升压部，以及将时钟信号的高电平和低电平的另一方降压到低于时钟信号的低电平的所述电源电压的低电平的降压部的至少一方。
11.如权利要求9所述的电平移位器电路，其特征在于，所述电平移位器作为所述规定电路，用包括输入所述时钟信号到栅极的MOS晶体管的开关MOS晶体管构成，包括在所述电平移位器的电平移位动作中使正常电流导通的电流驱动型的、将时钟信号的高电平和低电平的一方升压到高于时钟信号的高电平的所述电源电压的高电平的升压部，以及将时钟信号的高电平和低电平的另一方降压到低于时钟信号的低电平的所述电源电压的低电平的降压部的至少一方。
12.如权利要求1至11中任一项所述的电平移位器电路，其特征在于，所述电平移位控制单元用等同于所述各时钟信号的频率或高于所述各时钟信号的频率的信号，决定所述特定期间。
13.如权利要求12所述的电平移位器电路，其特征在于，所述电平移位控制单元用以特定顺序改变信号电平的2种信号，决定所述特定期间。
14.一种驱动电路，是包括多条扫描信号线、多条数据信号线、以及多个像素的显示装置所具备的、与预定周期的第1时钟信号同步地对各扫描信号线输出扫描信号的扫描信号线驱动电路，或者，从表示与预定周期的第2时钟信号同步地输入的所述各像素的显示状态的视频信号中，提取给连接到提供所述扫描信号的所述扫描信号线的所述各像素的数据信号，并向所述各数据信号线输出的数据信号线驱动电路，其特征在于，包括权利要求1至13中任一项所述的电平移位器电路，并用所述电平移位器电路对所述第1时钟信号或第2时钟信号进行电平移位。
15.如权利要求14所述的驱动电路，是对所述各扫描信号线输出所述扫描信号的扫描信号线驱动电路，其特征在于，所述电平移位器控制电路根据来自数据信号线驱动电路的输出信号，决定所述特定期间。
16.如权利要求15所述的驱动电路，其特征在于，所述电平移位器控制电路，在来自所述数据信号线驱动电路具备的、依次选择输出所提取的各数据信号的数据信号线用的选择单元的输出信号中，根据选择最初的数据信号线的输出信号与选择最后的数据信号线的输出信号，决定所述特定期间。
17.如权利要求16所述的驱动电路，其特征在于，所述电平移位器控制电路，是所述数据信号线驱动电路具备的、依次选择输出所提取的各数据信号的数据信号线用的选择单元，将依次选择所述数据信号线的方向更换为2方向的双向选择单元的输出信号中，根据选择最初的数据信号线的输出信号与选择最后的数据信号线的输出信号，决定所述特定期间。
18.如权利要求15所述的驱动电路，其特征在于，所述电平移位器控制电路，在来自所述数据信号线驱动电路具备的、依次分配各多个数据信号到多于该各数据信号的输入线数的数据信号线的分配单元的输出信号中，根据所述分配的各数据信号的向最初的数据信号线的输出信号和向最后的数据信号线的输出信号，决定所述特定期间。
19.一种显示装置，其特征在于，包括权利要求14至18中任一项所述的驱动电路。
全文摘要
电平移位器控制电路(10)根据源电平移位器(20)的输出信号(Sx和Sy)的输入定时，生成控制电平移位器(LS1)的电平移位动作的控制信号(ENB1)。作为电平移器(20)的输出信号(Sx和Sy)，用互相的输入间隔短于时钟信号(GCK1)的有效期间的信号。电平移位器(LS1)在停止电平移位动作期间，保持输出信号(OUT1)为停止电平移位动作前的状态。从而能降低电平移位器电路的电耗。
文档编号G02F1/133GK101040440SQ200580034828
公开日2007年9月19日 申请日期2005年9月16日 优先权日2004年10月14日
发明者松田英二, 横山真, 村上祐一郎 申请人:夏普株式会社