显示装置的制作方法

专利名称：显示装置的制作方法
技术领域：
本发明涉及显示装置，特别涉及驱动设有电压驱动型显示元件的像素的驱动电路的结构。
背景技术：
用以驱动液晶显示装置的传统的驱动电路，例如在下述日本专利文献1中公开。在下述专利文献1的图2中公开的驱动电路，在基于输入电压VIN驱动电容元件(数据线的负载电容)CL的电容元件驱动电路中设有将电流从第一电源VDD供给到电容元件CL的第一恒流源Q2，将电流从电容元件CL引入第二电源VSS的第二恒流源Q1，将输入电压VIN与供给电容元件CL的输出电压VOUT进行比较的第一比较电路10，以及将输入电压VIN与预定参考电压Vth12进行比较的第二比较电路11，其特征在于基于第二比较电路11的比较结果，将电容元件CL用第一电源VDD充电或用第二电源VSS放电，然后基于第一比较电路10的比较结果，使电容元件CL经由第一恒流源Q2充电或经由第二恒流源Q1放电，从而在电容元件CL的电压达到输入电压VIN的时刻保持电容元件CL的电压。
专利文献1特开2004-166039号公报(图2)发明内容但是，上述专利文献1中公开的传统的驱动电路存在以下所述的问题。
作为第一问题，存在由于基于第二比较电路11的比较结果，电容元件CL预先根据第一电源VDD充电或根据第二电源VSS放电，随着该数据线的充放电其耗电增大的问题。
作为第二问题，存在第一比较电路10和第二比较电路11的耗电大的问题。
作为第三问题，存在随着因第一比较电路10和第二比较电路11的比较动作而产生的延迟时间，在输入电压VIN和输出电压VOUT之间产生电压差(偏压)的问题。
本发明为解决这些问题构思而成，其目的在于得到能够降低因数据线的充放电而产生的耗电和因比较电路而产生的耗电，并因比较电路的延迟时间而产生的偏压的显示装置。
第一发明的显示装置，其特征在于包括设有电压驱动型的显示元件的像素，与所述像素连接的数据线即信号线，以及将与显示数据对应的灰度电压作为输入电压输入，并根据所述输入电压将输出电压写入到所述信号线的驱动电路；所述驱动电路包括与所述信号线分别有选择地连接的第一充电电路和第一放电电路，以及将当前写入周期输入的所述输入电压与之前写入周期设定的所述信号线的电压进行比较的比较电路，基于所述比较电路的比较结果，所述第一充电电路和所述第一放电电路的一方连接到所述信号线，从而所述信号线的电压设定为所述输入电压。
第二发明的显示装置，其特征在于包括设有电压驱动型的显示元件的像素，与所述像素连接的数据线即信号线，以及将与显示数据对应的灰度电压作为输入电压输入，并根据所述输入电压将输出电压写入到所述信号线的驱动电路；所述驱动电路包括与所述信号线分别有选择地连接的第一充电电路和第一放电电路，将所述信号线的电压设定为与最高灰度对应的电压和与最低灰度对应电压的中间电压的预充电电路，以及将所述输入电压和设定为所述中间电压的所述信号线的电压进行比较的比较电路；基于所述比较电路的比较结果，所述第一充电电路和所述第一放电电路的一方连接到所述信号线，从而所述信号线的电压设定为所述输入电压。
第三发明的显示装置，其特征在于包括设有电压驱动型的显示元件的像素，与所述像素连接的数据线，生成灰度电压的灰度电压生成电路，将所述灰度电压作为输入电压输入，并根据所述输入电压将输出电压输出的驱动电路，连接所述数据线和所述驱动电路的信号线，以及选择与显示数据对应的所述输出电压并写入到所述数据线的解码电路；所述驱动电路包括与所述信号线分别有选择地连接的第一充电电路和第一放电电路，以及将当前写入周期输入的所述输入电压和之前写入周期设定的所述信号线的电压进行比较的比较电路；基于所述比较电路的比较结果，所述第一充电电路和所述第一放电电路的一方连接到所述信号线，从而所述信号线的电压设定为所述输入电压。
第四发明的显示装置，其特征在于包括设有电压驱动型的显示元件的像素，与所述像素连接的数据线，生成灰度电压的灰度电压生成电路，将所述灰度电压作为输入电压输入，并根据所述输入电压将输出电压输出的驱动电路，连接所述数据线和所述驱动电路的信号线，以及选择与显示数据对应的所述输出电压并写入到所述数据线的解码电路；所述驱动电路包括与所述信号线分别有选择地连接的第一充电电路和第一放电电路，将所述信号线的电压设定为与最高灰度对应的电压和与最低灰度对应的电压的中间电压的预充电电路，以及将所述输入电压与设定为所述中间电压的所述信号线的电压进行比较的比较电路；基于所述比较电路的比较结果，所述第一充电电路和所述第一放电电路的一方连接到所述信号线，从而所述信号线的电压设定为所述输入电压。
(发明效果)依据第一发明的显示装置，能够减少因信号线的充放电而产生的耗电。
依据第二发明的显示装置，能够减少因信号线的充放电而产生的耗电。
依据第三发明的显示装置，能够减少因信号线的充放电而产生的耗电。
依据第四发明的显示装置，能够减少因信号线的充放电而产生的耗电。


图1是表示本发明实施例1的液晶显示装置的整体结构的框图。
图2是表示本发明实施例1的液晶驱动电路的结构的电路图。
图3是说明本发明实施例1的液晶驱动电路的动作的时序图。
图4是说明本发明实施例1的液晶驱动电路的动作的时序图。
图5是表示本发明实施例2的液晶驱动电路的结构的电路图。
图6是表示本发明实施例3的液晶驱动电路的结构的电路图。
图7是表示本发明实施例4的液晶驱动电路的结构的电路图。
图8是表示本发明实施例4的变形例的液晶驱动电路的一部分结构的电路图。
图9是说明本发明实施例4的液晶驱动电路的动作的时序图。
图10是表示本发明实施例5的液晶驱动电路的结构的电路图。
图11是表示本发明实施例6的液晶驱动电路的结构的电路图。
图12是表示本发明实施例7的液晶驱动电路的结构的电路图。
图13是说明本发明实施例7的液晶驱动电路的动作的时序图。
图14是表示本发明实施例8的液晶驱动电路的结构的电路图。
图15是表示本发明实施例9的液晶驱动电路的结构的电路图。
图16是表示本发明实施例10的液晶驱动电路的结构的电路图。
图17是表示本发明实施例11的液晶显示装置的整体结构的框图。
图18是表示本发明实施例11的解码电路的结构的一部分的电路图。
(符号说明)
10a、10b 比较器，11、12闩锁电路，15、16、40、70恒流源，20差动放大电路，102像素，108解码电路，109液晶驱动电路，1091～10964驱动电路，110灰度电压生成电路，SW5、SW6、SW10、SW23、SW30、SW31、SW50、SW51、SW60开关。
具体实施例方式
以下，参照附图就本发明的实施例进行详细说明。还有，图中采用相同标号的要素表示相同或类似的要素。
实施例1图1是表示本发明实施例1的液晶显示装置100的整体结构的框图。液晶显示装置100中设有液晶阵列部101、栅极线驱动电路103和源极驱动器104。
液晶阵列部101中设有矩阵状配置的多个像素102。另外，按液晶阵列部101的各行配置栅极线GL，按各列配置数据线DL。但是图1中代表显示第1行的第2列和第2列像素102和与之对应的栅极线GL1及数据线DL1、DL2。
源极驱动器104将按N位的数字数据即显示数据SIG按阶设定的显示电压输出到数据线DL。图1中作为一例，显示数据SIG由6位数据即显示数据位D0～D5构成。
基于6位的显示数据SIG，在各像素102上可显示26＝64阶的灰度。还有，由R(红)、G(绿)及B(蓝)各一个像素102形成一个彩色显示单位时，可进行约26万色的彩色显示。
源极驱动器104中设有移位寄存器105、数据闩锁电路106、107、灰度电压生成电路110、解码电路108和液晶驱动电路109。
与每个像素102的显示亮度对应地串行生成显示数据SIG。即，各定时中的显示数据位D0～D5表示液晶阵列部101中的一个像素102的显示亮度。
移位寄存器105生成数据线选择信号SH1、SH2、...，在与显示数据SIG的设定被切换的预定周期同步的定时，指示数据闩锁电路106取得显示数据位D0～D5。数据闩锁电路106按顺序取得并保存串行生成的1行的显示数据SIG。
锁存在数据闩锁电路106中的一组显示数据SIG在数据闩锁电路106取得1行的显示数据SIG的定时，响应锁存信号LT的激活而传达到数据闩锁电路107。
灰度电压生成电路110设有在高电位VDH和低电位VDL之间串联连接的63个分压电阻R1～R63，64阶的灰度电压V1～V64分别供给灰度电压节点N1～N64。
解码电路108将锁存在数据闩锁电路107中的显示数据SIG解码，并根据显示数据SIG从灰度电压V1～V64中选择显示电压(V1～V64中的一个)，输出给解码输出节点Nd。在本实施例1中，解码电路108基于锁存在数据闩锁电路107中的显示数据SIG，将1行的显示电压并行输出。还有，图1中代表示出与第1列和第2列的数据线DL1、DL2对应的解码输出节点Nd1、Nd2。
液晶驱动电路109将与输出到解码输出节点Nd1、Nd2...的各显示电压对应的模拟电压分别输出给数据线DL1、DL2、...。
图2是表示本实施例1的液晶驱动电路109的结构的电路图。如图2所示，本实施例1的液晶驱动电路109中设有比较器(比较电路)10a、闩锁电路11、12、AND电路13、NOR电路14、由晶体管等构成的恒流源15、16和开关元件(以下称为“开关”)SW4～SW8。
比较器(开关比较器)10a中设有电容元件C1、倒相器INV1和开关SW1～SW3。开关SW1在被输入输入电压VIN的端子与节点N2之间连接。开关SW2在节点N2与输出节点N13之间连接。电容元件C1在节点N2与节点N1之间连接。倒相器INV1的输入端子与节点N1连接，输出端子与节点N3连接。开关SW3在节点N1与节点N3之间连接。
开关SW4在节点N3与节点N4之间连接。
闩锁电路11中设有PMOS晶体管Q1～Q3、NMOS晶体管Q4和倒相器INV2～INV4。PMOS晶体管Q1的栅极与被输入复位信号/RESET的端子连接，源极与电源电位VDD连接，漏极与节点N4连接。PMOS晶体管Q2的栅极与节点N4连接，源极与电源电位VDD连接，漏极与节点N6连接。PMOS晶体管Q3的栅极与被输入复位信号/RESET的端子连接，源极与电源电位VDD连接，漏极与节点N7连接。NMOS晶体管Q4的栅极与倒相器INV2的输出端子连接，源极与接地电位连接，漏极与节点N7连接。倒相器INV2的输入端子与节点N4连接，输出端子与NMOS晶体管Q4的栅极连接。倒相器INV3的输入端子与节点N7连接，输出端子与节点N6连接。倒相器INV4的输入端子与节点N6连接，输出端子与节点N7连接。由倒相器INV3、INV4构成触发电路。
开关SW8在节点N3与节点N8之间连接。
闩锁电路12中设有PMOS晶体管Q5、NMOS晶体管Q6～Q8和倒相器INV5～INV8。PMOS晶体管Q5的栅极与倒相器INV5的输出端子连接，源极与电源电位VDD连接，漏极与节点N9连接。NMOS晶体管Q6的栅极与节点N8连接，源极与接地电位连接，漏极与节点N10连接。NMOS晶体管Q7的栅极与节点N11连接，源极与接地电位连接，漏极与节点N9连接。NMOS晶体管Q8的栅极与节点N11连接，源极与接地电位连接，漏极与节点N8连接。倒相器INV5的输入端子与节点N8连接，输出端子与PMOS晶体管Q5的栅极连接。倒相器INV6的输入端子与节点N9连接，输出端子与节点N10连接。倒相器INV7的输入端子与节点N10连接，输出端子与节点N9连接。倒相器INV8的输入端子与被输入复位信号/RESET的端子连接，输出端子与节点N11连接。由倒相器INV6、INV7构成触发电路。
AND电路13的第一输入端子与节点N7连接，第二输入端子与节点N8连接，输出端子与开关SW5连接。若从AND电路13输出“H(高)”信号，则开关SW5导通，若输出“L(低)”信号，则开关SW5截止。
NOR电路14的第一输入端子与节点N4连接，第二输入端子与节点N9连接，输出端子与开关SW7连接。若从NOR电路14输出“H”信号，则开关SW7导通，若输出“L”信号，则开关SW7截止。
恒流源15在电源电位VDD与开关SW5之间连接。开关SW5在恒流源15与节点N12之间连接。开关SW7在节点N12与恒流源16之间连接。恒流源16在开关SW7与接地电位之间连接。开关SW6在节点N12与输出节点N13之间连接。电容元件C2为图1所示的数据线DL的寄生电容，其等效地表示为输出节点N13与接地电位之间的电容元件。
图3、图4是说明图2所示的液晶驱动电路109的动作的时序图。参照图2、图3，在时刻t0，通过施加“L”的复位信号/RESET，使闩锁电路11、12复位。结果，节点N4、N7的各电位成为“H”，节点N8、N9的各电位成为“L”。因而，AND电路13和NOR电路14的各输出成为“L”，开关SW5、SW7成为截止(OFF)。另外，在时刻t0，开关SW1、SW3导通(ON)，结果，节点N2的电位成为输入电压VIN，节点N1、N3的各电位成为倒相器INV1的阈值电压VT。
接着在时刻t1，开关SW1、SW3截止，同时复位信号/RESET成为“H”。还有，如果能够将节点N4、N7、N8、N9、N1、N3的各电位设定为上述那样，则施加复位信号/RESET的定时与切换开关SW1、SW3的定时可以不同时。
接着在时刻t2，开关SW2导通。这样，节点N2的电位从当前写入周期中输入的输入电压VIN变化到之前写入周期中设定的输出电压VOUT。当VOUT＞VIN时(图3示出此时的波形图)，因电容元件C1的电容耦合而导致节点N1的电位仅上升VOUT-VIN。结果，倒相器INV1的输入电压高于阈值电压VT，因此节点N3的电位成为“L”。
接着在时刻t3，开关SW4、SW8导通。这样，节点N4的电位成为“L”，节点N5的电位成为“H”。结果，闩锁电路11的输出反相，节点N7的电位成为“L”。另一方面，即便节点N8的电位成为“L”，闩锁电路12的输出也不反相，节点N9的电位维持“L”。
如以上所述，由于AND电路13的输出维持“L”，开关SW5一直为截止。就是说，恒流源15和节点N12一直为截断的状态，不形成充电通路。另一方面，由于节点N4的电位成为“L”，NOR电路14的输出成为“H”，开关SW7导通。就是说，通过恒流源16与节点N12连接，形成放电通路。
接着在时刻t4，开关SW6导通。这样，输出节点N13经由恒流源16放电，因此输出节点N13的电位(输出电压VOUT)逐渐降低。
在时刻t5，若输出电压VOUT下降到输入电压VIN(即，当前写入周期中输出电压VOUT与输入电压VIN相等)，则倒相器INV1的输出反相，节点N4的电位成为“H”。这样，闩锁电路11的输出不反相，但闩锁电路12的输出反相，节点N8、N9的各电位成为“H”。还有，闩锁电路11的输出仅在输入电位(节点N4的电位)从“H”变化到“L”时反相，闩锁电路12的输出仅在输入电位(节点N8的电位)从“L”变化到“H”时反相。
结果，NOR电路14的输出成为“L”，开关SW7截止，因此输出节点N13的放电停止。这时，根据闩锁电路11的输出，AND电路13的输出保持在“L”，因此开关SW5一直截止。因而，充电通路和放电通路均截断，因此输出电压VOUT保持在设定为与输入电压VIN相等的状态。
在以上的说明中，就当前写入周期中输入的输入电压VIN低于之前写入周期中设定的输出电压VOUT时的(就是说VIN＜VOUT时)的动作进行了说明，但相反时(就是说VIN＞VOUT时)，也可如以下说明相同地动作。
参照图2、图4，时刻t0、t1的动作与上述说明的动作相同。
接着在时刻t2，开关SW2导通。这样，节点N2的电位从当前写入周期中输入的输入电压VIN变化到之前写入周期中设定的输出电压VOUT。当VOUT＜VIN时，因电容元件C1的电容耦合而导致节点N1的电位仅降低VIN-VOUT。结果，倒相器INV1的输入电压低于阈值电压VT，因此节点N3的电位成为“H”。
接着在时刻t3，开关SW4、SW8导通。这样，节点N8的电位成为“H”。结果，闩锁电路12的输出反相，节点N9的电位成为“H”。另一方面，节点N4、N5的各电位不变化，因此闩锁电路11的输出不反相，节点N7的电位维持“H”。
如上所述，由于NOR电路14的输出维持“L”，开关SW7一直截止。就是说，恒流源16与节点N12之间处于截断的状态，不形成放电通路。另一方面，AND电路13的输出成为“H”，开关SW5导通。就是说，通过恒流源15与节点N12的连接，形成充电通路。
接着在时刻t4，SW6导通。这样输出节点N13经由恒流源15充电，因此输出节点N13的电位(输出电压VOUT)逐渐上升。
在时刻t5，若输出电压VOUT上升到输入电压VIN(即，当前写入周期中的输出电压VOUT与输入电压VIN相等)，则倒相器INV1的输出反相，节点N4的电位成为“L”。这样，闩锁电路12的输出不反相，但闩锁电路11的输出反相，节点N7的电位成为“L”。
结果，AND电路13的输出成为“L”，开关SW5截止，因此输出节点N10的充电停止。这时，节点N8的电位成为“L”，但闩锁电路12的输出不反相，节点N9的电位维持“H”，因此NOR电路14的输出维持“L”，开关SW7一直截止。因而，充电通路和放电通路均被截断，因此输出电压VOUT保持在设定为与输入电压VIN相等的状态。
在以上的说明中，作为将数据线DL(电容元件C2)充放电的部件，就采用由晶体管构成的恒流源15、16的例进行了说明，但并不受限于此，只要是能对输出节点N13将电流充放电的元件或电路，可采用任何部件。例如，取代由晶体管构成的恒流源15、16，可采用电阻元件或充电泵电路。采用电阻元件的场合，与采用恒流源15、16的场合相比，其电路结构简单。另外，采用供给泵电路的场合，由于用偏差少的电容元件确定充放电用的电流值，与采用晶体管的恒流源15、16相比，能够减小电流值的偏差。
依据本实施例1的液晶显示装置100，液晶驱动电路109设有的比较器10a将当前写入周期中输入的输入电压VIN和在之前写入周期中设定的数据线DL的电压(输出电压VOUT)进行比较。然后，基于比较器10a的比较结果，使开关SW5、SW7中的一方导通，从而设有恒流源15的充电电路和设有恒流源16的放电电路中的一方与节点N12连接。因此，能够在当前写入周期中有效利用之前写入周期中写入数据线DL的电压，因此在当前写入周期中输出电压VOUT与一时设定为“H”或“L”的上述专利文献1所述的液晶显示装置相比，能够减小因数据线DL的充放电而产生的耗电。
另外，液晶驱动电路109通过闩锁电路11、12、AND电路13及NOR电路14，基于比较器10a的比较结果，进行开关SW5、SW7的导通/截止的控制。因而，与基于从外部输入的控制信号进行开关的导通/截止控制的场合(例如上述专利文献1中用外部的开关控制电路进行开关的导通/截止的控制)相比，开关的切换定时的控制容易，且能够实现开关动作的高速化。
实施例2图5是表示本发明实施例2的液晶驱动电路109的结构的电路图。如图5所示，本实施例2的液晶驱动电路109中设有比较器10b和与上述实施例1相同的闩锁电路11、12、AND电路13、NOR电路14、恒流源15、16及开关SW4～SW8。
比较器10b中设有差动放大电路20。差动放大电路20的第一输入端子(+侧)与被输入输入电压VIN的端子连接，第二输入端子(-侧)与输出节点N13连接，输出端子与节点N3连接。
本实施例2的比较器10b的功能与上述实施例1的比较器10a的功能相同。
依据本实施例2的液晶显示装置100，由于用差动放大电路20构成比较器10b，与采用开关比较器10a的上述实施例1相比，能够减少开关的数量。因此，能够简化控制开关的控制电路的结构。
实施例3
图6是表示本发明实施例3的液晶驱动电路109的结构的电路图。如图6所示，本实施例3的液晶驱动电路109中设有开关SW10和与上述实施例2相同的比较器10b、闩锁电路11、12、AND电路13、NOR电路14、恒流源15、16及开关SW4～SW8。开关SW10在节点N13与中间电位VM之间连接。中间电位VM是根据最高灰度的显示数据SIG供给的输出电压VOUT(以下称为“输出电压VOUTH”)和根据最低灰度的显示数据SIG供给的输出电压VOUT(以下称为“输出电压VOUTL”)的中间电位。通过开关SW10的导通，数据线DL的电压设定为输出电压VOUTH与输出电压VOUTL的中间电压。就是说，开关SW10作为将数据线DL的电压设定为与最高灰度对应的电压和与最低灰度对应的电压的中间电压的预充电电路起作用。
以下，就本实施例3的液晶驱动电路109的动作进行说明。首先，施加“L”的复位信号/RESET来使闩锁电路11、12复位，从而开关SW5、SW7截止。
接着，通过开关SW10的导通，数据线DL的电压(输出节点N13的电位)预充电到中间电位VM。比较器10b将输入电压VIN与中间电位VM比较。然后，在VM＞VIN的场合输出“L”信号，而在VM＜VIN的场合输出“H”信号。
接着，开关SW4、SW8导通。从比较器10b输出“L”信号时(即VM＞VIN时)，开关SW5截止，开关SW7成为导通，形成放电通路。另一方面，从比较器10b输出“H”信号时(即VM＜VIN时)，开关SW5导通，开关SW7成为截止，形成充电通路。
接着，在开关SW10截止后，开关SW6导通。这样，在形成放电通路时输出节点N13的电位逐渐降低，而形成充电通路时输出节点N13的电位逐渐上升。
当输出电压VOUT与输入电压VIN相等时，比较器10b的输出反相，结果，导通的开关SW5或开关SW7被截止。
还有，在以上的说明中，就基于上述实施例2适用本实施例3的发明的例进行了说明，但本实施例3的发明也可适用于上述实施例1。
依据本实施例3的液晶显示装置100，数据线DL的电压预充电到中间电位VM，比较器10b将输入电压VIN和中间电位VM比较。然后，基于比较器10b的比较结果，开关SW5、SW7的一方导通，从而充电电路和放电电路中的一方与节点N12连接。因此，与当前写入周期中输出电压VOUT一时设定为“H”或“L”的上述专利文献1所述的液晶显示装置相比，能够减少因数据线DL的充放电而产生的耗电。
而且，数据线DL的电压预充电到与最高灰度对应的电压和与最低灰度对应的电压的中间电位VM，因此在综合所有输入灰度电压时，能够使总写入电压的振幅最小。结果，与上述实施例1、2相比，能够整体地缩短写入到数据线DL的时间。
实施例4图7是表示本发明实施例4的液晶驱动电路109的结构的电路图。为了简化说明，图7中就将输出节点N13的电位(输出电压VOUT)从接地电位(例如VSS)充电至输入电压VIN的场合进行说明。
如图7所示，本实施例4的液晶驱动电路109中设有开关SW21～SW23、延迟电路31、倒相器INV30和与上述实施例1相同的比较器10a、闩锁电路11、恒流源15及开关SW4、SW5。还有，图7中假设将输出节点N13的电位从接地电位充电至输入电压VIN的场合，因此不需要图2所示的闩锁电路12、AND电路13、NOR电路14、恒流源16及开关SW6～SW8。
开关SW21在开关SW5与输出节点N13之间连接。开关SW21通过控制信号S1进行导通/截止的控制。开关SW22在输出节点N13与接地电位之间连接。延迟电路31与节点N7连接。倒相器INV30的输入端子与延迟电路31连接，输出端子与开关SW23连接。开关SW23在节点N1与接地电位之间连接。
图8是表示本实施例4的变形例的液晶驱动电路109的一部分结构的电路图。取代图7所示的开关SW21，如图8所示，可以设置设有与节点N7连接的第一输入端子、被输入控制信号S1的第二输入端子和与开关SW5连接的输出端子的AND电路。
图9是说明图7所示的液晶驱动电路109的动作的时序图。参照图7、图9，在时刻t0，开关SW21截止，开关SW22导通。例如，检出图1所示的6位数字数据即显示数据SIG的最高位D5的逻辑电平，当最高位D5的逻辑电平为“L”时，开关SW21截止，开关SW22导通。结果，输出节点N13的电位成为“L”。
另外，在时刻t0，通过施加“L”的复位信号/RESET，使闩锁电路11复位。结果，节点N4、N7的各电位成为“H”，节点N5的电位成为“L”。另外，PMOS晶体管Q3导通，NMOS晶体管Q4截止，因此节点N7的电位成为“H”，开关SW5导通。节点N7的“H”电位经由延迟电路31传输到倒相器INV30，通过倒相器INV30反相为“L”。结果，在时刻t1，开关SW23截止。
还有，在时刻t0，开关SW1、SW3导通，结果，节点N2的电位成为输入电压VIN，节点N1、N3的各电位成为倒相器INV1的阈值电压VT。
接着在时刻t2，开关SW1、SW3、SW22截止，同时复位信号/RESET成为“H”。还有，只要能够可靠地将闩锁电路11复位，复位信号/RESET在时刻t2之前设为“H”也可。
接着在时刻t3，开关SW2导通。这样，节点N2的电位从输入电压VIN变化到输出节点N13的电位“L”。结果，因电容元件Cl的电容耦合而导致节点N1的电位仅降低VIN-VOUT，因此倒相器INV1的输入电压低于阈值电压VT，节点N3的电位成为“H”。
接着在时刻t4，开关SW4、SW21导通。通过开关SW21的导通，恒流源15与输出节点N13经由开关SW5、SW21连接。因而，输出节点N13经由恒流源15充电，输出节点N13的电位(输出电压VOUT)逐渐上升。还有，即便开关SW4导通，节点N4的电位也照样为“H”而不变。
在时刻t5，输出电压VOUT上升至输入电压VIN时，节点N1的电位成为阈值电压VT，倒相器INV1的输出反相，节点N3、N4的电位成为“L”。这样，节点N5的电位成为“H”，因此闩锁电路11的输出反相，节点N7的电位成为“L”。结果，开关SW5截止，因此输出节点N13的充电停止。
这时，节点N1的电位为阈值电压VT，因此倒相器INV1中流过贯通电流。就是说，倒相器INV1中消耗功率。
节点N7的“L”电位经由延迟电路31传输到倒相器INV30，经倒相器INV30而反相为“H”。结果，在时刻t6，开关SW23导通。通过开关SW23的导通，节点N1的电位成为“L”，在倒相器INV1中不流过贯通电流。就是说，倒相器INV1中的功率消耗停止。
通过节点N1的电位成为“L”，节点N3、N4的各电位成为“H”，节点N5的电位成为“L”，但闩锁电路11的输出不反相，节点N7的电位维持“L”。因而，开关SW5照样为截止，因此输出电压VOUT不变。
还有，设置延迟电路31的理由在于在节点N7的电位成为“L”后，开关SW5可靠被截止，因此将节点N1的电位设为“L”。在节点N7的电位成为“L”后，开关SW5快速截止时，无需设置延迟电路31。
另外，在以上的说明中，就将输出节点N13的电位从接地电位充电至输入电压VIN时的例进行了说明，但通过在输出节点N13上连接放电电路，将输出节点N13的电位从电源电位VDD放电至输入电压VIN也可。显然，本实施例4的发明可适用于上述实施例1～3。
依据本实施例4的液晶显示装置100，在数据线DL的电压(输出电压VOUT)刚设定为与输入电压VIN相等后将节点N1的电位设定为“L”，从而倒相器INV1中不流过贯通电流，比较器10a中的功率消耗停止。因而，与结束写入到数据线DL后倒相器INV1中继续流过贯通电流的场合(例如上述专利文献1)相比，能够降低功耗。
实施例5
图10是表示本发明实施例5的液晶驱动电路109的结构的电路图。如图10所示，本实施例5的液晶驱动电路109中设有比较器10b和与上述实施例4相同的延迟电路31、倒相器INV30、闩锁电路11、恒流源15及开关SW4、SW5、SW21～SW23。本实施例5的比较器10b的功能与上述实施例4的比较器10a的功能相同。
比较器10b设有差动放大电路20。差动放大电路20的第一输入端子(+侧)与被输入输入电压VIN的端子连接，第二输入端子(-侧)与输出节点N13连接，输出端子与开关SW4连接。
开关SW23在差动放大电路20中高电位源V与低电位源之间的电源通路的任意部位设置。在图10所示的例中，开关SW23在差动放大电路20与低电位源之间连接。数据线DL的电压在设定为与输入电压VIN相等后开关SW23截止，从而差动放大电路20的电源通路被截断，比较器10b中的功率消耗停止。
依据本实施例5的液晶显示装置100，用差动放大电路20构成比较器10b，因此与采用开关比较器10a的上述实施例4相比，能够减小开关的数量。因此，能够简化控制开关的控制电路的结构。
实施例6图11是表示本发明实施例6的液晶驱动电路109的结构的电路图。为了简化说明，图11中就将输出节点N13的电位(输出电压VOUT)从接地电位(例如VSS)充电至输入电压VIN的场合进行说明。
如图11所示，本实施例6的液晶驱动电路109中设有开关SW21、SW22、SW30、SW31、倒相器INV40、INV41、恒流源40和与上述实施例2相同的比较器10b、闩锁电路11、恒流源15及开关SW4、SW5。还有，图11中假设将输出节点N13的电位从接地电位充电至输入电压VIN的场合，因此不需要图5所示的闩锁电路12、AND电路13、NOR电路14、恒流源16及开关SW6～SW8。
开关SW21在开关SW5与输出节点N13之间连接。开关SW21用控制信号S1来进行导通/截止的控制。开关SW22在输出节点N13与接地电位之间连接。开关SW30与输出节点N13连接。开关SW31在开关SW30与恒流源40之间连接。恒流源40在开关SW31与接地电位之间连接。倒相器INV40的输入端子与节点N7连接，输出端子与开关SW30连接。倒相器INV41的输入端子与节点N4连接，输出端子与开关SW31连接。恒流源40的电流值设定为恒流源15电流值的例如1/10左右。
以下，就本实施例6的液晶驱动电路109的动作进行说明。首先，与上述实施例4同样，开关SW21截止，开关SW22导通。结果，输出节点N13的电位(输出电压VOUT)成为“L”。接着，开关SW4、SW21导通。比较器10b将输入电压VIN和输出电压VOUT比较。由于输出电压VOUT为“L”，VOUT＜VIN，比较器10b输出“H”信号。由于开关SW4导通，节点N4的电位成为“H”。
这里，通过施加“L”的复位信号/RESET，闩锁电路11预先复位，结果，节点N7的电位成为“H”，开关SW5导通。因而，由于开关SW5、SW21均导通，输出节点N13经由恒流源15充电，输出电压VOUT逐渐上升。这时，由于开关SW30、SW31均截止，节点N13不会通过恒流源40放电。
当输出电压VOUT上升至输入电压VIN时，比较器10b的输出成为“L”，闩锁电路11的输出反相，节点N7的电位成为“L”。结果，开关SW5截止，因此输出节点N13的充电停止。因比较器10b的比较动作而导致输出电压VOUT上升到输入电压VIN后开始到开关SW5截止为止，产生若干的延迟时间。就是说，因比较器10b的延迟时间而输出电压VOUT被过剩充电。
节点N7的“L”电位因倒相器INV40、INV41而反相成为“H”，因此开关SW30、SW31导通。结果，被过剩充电的输出电压VOUT经由恒流源40慢慢地放电。若输出电压VOUT降到输入电压VIN，则比较器10b的输出成为“H”，结果，开关SW31截止，因此输出节点N13的放电停止。还有，由于比较器10b的输出成为“H”时闩锁电路11的输出也不反相，开关SW5照样为截止状态，开关SW30照样为导通状态。
与上述同样，从输出电压VOUT降到输入电压VIN为止后开始到开关SW31截止为止，产生若干的延迟时间。就是说，因比较器10b的延迟时间而输出电压VOUT被过剩放电。但是，恒流源40的电流值设定为恒流源15的电流值的1/10左右，因此因恒流源40的过剩放电而产生的输入电压VIN和输出电压VOUT之差与因恒流源15的过剩充电而产生的输入电压VIN和输出电压VOUT之差相比，减小电流值的比(1/10)左右。
要补偿因恒流源40的过剩放电而产生的电压差时，附加采用具有恒流源40的1/10左右电流值的新恒流源的充电电路(未图示)，用该充电电路按恒流源40的过剩放电量再进行充电。从而能够进一步减小输入电压VIN和输出电压VOUT之差。
还有，在以上的说明中，就将输出节点N13的电位从接地电位充电后放电过剩充电的部分的例进行了说明，但与之相反地，可在用放电电路将输出节点N13的电位从电源电位VDD放电后，用充电电路充电过剩放电的部分。显然，本实施例6的发明可适用于上述实施例1～5。
依据本实施例6的液晶显示装置100，充电用的恒流源15与输出节点N13之间的连接，在由开关SW5的截止而解除后，放电用的恒流源40与输出节点N13因开关SW30、SW31的导通而连接。从而，能够用恒流源40将因恒流源15而过剩充电的电压放电。
而且，恒流源40的电流值设定为小于恒流源15的电流值，因此与上述同样，能够使因恒流源40的过剩放电而产生的输入电压VIN和输出电压VOUT的偏压小于因恒流源15的过剩充电而产生的偏压。
实施例7本实施例7中就上述实施例5与上述实施例6的组合进行说明。图12是表示本发明实施例7的液晶驱动电路109的结构的电路图。NAND电路50的第一输入端子与节点N4连接，第二输入端子与倒相器INV40的输出端子即节点N40连接。闩锁电路30在节点N42与NAND电路50的输出端子即节点N41之间连接。延迟电路31在节点N42与开关SW23之间连接。本实施例7的液晶驱动电路109的其它结构与上述实施例5、6相同。
图13是说明图12所示的液晶驱动电路109的动作的时序图。参照图12、图13，预先使开关SW21截止，开关SW22导通，从而输出节点N13的电位(输出电压VOUT)设定为“L”。在时刻t0，开关SW4、SW21导通，从而节点N4的电位成为“H”。另外，通过施加“L”的复位信号/RESET来使闩锁电路11复位，从而节点N7的电位成为“H”。因而，输出节点N13经由恒流源15充电，输出电压VOUT逐渐上升。这时，节点N40的电位成为“L”，节点N41、N42的电位成为“H”。因节点N40的“L”电位而开关SW30截止，因此节点N13不通过恒流源40放电。
接着在时刻t1，输出电压VOUT上升到输入电压VIN时，比较器10b的输出成为“L”，闩锁电路11的输出反相，节点N7的电位成为“L”。结果，开关SW5截止，因此输出节点N13的充电停止。但是，如上述实施例6中说明的那样，因比较器10b的延迟时间而输出电压VOUT被过剩充电。另外，节点N40的电位成为“H”，因此开关SW30导通。结果，被过剩充电的输出电压VOUT经由恒流源40慢慢地放电。
接着在时刻t3，输出电压VOUT降到输入电压VIN时，比较器10b的输出成为“H”。结果，节点N41的电位从“H”变化到“L”。因此，闩锁电路30的输出反相后节点N42的电位成为“L”，开关SW31截止，因此输出节点N13的放电停止。
节点N42的“L”电位经由延迟电路31传输到开关SW23，结果，开关SW23截止，从而差动放大电路20的电源通路被截断，比较器10b中的功率消耗停止。
即便比较器10b被去激活而其输出成为不定状态，也根据闩锁电路11、30来保持节点N7、N40、N42的电位，因此开关SW5、SW30、SW31的状态不变化。
实施例8本实施例8中就上述实施例2与上述实施例6的组合进行说明。图14是表示本发明实施例8的液晶驱动电路109的结构的电路图。如图14所示，本实施例8的液晶驱动电路109中设有与图5所示的液晶驱动电路相当的上侧驱动电路109a和与上侧驱动电路109a同样结构的下侧驱动电路109b。
关于上侧驱动电路109a，通过控制信号S2来控制开关SW4、SW8的导通/截止。开关SW6的导通/截止由因延迟电路61而延迟的控制信号S2来进行控制。
下侧驱动电路109b中设有闩锁电路11b、12b、AND电路13b、NOR电路14b、恒流源15b、16b和开关SW4b～SW8b。下侧驱动电路109b内的各元件的连接关系与上侧驱动电路109a相同，因此省略其详细说明。
另外，本实施例8的液晶驱动电路109中设有倒相器INV50和AND电路60。倒相器INV50的输入端子与节点N7连接。AND电路60的第一输入端子与倒相器INV50的输出端子连接，第二输入端子与节点N9连接，输出端子与开关SW4b、SW8b和延迟电路61b连接。延迟电路61b与开关SW6b连接。
恒流源15的电流值设定得大于恒流源16b的电流值。同样地，恒流源16的电流值设定得大于恒流源15b的电流值。另外，恒流源15的电流值与恒流源16的电流值设定为大致相等，恒流源15b的电流值与恒流源16b的电流值设定为大致相等。
本实施例8的液晶驱动电路109中，在之前的写入周期利用写入数据线DL的电压，并通过上侧驱动电路109a进行数据线DL的充电或放电，然后上侧驱动电路109a的过剩充电或过剩放电通过下侧驱动电路109b放电或充电。具体地说，恒流源15的过剩充电通过恒流源16b放电，恒流源16的过剩放电通过恒流源15b充电。从而，减小因过剩充电或过剩放电而产生的输入电压VIN与输出电压VOUT的偏压。
上侧驱动电路109a的动作通过闩锁电路11、12的各输出均反相来结束。因而，由AND电路60取得经倒相器INV50反相的节点N7(闩锁电路11的输出)的电位与节点N9(闩锁电路12的输出)的电位的逻辑积，从而控制下侧驱动电路109b的激活。
还有，通过追加设置用以补偿下侧驱动电路109b的过剩充电或过剩放电的电路(与下侧驱动电路109b相同的结构)，能够进一步减小输入电压VIN与输出电压VOUT的偏压。
实施例9图15是表示本发明实施例9的液晶驱动电路109的结构的电路图。为了简化说明，图15就将输出节点N13的电位(输出电压VOUT)从接地电位(例如VSS)充电至输入电压VIN的场合进行说明。
如图15所示，本实施例9的液晶驱动电路109中设有比较器10b、闩锁电路11、恒流源15、70、倒相器INV60和开关SW5、SW21、SW22、SW50～SW52。
恒流源70与电源电位VDD连接。开关SW50在恒流源70与开关SW51之间连接。开关SW51在开关SW50和输出节点N13之间连接。倒相器INV60的输入端子与节点N7连接，输出端子与开关SW50连接。开关SW52进行输入电压VIN和输入电压VIN’的切换。输入电压VIN’与输入电压VIN相比例如是低1灰度的电压。但是，并不限于低1灰度的电压，可按照比较器10b的延迟时间设定适当的电压。另外，恒流源70的电流值设定为恒流源15的电流值的例如1/10左右。
以下，就本实施例9的液晶驱动电路109的动作进行说明。首先，开关SW21截止，开关SW22导通，从而输出节点N13的电位(输出电压VOUT)设定为“L”。另外，通过将闩锁电路11复位，节点N7的电位成为“H”，开关SW5导通，开关SW50截止。另外，开关SW52切换到输入电压VIN’侧。
接着，在开关SW22截止后开关SW4、SW21导通，从而输出节点N13经由恒流源15充电，输出电压VOUT逐渐上升。若输出电压VOUT上升至输入电压VIN’，比较器10b的输出成为“L”，闩锁电路11的输出反相，节点N7的电位成为“L”。结果，开关SW5截止，因此基于恒流源15的输出节点N13的充电停止。另外，节点N7的“L”电位经倒相器INV60反相，从而开关SW50导通。
另外，接受节点N7的电位成为“L”的情况，开关SW52切换到输入电压VIN侧。由于该时刻VIN＞VOUT，比较器10b的输出从“L”变化到“H”。结果，开关SW51导通。另一方面，即便比较器10b的输出从“L”变化到“H”，闩锁电路11的输出也不反相，开关SW50照样为导通状态。
由于开关SW50、SW51均导通，开始通过恒流源70对输出节点N13的充电，输出节点N13的电位从VIN’+Δ(Δ是因比较器10b的延迟时间而产生的偏压)逐渐向VIN上升。
若输出电压VOUT上升至输入电压VIN，则比较器10b的输出成为“L”。结果，开关SW51截止，因此通过恒流源70对输出节点N13的充电停止。
要进一步减小偏压时，追加电流值比恒流源70更小的恒流源，可用该追加的恒流源进行到最终的输入电压VIN为止的数据线DL的充电。
还有，在以上的说明中，就输出节点N13的电位从接地电位充电至输入电压VIN时的例进行了说明，但通过将输出节点N13与放电电路连接，也能将输出节点N13的电位从电源电位VDD放电至输入电压VIN。当然，本实施例9的发明也可适用于上述实施例1～8。
依据本实施例9的液晶显示装置100，恒流源15进行的充电在输出电压VOUT达到输入电压VIN’(＜VIN)的时刻停止，然后在输出电压VOUT达到输入电压VIN之前，进行基于恒流源70的充电。恒流源70的电流值设定为小于恒流源15的电流值，因此基于恒流源70的低速充电而产生的偏压小于基于恒流源15的高速充电而产生的偏压。因而，与在输出电压VOUT达到输入电压VIN为止进行基于恒流源15的充电的场合相比，能够减小因比较器10b的延迟时间而产生的偏压。
实施例10图16是表示本发明实施例10的液晶驱动电路109的结构的电路图。为了简化说明，图16中就将输出节点N13的电位(输出电压VOUT)从接地电位(例如VSS)充电至输入电压VIN为止的场合进行说明。
如图16所示，本实施例10的液晶驱动电路109中设有比较器10b、闩锁电路11、恒流源15、倒相器INV70、开关SW5、SW21、SW22、SW60。
倒相器INV70的输入端子与节点N7连接，输出端子与开关SW60连接。开关SW60在被输入输入电压VIN的端子与输出节点N13之间连接。
以下，就本实施例10的液晶驱动电路109的动作进行说明。首先，开关SW21截止，开关SW22导通，从而输出节点N13的电位(输出电压VOUT)设定为“L”。另外，通过使闩锁电路11复位，节点N7的电位成为“H”，开关SW5导通，开关SW60截止。
接着，开关SW22截止之后开关SW4、SW21导通，从而输出节点N13经由恒流源15充电，输出电压VOUT逐渐上升。若输出电压VOUT上升至输入电压VIN，则比较器10b的输出成为“L”，闩锁电路11的输出反相，节点N7的电位成为“L”。结果，开关SW5截止，因此基于恒流源15的输出节点N13的充电停止。
另外，节点N7的“L”电位经倒相器INV70反相，从而开关SW60导通。通过开关SW60的导通，输出节点N13与输入电压VIN短路。结果，因比较器10b的延迟时间而过剩充电的输出电压VOUT向输入电压VIN降低。通常生成输入电压VIN的灰度电压生成电路110(参照图1)的输出阻抗高，因此即便对输出节点N13施加输入电压VIN，也难以在预定时间内由输入电压VIN对输出节点N13充电。但是，在本实施例10中，因输入电压VIN而将输出电压VOUT仅改变偏压即可，因此可通过输入电压VIN进行输出节点N13的充电。
还有，图16所示的例中，根据闩锁电路11的输出，控制开关SW60的切换，但可根据闩锁电路11的输入(即比较器10b的输出)进行控制。这种情况下，能够在比较器10b的输出变化到“L”的时刻马上将开关SW60导通。因此，因不经闩锁电路1的处理而偏压减小，可缩短由输入电压VIN降低输出电压VOUT所需要的时间。
还有，在以上的说明中，就将输出节点N13的电位从接地电位充电至输入电压VIN时的例进行了说明，但通过将输出节点N13与放电电路连接，能够将输出节点N13的电位从电源电位VDD放电到输入电压VIN。当然，本实施例10的发明也可适用于上述实施例1～9。
依据本实施例10的液晶显示装置100，在基于恒流源15的充电停止后开关SW60立即导通，从而输出节点N13与输入电压VIN短路。因此，通过输入电压VIN，对输出节点N13直接充电，因此能够减小因比较器10b的延迟时间而产生的偏压。
实施例11图17是表示本发明实施例11的液晶显示装置100的整体结构的框图。本实施例11的源极驱动器104中设有移位寄存器105、数据闩锁电路106、107、灰度电压生成电路110、解码电路108和驱动电路1091～10964。驱动电路1091～10964按灰度电压节点N1～N64分别设置。驱动电路1091～10964的结构与上述实施例1～10中说明的液晶驱动电路109的结构相同。就是说，本实施例11中将上述实施例1～10的发明用于灰度电压生成电路110，并省略了每根数据线DL的液晶驱动电路109。还有，需要使输出电流流出和流入灰度电压源的功能，因此作为驱动电路1091～10964，最适合采用图12所示的上述实施例7的电路。
图18是表示对于数据线DL1的图17所示的解码电路108的结构的一部分的电路图。其它数据线DL也采用与图18相同的电路。图18中示出用6位的显示数据位D0～D5将64种的灰度电压V1～V64解码的例。各灰度电压在串联连接的6个NMOS晶体管全部导通时被选择。各NMOS晶体管作为开关元件起作用，与用显示数据位D0～D5选择的灰度电压相同的电压，输出到数据线DL1。
依据本实施例11的液晶显示装置100，得到由上述实施例1～10获得的效果外，还可得到以下效果。即，按每根数据线DL个别设置液晶驱动电路109时，即便对全部的数据线DL写入同一灰度的电压，因各液晶驱动电路109各自特性的偏差而在各数据线DL的电压也产生偏差，显示画面有时产生颜色不匀。与之相比，如本实施例11那样构成灰度电压源时，由于输出到各数据线DL的电压由同一灰度电压源供给，每根数据线DL的电压偏差消失，结果，能够改善显示画面的颜色不匀。
以上，以液晶显示装置100为例就本发明实施例1～11进行了说明，但本发明并不限于液晶显示装置，也可用于有机EL显示装置等设有电场发光型的显示元件的显示装置。
权利要求
1.一种显示装置，其特征在于包括设有电压驱动型的显示元件的像素，与所述像素连接的数据线即信号线，以及将与显示数据对应的灰度电压作为输入电压输入，并根据所述输入电压将输出电压写入到所述信号线的驱动电路；所述驱动电路包括与所述信号线分别有选择地连接的第一充电电路和第一放电电路，以及将当前写入周期输入的所述输入电压与之前写入周期设定的所述信号线的电压进行比较的比较电路；基于所述比较电路的比较结果，所述第一充电电路和所述第一放电电路的一方连接到所述信号线，从而所述信号线的电压设定为所述输入电压。
2.一种显示装置，其特征在于包括设有电压驱动型的显示元件的像素，与所述像素连接的数据线即信号线，以及将与显示数据对应的灰度电压作为输入电压输入，并根据所述输入电压将输出电压写入到所述信号线的驱动电路；所述驱动电路包括与所述信号线分别有选择地连接的第一充电电路和第一放电电路，将所述信号线的电压设定为与最高灰度对应的电压和与最低灰度对应电压的中间电压的预充电电路，以及将所述输入电压和设定为所述中间电压的所述信号线的电压进行比较的比较电路；基于所述比较电路的比较结果，所述第一充电电路和所述第一放电电路的一方连接到所述信号线，从而所述信号线的电压设定为所述输入电压。
3.一种显示装置，其特征在于包括设有电压驱动型的显示元件的像素，与所述像素连接的数据线，生成灰度电压的灰度电压生成电路，将所述灰度电压作为输入电压输入，并根据所述输入电压将输出电压输出的驱动电路，连接所述数据线和所述驱动电路的信号线，以及选择与显示数据对应的所述输出电压并写入到所述数据线的解码电路；所述驱动电路包括与所述信号线分别有选择地连接的第一充电电路和第一放电电路，以及将当前写入周期输入的所述输入电压和之前写入周期设定的所述信号线的电压进行比较的比较电路；基于所述比较电路的比较结果，所述第一充电电路和所述第一放电电路的一方连接到所述信号线，从而所述信号线的电压设定为所述输入电压。
4.一种显示装置，其特征在于包括设有电压驱动型的显示元件的像素，与所述像素连接的数据线，生成灰度电压的灰度电压生成电路，将所述灰度电压作为输入电压输入，并根据所述输入电压将输出电压输出的驱动电路，连接所述数据线和所述驱动电路的信号线，以及选择与显示数据对应的所述输出电压并写入到所述数据线的解码电路；所述驱动电路包括与所述信号线分别有选择地连接的第一充电电路和第一放电电路，将所述信号线的电压设定为与最高灰度对应的电压和与最低灰度对应的电压的中间电压的预充电电路，以及将所述输入电压与设定为所述中间电压的所述信号线的电压进行比较的比较电路；基于所述比较电路的比较结果，所述第一充电电路和所述第一放电电路的一方连接到所述信号线，从而所述信号线的电压设定为所述输入电压。
5.如权利要求1～4中任一项所述的显示装置，其特征在于所述驱动电路还设有在所述信号线与所述第一充电电路和所述第一放电电路之间连接的开关电路，以及基于所述比较电路的比较结果控制所述开关电路的开关控制电路。
6.如权利要求1～4中任一项所述的显示装置，其特征在于还设有所述信号线的电压设定为与所述输入电压相等之后使所述比较电路中的耗电减小的电路。
7.如权利要求1～4中任一项所述的显示装置，其特征在于所述驱动电路中还设有与所述信号线有选择地连接的第二放电电路；在所述第一充电电路与所述信号线的连接被解除后，所述第二放电电路与所述信号线连接，从而由所述第一充电电路过剩充电的所述信号线的电压设定为所述输入电压。
8.如权利要求7所述的显示装置，其特征在于所述第二放电电路的电流值小于所述第一充电电路的电流值。
9.如权利要求1～4中任一项所述的显示装置，其特征在于所述驱动电路中还设有与所述信号线有选择地连接的第二充电电路；在所述第一放电电路与所述信号线的连接被解除后，所述第二充电电路与所述信号线连接，从而由所述第一放电电路过剩放电的所述信号线的电压设定为所述输入电压。
10.如权利要求9所述的显示装置，其特征在于所述第二充电电路的电流值小于所述第一放电电路的电流值。
11.如权利要求1～4中任一项所述的显示装置，其特征在于所述驱动电路还设有其电流值小于所述第一充电电路的第二充电电路；所述第一充电电路与所述信号线之间的连接，在所述信号线的电压达到所述输入电压之前被解除；在所述第一充电电路与所述信号线的连接被解除后，所述第二充电电路与所述信号线连接，从而所述信号线的电压设定为所述输入电压。
12.如权利要求1～4中任一项所述的显示装置，其特征在于所述驱动电路还设有其电流值小于所述第一放电电路的第二放电电路；所述第一放电电路与所述信号线之间的连接，在所述信号线的电压达到所述输入电压之前被解除；在所述第一放电电路与所述信号线的连接被解除后，所述第二放电电路与所述信号线连接，从而所述信号线的电压设定为所述输入电压。
13.如权利要求1～4中任一项所述的显示装置，其特征在于所述驱动电路中设有被输入所述输入电压的输入端子，以及在所述输入端子与所述信号线之间连接的开关元件；在所述第一充电电路或所述第一放电电路与所述信号线的连接被解除后，所述开关元件被驱动并且所述输入端子与所述信号线连接，从而所述信号线的电压设定为所述输入电压。
全文摘要
本发明获得减小数据线充放电的耗电及比较电路的耗电，并能减小因比较电路延迟时间而产生偏压的显示装置。本发明中，比较器(10a)将当前写入周期中输入的输入电压(V
文档编号G02F1/133GK1811874SQ20061000718
公开日2006年8月2日 申请日期2006年1月26日 优先权日2005年1月27日
发明者飞田洋一 申请人:三菱电机株式会社