专利名称：放大电路及显示装置的制作方法
技术领域：
本发明涉及一种将输入信号稳定化，并输出稳定化的输出信号之放大电路，尤其涉及输出信号的补正。
背景技术：
液晶显示装置等平板(flat-panel)式的显示装置已广泛普及，特别是对便携式设备而言，需要小型轻量的显示装置，例如于移动电话等，主要利用液晶显示装置。
在该液晶显示装置中，为显示高清晰度的画像，利用每个显示画素具有画素电路，而能高清晰度的显示的主动矩阵(active matrix)式。
在此，于液晶显示装置等，对应矩阵状配置的画素各列(column)配置数据线(data line)，将各画素的数据信号经由数据线供给至各画素。数据线具有较长及用以维持数据信号的电容。因此，供给数据信号至该数据线时，于缓冲放大器提高电流供给能力，且预先使信号稳定化。关于该类的放大电路，有例如记载于专利文献1中的放大电路。
专利文献1特开平11-150427号公报发明内容(发明欲解决的课题) 在此，缓冲放大器因为结构其放大电路的晶体管特性的不均匀等，在输出输入产生差距。关于显示用的数据，若电压变化，显示辉度即跟着变化，故要求尽量不要使电压变化。
(解决课题的手段) 本发明具备有将输入信号稳定化，且输出经稳定化的输出信号的缓冲放大器；将向缓冲放大器输入端输入的输入信号导通。切断的第1开关；有一端连接缓冲放大器的输入端，另一端经由第2开关连接至缓冲放大器输出端的第1电容；将向第1电容的另一端供给的所述输入信号导通。切断的第3开关，而且，将第1开关及第2开关导通，并将第3开关切断而以输入信号与输出信号的电压差充电至第1电容，之后，将第1开关及第2开关切断，使第3开关导通，而供给输入信号至第1电容的另一端，对缓冲放大器输入端供给对输入信号加算输入信号与输出信号的差的电压。
此外，优选的是，在所述第1电容的另一端与固定电压的电源之间具有第2电容。
此外，一种对应配置成矩阵状的画素各列配置数据线，而将各画素的数据信号经由数据线供给至各画素的显示装置，并具有将所述数据信号稳定化后供给至所述数据线的放大电路，而该放大电路优选使用上述的放大电路。
(发明的效果) 依据本发明，由于对缓冲放大器输入端的输入信号，供给加算输入信号与输出信号之差的电压，故变更缓冲放大器误差的输入信号电压，而能适当地补正输出电压。此外，由于设置第2电容，故能抑制第1开关切断时缓冲放大器输入端的电压变化。
图1是表示用以供给本实施例液晶显示装置的视频数据至画素电路的结构图。
图2是表示闩锁闩锁型电压移位电路(SRAM16)与该SRAM16的输出之闩锁电路(SRAM18)的结构图。
图3是表示DAC20的上位位转换的结构图。
图4是表示DAC20的上位位转换及放大器22的结构图。
图5A是说明关于放大器22的电路动作的图。
图5B是说明关于放大器22的电路动作的图。
图6是表示关于DAC20的下位位的另一结构图。
图7是表示切换开关24的结构图。
图8是表示白信号与黑信号的波形图。
图9是表示数据线的预充的结构图。
图10是表示设置2条电容线的画素电路的大体结构图。
图11是说明对液晶的电压施加状态图。
图12是表示各种信号的波形图。
图13是关于视频数据输入的时序图。
图14是关于模拟视频信号输出的时序图。
主要组件符号说明10 视频线12，24 开关14 水平传送缓存器16，18 SRAM22 放大器24a 第1切换部24b 第2切换部 26 DL数据线100 画素电路110，210，212，214，216，230，232，410，412，460，462，510，512，632a，632b，634a，634b，636a，636b TFT112 液晶组件 114 维持电容120 垂直驱动器122 SC驱动器300 基准电压产生器300a，300b 基准电压放大器310，312，314，316 译码器 420 充电控制TFT430，454，456 电容440 结合用TFT450，610，660 开关452 缓冲放大器470 第3开关 472 第2开关620 第1闩锁 630 电压移位器640 第2闩锁622，624，642，644，650，672，674，680 反向器670 闩锁 D0-D5 数据DAC 数字模拟转换器Amp 放大器Pre-Charge 预充电 SC，SC-A，SC-B 电容线ΔVsc 预定电压GL 栅极线VCOM 共通电极的电压Va(W) 白电压的数据信号位移量Va(B) 黑电压的数据信号位移量
Vb’ 移位后的动态范围VA垂直配向 VH，VL输出电压
具体实施例方式以下，依据
关于本发明的各实施例。
全体结构图1为显示在实施例中液晶显示装置中用以供给视频数据至画素电路的结构图。
在该实施例，6位的视频线10将每各画素的64色阶(gradation)的数字辉度信号依据画素时钟(clock)顺序传送。尚且，实际上具有R(红)、G(绿)、B(蓝)三条视频线，且各色的视频并联供给，供给至对应色的画素，但于附图中仅显示1色。
对视频线10连接对应画素各列(column)而设置的开关12的输入端。该开关12的控制端各自连接有水平传送缓存器(register)14的输出。在此，水平传送缓存器14，通过与供给至视频线的视频数据的每个画素的时序同步的画素时钟，依序传送水平起始信号(STH)，具有对应画素各列的缓存器。尚且，在本说明中，为阐述关于RGB一种颜色显示，显示位与画素同一。此外，供给于水平传送缓存器的传送时钟，具有一般画素时钟2倍的周期，并使用反转相位的2个时钟(CKH、XCKH)的情形较多。
亦即，当对视频线供给第1列的画素视频数据时，则将水平起始信号STH输入至第一个水平传送缓存器14并使对应的开关12导通。并且，依据画素时钟在水平传送缓存器14内依序传送水平起始信号(STH)，就供给至视频线10的每个画素的视频数据，依序使对应其画素的开关12导通。尚且，开关12以并联连接p沟道晶体管(TFT)与n沟道晶体管(TFT)的方式结构，各自通过水平传送缓存器14的一个缓存器的非反转输出与反转输出而同时导通.切断动作。
各开关12的输出端，各自连接有6位的SRAM 16的输入端，这些SRAM 16的输出端各自连接于6位的SRAM 18的输入端。从而，依序供给于视频线10的每个画素的视频数据，通过开关12顺序导通而输入至SRAM 16。而且，在1行(1水平扫描线)份的视频数据输入至SRAM 16的时间点，将1行份的视频数据同时各自传送至所对应的SRAM 18，于每个各水平扫描期间重复该动作。从而，于各水平扫描期间，将1行份的视频数据输入至SRAM 16，之后将该视频数据传送至SRAM 18，将被传送的视频数据于下一个水平扫描期间维持在SRAM 18，而由此输出。然后，重复该动作。
SRAM18的输出端，连接有数字模拟转换器(DAC)20的输入端。该DAC 20将从SRAM 18供给的6位视频数据转换成64色阶的模拟视频信号。尚且，DAC 20施行以预定周期变更朝液晶的电压施加方向，也就是施行所谓的AC驱动，而输出2种极性(将液晶组件的共通电极电位当作基准，对液晶的电压施加方向变为相反的2个极性)视频信号。如同后述，本实施例中，作为AC驱动的方式，由于利用点反转(dot reverse)方式，故于水平及垂直方向邻接的画素中，反转施加至液晶的电压方向，就1个画素的液晶而言于每1个讯框(frame)反转。
此外，各DAC 20的输出端，连接于放大器(Amp)22的输入端，该放大器22的输出端经由切换开关24连接至数据线DL。该数据线DL延伸至列(垂直扫描方向)，对应的1列画素电路100即各自连接于该数据线DL。尚且，该例中，数据线DL由于连接于画素电路100中的画素TFT的源极，故也称为源极线(source line)。
从而，将从DAC20输出的模拟视频信号供给至数据线DL，并输入于相当于此行的画素电路100，而进行相应于各画素所接收的模拟视频信号显示。
SRAM结构于本实施例，于各列具有维持6位数字视频数据的2个SRAM 16、18。此外，视频数据，其动态范围(dynamic range)设定成较小，作为输入DAC20的数据，一般要求将动态范围设大。因此，例如，将5V振幅电压移位(Level shift)至8V振幅。
在本实施例中，组合闩锁电路(latch circuit)与电压移位器而结构SRAM16，且于SRAM 16也施行电压移位(level shifting)。
图2，表示显示本实施例的闩锁型电压移位电路(SRAM16)与闩锁该SRAM 16输出的闩锁电路(SRAM 18)的结构。在此，视频数据为6位的数字数据，仅显示1位份。
将5V振幅的数字视频数据施加至开关610。该开关610通过同步点时钟(dot clock)的时钟来控制，每个显示画素(点)读入供给至输入端的视频数据。例如，图1的对应视频线10的开关12导通时，导通开关610并输入视频数据。此时，亦可将开关610作为开关12来使用。
开关610的输出端连接有第1闩锁620。第1闩锁620为5V振幅，由2个互相连接输出入的5V动作的反向器622、624所结构。在该例中，由于开关610的输出供给至反向器622的输入端，故反转信号输入至反向器624。从而，依据开关610的输出状态，决定反向器622的输入状态，并决定反向器622的一对输出侧状态。
在此，在该例中，宜将反向器622的能力设成大于反向器624。借此，即使反转输入的视频数据时，轻易反转反向器622，故能闩锁该数据。
第1闩锁620的一对输出(极性相反)输入至电压驱动型的电压移位器630。该电压移位器630由并联配置2个设置在8V的VDD与0V的VSS之间的3个串联连接的晶体管所结构。
VDD与VSS之间，配置串联连接的p沟道TFT 632a、p沟道TFT 634a以及n沟道TFT 636a，及串联连接的p沟道TFT 632b、p沟道TFT 634b以及n沟道TFT 636b。还有，TFT 634a及TFT 636a的栅极，连接有由闩锁电路620闩锁的开关610输出；而对TFT 634b及TFT 636b的栅极，供给由闩锁电路620闩锁的开关610输出的反转信号。此外，TFT 632a的栅极连接至TFT 634b及TFT 636b的中间点；而TFT 632b的栅极连接至TFT 634a及TFT 636a的中间点。
依据该结构，依照闩锁620的输出，TFT 632a的栅极亦即是TFT 634b及n沟道TFT 636b的中间点、TFT 632b的栅极亦即是TFT 634a及n沟道TFT 636a的中间点，其中任意一方成为H电压，另一方变为L电压。例如，开关610的输出为H电压([1])时，TFT 634b及n沟道TFT 636b的中间点成为H电压，而TFT 634a及n沟道TFT636a的中间点变为L电压。
从TFT 634b与n沟道TFT 636b的中间点以及TFT 634a与n沟道TFT 636a的中间点的输出，输入至第2闩锁640。第2闩锁640是由相连接的反向器642与反向器644结构的，TFT 634b及n沟道TFT 636b中间点的输出输入至反向器642的输入、TFT 634a及TFT636a中间点的输出输入至反向器644的输入，反向器642的输出(反向器644的输入)成为第2闩锁640的输出。
从而，输入至开关610的数据，由第1闩锁620闩锁住，而由电压移位器630电压移位的信号，被电压移位而反转的信号作为8V的信号闩锁至第2闩锁640。尚且，该第1闩锁620，电压移位器630及第2闩锁640结构SRAM 16。从而，在SARM 16的输出可获得将5V振幅电压移位至8V的信号。如此，通过在电压移位器630的输入侧及输出侧设置闩锁电路，能同时施行闩锁动作与电压移位动作。从而，与个别施行该当动作的情形相比，能减小消耗电量。
第2闩锁640的输出通过反向器650反转。尚且，与图1的结构对比时，至该反向器650为止的部分对应SRAM 16，借此，所输入的视频数据即依照点时钟(dot clock)而被存储、电压移位而输出。
反向器650的输出，经由开关660而供给至闩锁670。开关660，1水平扫描线份的数据输入于SRAM 16后只在预定期间开启。闩锁670由互相连接输出入的反向器672与反向器674组成，并将开关660的输出输入至反向器672，其输出成为闩锁670的输出。而且，该闩锁670的输出由反向器680反转并输出。从而，闩锁670及反向器680结构SRAM 18。亦即，在1水平扫描线，各画素的视频数据在存储至SRAM 16的阶段，开启开关660，此时的视频数据设定至SRAM18。例如，在水平返驰(horizontal retrace)期间，所有的SRAM 16的数据总括传送至SRAM 18。
如此，依据本实施例，通过SRAM16存储数据之际，也可施行电压移位。因此，能达成有效率的动作。
DAC20的高阶位转换的结构图3显示DAC20的高阶位转换的结构。基准电压产生电路300具有基准电压放大器300a、300b。基准电放大器压300a、300b，两者皆以电阻R0至R9的10个电阻分割电源电压VCC与GND，而产生v0至v8的9个基准电压。基准电压放大器300a、300b于每1水平扫描期间交替动作。从而，9个基准电压v0至v8于每1水平期间反转极性。亦即，基准放大器300a动作时，v8接近VCC电压，v0接近GND电压，而基准放大器300b动作时，则变为相反。此外，每1水平期间的基准放大器300a、300b的切换，通过信号FRP来施行。例如，信号FRP为H电压时基准放大器300a动作，而L电压时基准放大器300b动作。
数据D5-D3输入至上部H侧译码器310、上部L侧译码器312、下部H侧译码器314、下部L侧译码器316的4个译码器，基准电压v0至v8也各自供给至这些译码器310至316。上部H侧译码器310，依照111至000的8种类，选择基准电压v8至v1而输出数据D5至D3；上部L侧译码器312依照111至000的8种类，选择基准电压v7至v0而输出数据D5至D3。从而，上部H侧译码器310的输出VH变成较上部L侧译码器312的输出VL高一阶段的电压(v8为VCC侧的情形)。另一方面，下部H侧译码器314依照111至000的8种类，选择基准电压v0至v7而输出数据D5至D3；下部L侧译码器316依照111至000的8种类，选择基准电压v1至v8而输出数据D5至D3。从而，下部H侧译码器314的输出VH变成较下部L侧译码器316的输出VL低一阶段的电压(v8为VCC侧的情形)。
如此，上部译码器310、312，输出只偏移对应D3位的电压的输出电压VH、VL。下部译码器314、316，反转上部译码器310、312的极性(相对于输入的数字数据增大方向或减小方向的变化方向，输出的模拟信号VH、VL为增大方向或减小方向的变化方向)；下部H侧译码器314与下部L侧译码器316，输出不同于D3的1位份的电压VH、VL的这一点相同。
尚且，将上部译码器310、312的输出施加至奇数列的数据线DL时，将下部译码器314、316的输出供给至偶数列的数据线DL。
如此，通过以上部译码器310、312与下部译码器314、316，使基准电压供给相反，利用1个基准电压产生电路300，能施行于面板的上部侧与下部侧两方的译码器的数字模拟的转换。从而，将上部侧译码器310、312与下部译码器314、316的输出交替供给至数据线DL，即能将视频信号的极性就每个数据线DL反转。更且，通过就每1水平线交替使用基准电压放大器300a、300b，能对供给至各数据线DL的视频信号的极性就每1水平扫描线加以变更。从而，能达成于液晶显示装置的点反转驱动。还有，于施行该驱动的情形，能使用1个基准电压产生电路300，故能将电路简略化，并谋求低消耗电量化。
DAC20的低阶位变换及放大器22结构如同上述，从高阶3位(D5-D3)获得VH、VL时，关于VH、VL的电压差，获得依照D2-D0的8种类的电压。图4显示该结构。D2照样直接输入至TFT 410-2的栅极，且反转并输入至TFT 412-2的栅极。TFT 410-2的一端接受VH供给，VL供给至TFT 412-2的一端。TFT 410-2、412-2的另一端，经由充电控制TFT 420-2连接至电容430-2的一端。电容430-2的另一端连接至接地。
从而，D2为H电压([1])时，TFT 410-2导通，而选择VH。充电控制TFT 420-2导通时，电容430被VH充电。另一方面，D2为L电压(
)的话，电容430即被VL充电。
关于D1、D0，设置成与D2基本相同的结构。从而，VH或VL依照D1、D2的值充电至对应的电容430-1、430-0。
更且，设置充电控制TFT 420-r，该充电控制TFT 420-r无关数据，将VL直接充电至对应的电容430-r。尚且，充电控制TFT 420-r、420-0、420-1、420-2通过充电信号(Charge)导通.切断。
还有，电容430-r、430-0、430-1、430-2以其电容值C、C、2C、4C的方式设定。尚且，C为例如0.5pF，此时4C变为2pF。
更且，电容430-r、430-0、430-1、430-2的上侧端，通过3个结合用TFT440-1、440-2、440-3连接，电容430-r的上侧端经由TFT440-r变为输出端。
还有，结合信号(Combine)供给至结合用TFT 440-1、440-2、440-3及TFT 440-r的栅极。
通过这种电路，只要D2-D0全部为
，电容430-2、430-1、430-0、430-r全部被VL充电。从而，输出电压变为VL。在此，VL如上述，由D5-D3选择的值，而成为由D5-D0特定的电压。
再且，只要D0为[1]的话，(VH-VL)C的电荷格外多充电，将其1/8C的电压即加算于VL，而输出VL+(VH-VL)/8。D2为[1]的话，(VH-VL)4的电荷格外多充电，将其1/8C的电压加算于VL并输出VL+4(VH-VL)/8。并且，D0、D1、D2全部为[1]的话，即输出VL+7(VH-VL)/8。从而，依照D0-D3的值，将(VH-VL)为单位的电压即加算于VL，输出可获得对应D5-D0值的电压。
尚且，该输出获得的电压，为VCC-GND间的电压，在面板的上侧与下侧(奇数列和偶数列)反转极性，而再度于每1水平期间反转极性。
在此，于本实施例中，将充电控制TFT 420-r、420-0、420-1、420-2的尺寸设定成1∶1∶2∶4。亦即，充电控制TFT 420-r、420-0、420-1、420-2所充电的电容430-r、430-0、430-1、430-2，其电电容值为1∶1∶2∶4，充电控制TFT 420-r、420-0、420-1、420-2的电流量也对应该比值。从而，如同本实施例通过将充电控制TFT 420-r、420-0、420-1、420-2的尺寸设定成1∶1∶2∶4，即能将朝对应的电容430-r、430-0、430-1、430-2的充电电荷量正确地设定成电电容值x电压值，可使输出电压正确。再且，也可使由于晶体管(充电控制TFT)的MOS电电容的电压变化相同。
放大器22的结构就放大器22的结构例1，依据图4说明。该放大器22具有用以补正输出的结构。从结合TFT 440-r的输出经由以信号Φ01导通.切断的开关TFT 450输入至缓冲放大器452。另一方面，缓冲放大器452的输入端连接于补正用电容454的一端，该补正用电容454的另一端经由电压降控制电容456连接至GND。
此外，对缓冲放大器452的输入端经由以充电用信号导通.切断的TFT 460供给电压VL。更且，电容454与456的中点经由以充电信号导通.切断的TFT462接受电压VL，且经由以信号Φ03导通.切断TFT 470连接于开关TFT 450的输入侧(DAC的输出端)，再且，也经由TFT 472连接于缓冲放大器452的输出端。
接着将该当电路的动作，依照图5(A)及图5(B)说明。首先，以充电信号使TFT 460、462导通，缓冲放大器452的输入端及电容454与456的中点设定于电压VL。再且，在该状态下，确定对电容430-r、430-0、430-1、430-2施行上述充电的充电量，充电信号下降，其后结合信号上升，在DAC 20的输出端显现对应输入数据的模拟电压Vin。
还有，在步骤1中，结合信号在H电压的状态下信号Φ01变为H电压，开关TFT 450导通。借此，缓冲放大器452的输入端设定于DAC 20的输出电压Vin。
接着，于步骤2，通过将信号Φ02变为H电压，使TFT 472导通。借此，电容454与456的中点设定于缓冲放大器452的输出电压Vout。尚且，缓冲放大器452，其输出电压虽与输入电压的动作一致，但依其特性产生误差，而在本实施例中即补偿其误差。在此，假设缓冲放大器452的误差电压为ΔV，则输出电压Vout＝Vin+ΔV。
步骤3，信号Φ02返回L电压。借此，电容454的缓冲放大器452的输入端侧(上侧)固定于Vin，电容456侧(下侧)固定于Vout，电容454被ΔV充电。
于步骤4，将信号Φ01变为L电压，将开关TFT 450切断。在此，该开关TFT 450切断，则栅极电位从H电压变为L电压，则由于该开关TFT 450的栅极电容(Cgs)的原因，缓冲放大器452输入端的电压会些微下降。在此，电容454只被ΔV充电，电容456只被Vout-GND充电。从而，这些电容454、456的中点电压及缓冲放大器452的输入端电压不会变动太大。假设因切断开关TFT 450而于缓冲放大器452的输入端下降的电压为a，则缓冲放大器452的输入端电压即变为Vin-a。而且，电容454、456的中点的电压虽然为小于a的电压，但随着a而下降。假设电容454、456的中点电压低下部分为a’，则其电压变为Vin+ΔV-a’。
于步骤5，将信号Φ03变为H电压，将电容454、456的中点电压设定成Vin。借此，电容454、456的中点电压只变化Vin-(Vin+ΔV-a’)。从而，缓冲放大器452的输入电压也只做相同变化，而变为Vin-a+Vin-Vin-ΔV+a’，变为Vin-ΔV-(a-a’)。a与a’虽依照电容454、456电容值的设定而异，a与a’原本为接近的值，容易使其大略相同。假设a＝a’，缓冲放大器452的输入电压大致变为Vin-ΔV。因此，在输入Vin的情形，成为Vout＝Vin+ΔV的缓冲放大器452的输出，由于输入仅ΔV变低，故成为VoutVin，而补偿其误差。
关于DAC20的低阶位其它的结构图6表示关于DAC20的低阶位的其它的结构例。在该例中，利用预充电(Pre-Charge)取代结合信号。
对应D2-D0，而设有TFT 410-2、412-2、410-1、412-1、410-0、412-0各自选择各自设置的VH或VL中的任意一个，这些即经由充电控制晶体管420-2、420-1、420-0而供应至电容430-2、430-1、430-0的一端侧(上侧)。并且，对电容430-r直接供给VL，将一端侧(上侧)经常设定于VL。
还有，电容430-2、430-1、430-0、430-r的另一端侧(下侧)共通连接，而成为DAC 20的输出。
还有，对电容430-2的两端间串联连接TFT 510-2与512-2，电容430-1的两端间串联连接TFT 510-1与512-1，电容430-0的两端间串联连接TFT 510-0与512-0，电容430-r的两端间串联连接TFT 510-r与512-r。还有，TFT 510-2与512-2的串联连接、TFT 510-1与512-1的串联连接、TFT 510-0与512-0的串联连接、TFT 510-r与512-r的串联连接的中间点，全部供给有VL，并将预充电信号全部供给至这些TFT的栅极。
于如上述电路中，首先通过将预充电信号变为H电压，将全部的电容430-2、430-1、430-0、430-r的两端设定成VL。
然后，将预充电信号变为L电压后，导通充电控制TFT420-2、420-1、420-0，而且将对应于数据D2-D0的VH或VL供给至对应的电容430-2、430-1、430-0的一端侧。由此，接受有VH的电容430-2、430-1、430-0的另一端虽欲移位，但是此时各电容的电荷量与电容430-2、430-1、430-0的电容值成比例，故与上述情形同样，输出端的电压只有对应通过D2-D0决定的值得部分变成从VL往VH方向移位的电压。
尚且，于该结构中，充电控制TFT 420-2、420-1、420-0设为对应电容430-2、430-1、430-0电容比的晶体管尺寸。
切换开关24切换开关24的结构如图7所示。该切换开关24具有第1切换部24a与第2切换部24b，借此，从白(WHITE)信号及黑(BLACK)信号的两个待机(standby)用信号，与DAC 20输出的64色阶的平常显示用的视频信号中，选择其一并输出。
首先，第1切换部24a通过显示模式信号切换为一般模式或待机模式(低电压模式)，在一般模式的情形中选择一般显示用的视频信号并输出。
另一方面，待机模式的情形中，通过第1切换部24a，选择待机用信号。第2切换部24b的输出供给至第1切换部24a的待机用信号的输入端。还有，该第2切换部24b选择白信号或黑信号的任意一种并输出。从而，在待机模式的情形，由第2切换部24b选择出的白信号或黑信号的任意一种，经由第1切换部24a输出。
在此，对第2切换部24b供给SRAM 18的6位MSB(0-5位的第5位)信号。这是因为于待机模式的情形，显示为简单的记号等显示，而使用白黑2种类的显示，由视频数据的第5位，判定为白或黑的任意一种的缘故。尚且，例如黑为000000，白为111111的话，虽然不论藉由哪个位皆能判定，惟依据视频数据，也有不利用所有范围数据的情形，故以适当的位来判定即可。亦即，每个画素的画素数据通过画素数据内适当的1位来判定白或黑，借此，在第2切换部24b选择白信号或黑信号的任意一种。此外，该例中，将SRAM 18的预定位作为切换控制信号，供给至第1切换部24a，而依照其位为1或0来切换第1切换部24a。
依据上述，在一般显示模式的情形中，来自DAC20的一般视频信号被供给至数据线DL；在待机模式的情形，则将白信号或黑信号的任意一种供给至数据线DL。
尚且，于具有RGB各色画素的彩色显示装置，也由于供给高辉度的信号至全部的画素，故显示本体变为白，而对全部画素供给低辉度的信号则变为黑显示。此外，关于RGB的各色画素，由于能导通.切断，故也能显示R、G、B、R+G、R+B、G+B、白、黑8色。
于待机模式的情形，不需要一般显示用的多色阶视频信号。因此，于本实施例中，由于通过数字的视频数据选择其它方式准备的白信号或黑信号，而不使用模拟的视频信号，停止DAC20及放大器22的动作并减低消耗电量。尚且，关于放大器22，以切断电源为宜，关于DAC，也以切断产生其基准电压的放大器电源为宜。如此，于待机模式中，由于变为不需要处理模拟信号，故能通过完全停止模拟电路的动作而谋求节省电力。
在此，于液晶中，以防止烧熔等目的于每个预定期间反转朝液晶的电压施加方向，而施行所谓的AC驱动。从而，于利用正常显黑(normally black)(不施加电压时变为黑显示)液晶的情形，黑信号设定成与供给电极电压同样的固定电压，而白信号设定成每个预定期间从共通电极离开的电压；于利用正常显白(normally white)(不施加电压时变为白显示)液晶的情形，则变为相反的信号。
在此，于正常显白的情形中，如图8所示，白信号视为1/2VDD的信号，黑成为于每1水平扫描间交替重复VSS与VDD的信号，而施加至液晶组件的画素电极。尚且，共通电极的电压VCOM设定成大致与白信号相同的电压。由此，使就每画素的1行对黑显示画素供给的视频信号的极性(较VCOM还大或还小的电压)反转。还有，由于下一个讯框中关于该行的视频信号的极性被反转，故关于持续1个的黑显示的画素，使每1讯框对液晶的电压施加方向反转。
特别是，如上述，即使在1行之中，优选的是，使就每点施加于液晶的电压的方向反转的点反转方式。
开关24的具体电路结构图9显示开关24的具体电路结构。黑信号(LP_BLACK)供给至TFT210的一端(漏极或源极)，该n沟道TFT 210的另一端(源极或漏极)连接p沟道TFT 212的一端(源极或漏极)，对该p沟道TFT 210的另一端(漏极或源极)供给白信号(WHITE)。还有，对TFT 210、212的栅极供给视频数据的第5位(D5)。从而，D5为[1]时TFT 210导通，而D5为
时TFT 212导通。
TFT 210与TFT 212的连接点连接n沟道TFT 214的一端，该TFT 214的另一端连接至数据线DL。还有，待机模式时，变为H电压的LP_ENB信号供给至TFT 214的栅极。从而，于待机模式中，TFT 214导通，而将黑信号白信号的任意一种供给至数据线DL。
此外，从DAC 20经由放大器22供给的64色阶的数字视频信号，供给至n沟道TFT 216的一端，该TFT 216的另一端连接至数据线DL。还有，于一般显示模式之际，设定成H电压的RGB_ENB信号供给于TFT 216的栅极。从而，一般显示模式之际，TFT 216导通，64色阶的视频信号供给至数据线DL。
如上所述，通过视频数据D5，选择白信号或黑信号的任意一种，且通过LP_ENB信号及RGB_ENB信号选择视频信号或者白信号、黑信号的任意一种，而供给至数据线DL。
预充电的结构再且，图9显示用以预充电数据线DL的结构。亦即。各数据线DL彼此之间配置n沟道TFT 230，通过导通该TFT 230而连接邻接的数据线DL。该TFT 230配置于全部的数据线DL之间。此外，在供给白信号的线与各数据线DL之间配置n沟道之TFT 32，通过导通该TFT232，将白信号供给至数据线DL。
还有，对两个TFT 230与TFT 232的栅极供给DSG信号。从而，通过将信号DSG设定成H电压，TFT 230、232两方即导通，使邻接的数据线DL相连接的同时，对此供给白信号。
在此，该白信号，如图8所示，为(1/2)VDD的信号。因此，于水平返驰期间，藉由将DSG信号设定成H电压，各数据线DL能对(1/2)VDD预充电。尚且，预充电在将水平返驰期间等1水平扫描期间的数据设定至数据线DL之前先行实施。
特别是，于后述的在邻接画素(点)间反转的数据极性的点反转方式的情形，设定邻接的数据线DL的视频信号电压值，将共通电极电压VCOM作为境界变为相反方向。因此，使TFT 230导通，而使邻接的数据线DL彼此相连接，而变成接近共通电极电压VCOM的电压。亦即，于自然画等的显示中，邻接像素的辉度相近的情形很多，从而，通过使设定成邻接画素的显示用电压的数据线DL，彼此相连接，可无需来自外部的电力供给，能设定成接近VCOM的电压。例如，在全面黑显示的情形，数据线DL交替设定成VSS、VDD，通过连接这些线能施行有效率的预充电。
更且，于本实施例中，设置TFT 232，各数据线DL设定成(1/2)VDD。借此，于之后将视频信号写入数据线DL之际，可减少需要的电力(电荷量)，并谋求节省电力化。
尚且，在图9的例子中，通过一条控制线的DSG信号导通关断TFT230、232，虽在同一个时序导通TFT 230、232，但个别以控制线使TFT 230导通之后，优选的是，使TFT 232导通。此外，通过TFT 232施加的电压作为(1/2)VDD，但只要是接近共通电极电压VCOM电压，其它电压亦可。
再且，当设置TFT 230时，可省略TFT 232。亦即，使TFT导通，即可经由TFT 230使邻接的数据线DL彼此相连接，而获得相同的效果。再且，也可仅设置TFT 230或TFT 232中的任意一种。
画素电路及点反转在此，对1行设置2条电容线，优选的是以相反的极性于每1讯框反转该2条电容线的电压的形式，以下说明关于该结构。
图10表示设置2条该电容线的画素电路结构的概略结构。画素电路1以矩阵状配置于显示区域全体。矩阵配置并非为完全的格子状，亦可为Z字型状。此外，显示亦可为黑白和全彩色，全彩色的情形中，一般画素虽为RGB3原色，但亦可依据需求追加包含白色的特定色的画素。
一个画素电路1如图所示，具有源极连接至数据线DL的n沟道画素TFT 110，与连接至该画素TFT 110的漏极的液晶组件11及维持电容114。于每各水平扫描线配置的栅极线GL连接至画素TFT110的栅极。
液晶组件112，其于每个画素个别设置的画素电极连接至画素TFT 110的漏极。对于该画素电极，夹着液晶并对向配置全画素共通的共通电极而形成者。尚且，共通电极连接至共通电极电源VCOM。
此外，维持电容114，延长结构画素TFT 110的漏极的半导体层的部分就此成为一方的电极，经由氧化膜并对向形成的电容线SC的一部份形成对向电极。尚且，将成为维持电容114的电极部分与画素TFT110的部分切离并作为其它的半导体层，而将两者以金属配线连接亦可。
在此，电容线SC有SC-A、SC-B两条对着1行(水平扫描线)，于水平扫描方向，各画素电路的维持电容SC-A、SC-B交替地连接。在该图标的画素电路中，维持电容114连接电容线SC-A，相邻的画素维持电容114连接至电容线SC-B。
栅极线GL连接垂直驱动器120，该垂直驱动器120于每1水平期间依序一条条地选择栅极线GL并且使其成为H电压。垂直驱动器120具有移位缓存器，并接受显示1垂直扫描期间开始的信号STV，将移位缓存器的第一段变成H电压，之后例如通过时钟信号一个个移位H电压，依序一条条地选择各水平扫描线的栅极线GL并使其为H电压。在此，例如栅极线GL的H电压为VDD电位，L电压为VSS电位，这些电源电压VDD、VSS供给至垂直驱动器120，借此设定垂直驱动器的输出的栅极线GL的H电压与L电压。
SC驱动器122输出2个电压至2个维持电容线SC-A、SC-B。
尚且，显示装置例如也设置有未图标的水平驱动器，控制依序施加的输入视频信号的数据线DL。亦即，该例中，依照每画素的视频信号的时钟，由水平驱动器输出每画素的抽样时钟(samplingclock)，依该抽样时钟，使开关导通.切断并闩锁1水平扫描线份的视频信号(数据信号)。还有，于1水平扫描期间输出闩锁的1水平扫描线各画素的数据信号至数据线DL。
尚且，实际上视频信号有RGB3种类，垂直方向的各画素成为R、G、B任意一方的一个同一色画素。因此，数据线DL即设定于RGB任一方的1色数据信号。
还有，在本实施例的装置中，采用点反转方式的AC施加方式。亦即，在水平扫描方向的各画素(点)中，施加至液晶组件112的画素电极的电压，对共通电极的电压VCOM作为极性相反的数据信号而施加。
图11左侧所示，为依照第1极性的数据信号，写有Vvideo的三角形斜边，表示对应辉度的数据信号(写入电压)。数据信号为从黑电压至白电压的Vb电位差(动态范围)，电压移位后施加至画素电极的电压，以VCOM为中心，电压远离的一方成为白，电压接近的一方成为黑。从而，该例中，变成黑电压为VCOM-Vb/2，白电压为VCOM+Vb/2。此外，在邻接画素中，如图11右侧所示，成为与第1极性相反的第2极性，黑电压成为VCOM+Vb/2，白电压成为VCOM-Vb/2。
还有，如图12所示，朝画素TFT 110的导通期间结束且数据的写入结束之后，电容线SC-A、SC-B只移位预定电压ΔVsc。该例中，使用作为液晶的正常显黑垂直配向(VA)型。关于图11左侧的画素，连接电容线SC-A，Vsc只将ΔVsc电压移位至高方向。此外，图11的右侧画素，连接电容线SC-B，Vsc只将Δsc电压移位至低方向。
借此，如图12所示，施加至画素电极的数据信号仅移位对应ΔVsc的电压，成为将其施加至VCOM之间。在此，ΔVsc设定成对应依照液晶的施加电压开始变化透过率的门坎值电压(thresholdvoltage)Vath的电压，通过移位后的电压，成为能依照液晶组件112显示。此外，数据信号的动态范围，以移位后的动态范围从显示中的黑电压变成白电压的电位差的方式来设定。
全体动作接着就图1中视频数据的输入SRAM16、18的动作，依照图13的时序图来说明。1水平扫描期间由施加视频数据至视频线10(图1)的数据期间与水平返驰期间(遮没(blanking)期间)所组成。通过水平同步信号Hsync，能够取得水平扫描期间的同步。点时钟Dot clock为同步视频数据的1点的信号，将该1/2时钟的水平传送时钟XCKH(及CKH)作为水平传送时钟使用，水平起始信号STH传送至水平传送缓存器14(图1)。尚且，通过致能信号ENB，仅于施加视频数据期间于水平传送缓存器14施行STH的传送。
STH如图13中SR 01所示，被水平传送缓存器14的第1段传送，之后SR 02、SR 03依次传送，在该例中，在130段结束视频数据的输入。在此，朝SRAM 16(图1)输入视频数据，通过AND 01a至AND 130a施行。在此，AND 01a为于通过SR 01与SR 01a(与SR 02相同的信号)与AND(及)获得的SR 01后半变为H电压的信号，对应视频数据的第1点的视频数据。从而，通过该AND 01a，第1点的视频数据输入至第1段的SRAM 16。通过AND 01a至AND 130a，1行份的视频数据读取至对应的SRAM 16。
该例中，将水平传送缓存器14的段数预先作133段，依照SR 133，将输入至SRAM 16的1行份视频数据传送至SRAM 18。
接着，关于从DAC 20写入画素电路100的动作，以图14的时序图来说明。
首先，遮没期间结束时，如同上述1行份的视频数据设定至SRAM 18。因此，DAC20虽施行数字模拟转换，但关于下位3位必须对电容430充电。因此将充电信号作为H电压开始充电。充电完毕后，将充电信号作为L电压，将结合信号作为H电压。借此，从DAC20输出可获得64色调的模拟视频信号。
尚且，从该DAC 20输出模拟信号期间，如同上述，施行放大器22的输出补正处理。在此，于图4的[d1][d2]的结构，显示利用信号Φ01至Φ03的时序，但其与图5(A)显示的相同。
另一方面，于开关24中，于结合信号为H电压的期间将RGB ENB位为H电压，放大器22输出的模拟视频信号供给至数据线DL，将该列的画素电路100即输入其模拟视频信号。尚且，RGB_ENB较结合信号先返回L电压，而防止数据线DL上的视频信号的变化。
栅极线GL于数据期间变为H电压，在各画素电路100中，RGB_ENB在H电压期间的最后方，栅极线GL变为H电压，确定画素电路100的数据电压。
另一方面，于遮没期间，信号DSG变为H电压，各数据线DL被(1/2)VDD预充电。此外，于遮没期间，由于反转FRP，故反转DAC 20的基准电压极性，反转模拟视频数据的极性。
权利要求
1.一种放大电路，其特征在于，其含有将输入信号稳定化，并输出稳定化的输出信号的缓冲放大器；将向缓冲放大器的输入端输入的输入信号导通/切断的第1开关；有一端连接至缓冲放大器的输入端，另一端经由第2开关连接至缓冲放大器的输出端的第1电容；以及将向第1电容的另一端供给的前述输入信号导通/切断的第3开关；并且使第1开关及第2开关导通，并将第3开关切断，而以输入信号与输出信号的电压差充电第1电容；之后，通过将第1开关及第2开关切断、使第3开关导通、而供给输入信号至第1电容的另一端，对缓冲放大器的输入端供给对输入信号加算输入信号与输出信号的差的电压。
2.根据权利要求1所述的放大电路，其中，前述第1电容的另一端与固定电压的电源之间具有第2电容。
3.一种显示装置，为对应配置成矩阵状的画素的各列配置数据线，而将各画素的数据信号经由数据线供给至各画素的显示装置；其特征在于其具有将前述数据信号稳定化后供给至前述数据线的放大电路；而于该放大电路使用根据权利要求1或2项所述的放大电路。
全文摘要
本发明的目的在于将缓冲放大器的输出安定化。设置控制朝缓冲放大器452输入端的输入信号的输入的第1开关450。设置有一端连接缓冲放大器452的输入端而另一端经经由第2开关472连接至缓冲放大器452的输出端的第1电容454，同时，设置用以将朝第1电容的另一端供给的前述输入信号导通与切断的第3开关470。然后，导通第1开关450及第2开关472，切断第3开关470并对第1电容454充电输入信号与输出信号的电压差，之后，将第1开关450及第2开关472切断，使第3开关470导通，将输入信号供给至第1电容454的另一端，对缓冲放大器452输入端的输入信号，供给将输入信号与输出信号之差加算的电压。
文档编号G02F1/133GK1917029SQ20061011571
公开日2007年2月21日 申请日期2006年8月11日 优先权日2005年8月16日
发明者千田满, 堀端浩行 申请人:三洋爱普生映像元器件有限公司