专利名称：液晶显示器面板、像素结构、及开关元件的制作方法
技术领域：
本发明涉及一种像素结构与其开关元件，特别是涉及一种液晶显 示器面板的像素结构与其开关元件。
背景技术：
随着动态影像质量的要求，以高频信号驱动的显示器持续地发展，
例如具有120Hz的驱动频率的液晶显示器。在高频液晶显示器中，显 示面板的设计必须考虑两个重点， 一个是数据线的RC延迟时间，另 一个则是像素内薄膜晶体管的充电能力。关于RC延迟时间的问题， 可通过使用低阻抗值的金属材料来形成栅极线来解决。而关于充电能 力的问题，则可通过增加像素内薄膜晶体管的沟道宽度来解决。
图1表示现有适用驱动频率60Hz的像素内薄膜晶体管的设计。源 极电极SE电连接像素电极PE，漏极电极DE电连接数据线DL，栅 极电极GE电连接扫描线SL，以及非晶硅层AS设置于源极电极SE、 漏极电极DE与栅极电极GE间，其中，扫描线SL包含了栅极电极 GE，亦即栅极电极GE由部分扫描线SL所提供。图2表示根据图1 的现有像素设计，在驱动频率60Hz下像素电极PE的电压VPE、数据 线DL的电压V既、及扫描线SL的电压VSL。根据图2可得知，在既 定的充电时间TCH2内，像素电极PE的电压VPE上升而接近电压VDL， 此薄膜晶体管的充电能力可大约等于99%。图3表示根据图1的现有 像素设计，在驱动频率120Hz下像素电极PE的电压VPE、数据线DL 的电压VDL、及扫描线SL的电压VSL。根据图3可得知，由于充电 时间Too小于充电时间TCH2，因此此薄膜晶体管的充电能力大幅地 降低。
图4表示现有增加薄膜晶体管的沟道宽度的设计。参照图4，通 过增加栅极电极GE、漏极电极DE、源极电极SE以及非晶硅层AS的面积来增加薄膜晶体管的沟道宽度。根据图4的设计，当驱动频率 为120Hz时，薄膜晶体管的充电能力可增加为大约99%。然而，图4 的薄膜晶体管的充电能力虽然提高了，但是栅源极电容(Cgs)与栅 漏极电容(Cgd)却也增加，进而导致RC延迟时间增加。
图5表示另一现有增加薄膜晶体管的沟道宽度的设计。参照图5， 漏极电极DE形成双U形状以增加沟道宽度。然而，虽然沟道宽度增 加且栅源极电容(Cgs)减少，但却大大地增加栅漏极电容(Cgd),导 致RC延迟时间增加。此外，由于双U形式的薄膜晶体管在像素中占 有较大的面积，像素开口率也因此降低。
发明内容
本发明提供一种开关元件，包括栅极电极、第一电极、第二电极、 以及半导体层。第一电极包括第一部份与第二部分。第二部分具有弯 曲结构且具有连接第一部份的第一端以及第二端。第二部分的第一端 与第二端彼此大致切齐，且第二部分的第一端与该第二端之间具有第 一间距。第二电极形成凹陷区域，且第一电极内置于凹陷区域中。半 导体层设置于第一电极、第二电极与栅极电极间。
本发明还提出一种像素结构，包括像素电极、数据线以及开关元 件。其中，开关元件包括栅极电极、第一电极、第二电极、以及半导 体层，第一电极电连接像素电极，且包括第一部份与第二部分。第二 部分具有弯曲结构且具有连接第一部份的第一端以及第二端。第二部 分的第一端与第二端彼此大致切齐，且第二部分的第一端与第二端之 间具有第一间距。第二电极电连接数据线，且第二电极形成或第二电
极与数据线一起形成凹陷区域。第一电极内置于凹陷区域中。半导体 层设置于第一电极、第二电极与栅极电极间。
本发明还提出一种显示器面板，包括多条扫描线以及多条数据线。 多条数据线与多条扫描线交错，以定义出多个像素，且每一像素包括 像素电极以及开关元件。开关元件包括栅极电极、第一电极、第二电 极、以及半导体层。栅极电极电连接对应的扫描线。第一电极电连接 像素电极，且包括第一部份与第二部分。第二部分具有弯曲结构，且具有连接第一部份的第一端以及第二端。第二部分的第一端与第二端 彼此大致切齐，且第二部分的第一端与第二端之间具有第一间距。第 二电极电连接对应的数据线。第二电极形成或第二电极与数据线一起 形成凹陷区域，且第一电极内置于凹陷区域中。半导体层设置于第一 电极、第二电极与栅极电极间。
图1表示现有适用驱动频率60Hz的像素内薄膜晶体管的设计； 图2表示根据图1的现有像素设计，在驱动频率60Hz下像素电极
PE的电压VpE、数据线DL的电压VoL、及扫描线GL的电压VGL; 图3表示根据图1的现有像素设计，在驱动频率120Hz下像素电
极PE的电压VPE、数据线DL的电压V既、及扫描线GL的电压VGlj; 图4表示现有增加薄膜晶体管的沟道宽度的设计； 图5表示另一现有增加薄膜晶体管的沟道宽度的设计； 图6表示根据本发明第一实施例的显示器面板； 图7表示图6中像素的开关晶体管； 图8表示根据本发明第二实施例的开关晶体管的例子； 图9表示图8的开关晶体管的另一例子； 图IO表示根据本发明第三实施例的开关晶体管； 图11为图5、图7、及图9中栅源极电容(Cgs)与栅漏极电容(Cgd)
的比较图12表示根据本发明另一实施例的开关晶体管。
具体实施例方式
为使本发明的上述目的、特征和优点能更明显易懂，下文特举多 个实施例，并结合附图，作详细说明如下。 第一实施例-
图6表示根据本发明第一实施例的显示器面板。参照图6，显示 器面板6包括多条扫描线SLQ SLn、多条数据线DL。 DLm，以及多 个像素60Q,Q 60m，n。扫描线SLo SL。与数据线DLo DLm交错，且一组交错的数据线及扫描线对应定义出一个像素。举例来说，交错的
数据线DL,及扫描线SLo对应定义出像素60,，o。每一像素包括像素电 极以及开关元件电耦接于此像素电极，开关元件包含栅极、第一电极、 第二电极和半导体层。在此实施例中，此开关元件为开关晶体管，其 中，第一和第二电极分别构成此开关晶体管的源极电极和漏极电极或 漏极电极和源极电极。开关晶体管可以为薄膜晶体管或其它类型的晶 体管。根据开关晶体管的类型，例如N型或P型晶体管，当第一电 极定义为源极电极或漏极电极，则第二电极定义为漏极电极或源极电 极。在之后的说明中，为方便起见，皆定义第一电极为源极电极，第 二电极为漏极电极来说明。
参照图7，以像素601,。为例来说明每一像素内开关晶体管的电极 配置。像素60,，o包括像素电极PE和开关晶体管TFT，其中开关晶体 管TFT包含有栅极电极GE、源极电极SE、漏极电极DE和半导体层 AS。如图7所示，源极电极SE电连接像素电极PE，且包括第一部 份pi与第二部分P2。源极电极se的第一部分Pl为直线状。源极电 极SE的第二部分P2具有弯曲结构且具有连接第一部份Pl的第一端 T21以及第二端T22，其中，第一端T21与第二端T22彼此大致切齐。 如图7所示，第一端T21与第二端T22切齐于平面Pla7。栅极电极 GE电连接扫描线SU，且配置于源极电极SE和漏极电极DE下方。 在此实施例中扫描线SL包含了栅极电极GE，然而在一些实施中， 栅极电极GE亦可独立于扫描线SL并透过其它方式与扫描线SL电耦 接。漏极电极DE电连接数据线DL,，且至少沿着第二部分P2而配 置。半导体层AS则设置于源极电极SE、漏极电极DE与栅极电极 GE之间，并沿着源极电极SE和漏极电极DE的形状配置。如图7 所示，源极电极SE的第二部分约略为U形弯曲结构，此U形弯曲结 构具有两个转折角Ql和Q2;优选地，Ql和Q2可以为90度。虽然 此实施例的源极电极SE的第二部分设计为U形弯曲结构，在一些实 施例中源极电极SE的第二部分亦可设计为半圆形弯曲结构或其它弯 曲结构。另夕卜，在一些实施例中，优选地，源极电极SE的第二部分 P2可以为对称形状，且其第一端T21对称于第二端T22。漏极电极DE形成一个凹陷区域，且此凹陷区域具有开口 OP7。源极电极SE 内S于凹陷区域中。
参照图7，半导体层AS分别与源极电极SE和漏极电极DE部分 重迭，然而在一些实施例中，半导体层AS亦可以分别与源极电极SE 和漏极电极DE完全重迭。在源极电极SE与漏极电极DE间的半导 体层AS则形成沟道CH，其中，沟道CH具有弯曲部分以及与第一 部份PI平行的第一笔直部分。如图7所示，沟道CH的弯曲部分介 于第二部分P2的弯曲结构与漏极电极DE之间。在图7的实施例中， 沟道CH的第一笔直部分是沟道CH的右部分，形成于数据线DL,与 源极电极SE之间，并与第一部份P1朝同一方向直线延伸。此外， 在此实施例中，沟道CH可具有与第一部份P1平行的第二笔直部分， 是沟道CH的左部分，形成于漏极电极DE与源极电极SE的第二部 分P2之间，并与第一部份P1朝同一方向直线延伸。半导体层AS可 以为非晶硅层或其它半导体结构。
根据图7的开关晶体管的设计，当显示器面板6的驱动频率为 120Hz时，由于沟道长度增加，使得幵关晶体管的充电能力也得以提 高。此外，根据图7的设计，即使在形成半导体层AS与源/漏极电极 SE/DE的工艺中发生了掩模的对位误差，造成半导体层AS与源/漏极 电极SE/DE相对位置的偏移，通过上述的幵关晶体管结构上的设计， 可由左方及右方来补偿工艺的不正确性，使得半导体层AS与源/漏极 电极SE/DE的重迭范围维持等量，不受掩模的对位误差影响。由于 工艺的补偿，使得栅极电极GE与源极电极SE间的栅源极电容值不 因对位误差而变化，进而不影响馈通电压(feed through voltage)。
第二实施例-
图8表示根据本发明第二实施例的开关晶体管。如图8所示，其 与第一实施例主要的不同处在于，源极电极SE还包括第三部分P3， 且第三部分P3具有第一端T31及第二端T32。第三部分P3的第一端 T31连接第二部分P2的第二端T22,且第三部分P3由第二部分P2 的第二端T22朝向第一端T21延伸，而未与第一端T21连接。因此， 在第三部分P3的第二端T32与第二部分P2的第一端T21间形成一个开口OP8，其中，开口 OP8对应凹陷区域CA的开口 OP7。如图8 所示，第三部分P3为直线状，然而，第三部份P3的形状并不以此为 限，在另一实施例中，其亦可视应用状况设计为曲线状。
在图8中，第二部分P2的第一端T21与第二端T22间的间距为a， 而第三部分P3的第二端P32与第二部份P2的第一端T21间的距离 为a/2。换句话说，第三部分P3的延伸长度为a/2。然而，第三部份 P3的延伸长度并不以此为限，其亦可视应用状况设计为任何长度比 例，例如在另一实施例中，其长度可设计为a/3等。
在一些实施例中，第三部分P3的第二端T32可与第二部份P2的 第一端T21连接，如图9所示。因此，第二部份P2与第三部分P3 形成一个内部区域IA。此外，由于第三部分P3的第二端T32与第二 部份P2的第一端T21连接，因此第三部分P3的延伸长度则等于a。
根据图8及9，由于源极电极SE还具有第三部分P3，因此，半 导体层AS对应地亦沿着第三部分P3而配置。
根据图8的开关晶体管的设计，由于源极电极SE还具有第三部分 P3，因此可由上方与下方部分地补偿且左方与右方完全地补偿工艺的 不正确性，使得栅极电极GE与源/漏极电极(SE/DE)的重迭范围维 持等量，不受掩模的对位误差影响。此外，根据图9的开关晶体管的 设计，由于第三部分P3与第二部分P2连接，因此，可由上方、下方、 左方、及右方完全地补偿工艺的不正确性。
第三实施例
图IO表示根据本发明第三实施例的幵关晶体管。如图IO所示， 其与第二实施例主要的不同处在于，除了图8的第三部分P3外，源 极电极SE还包括第四部分P4，且第四部分P4具有第一端T41及第 二端T42。第四部分P4的第一端T41连接第二部分P2的第一端T21， 且第四部分P4由第二部分P2的第一端T21朝向第二端T22延伸， 且未与第三部分P3的第二端T32连接。因此，在第三部分P3的第 二端T32与第四部分P4的第二端T42间形成一个开口 OPIO，其中， 开口 OP10对应凹陷区域CA的幵口 OP7。如图10所示，第四部分 P4为直线状，且第三部分P3对称于第四部分P4。然而，同样地，第四部份P4的延伸形状并不以直线状为限，其亦可视应用状况设计为 任何形状，例如设计为曲线状；另外，第三部分P3与第四部分P4， 也不一定需要对称，例如在其它实施例中，该两部分的延伸长度也可 不相等。
在图10中，第二部分P2的第一端T21与第二端T22间的间距为 a，而第三部分P3的第二端T32与第四部份P4的第二端T42间的距 离为a/3。由于第三部分P3对称于第四部分P4，因此，第三部分P3 与第四部分P4的延伸长度均可设计为a/3，然而该两部份的延伸长度 并不以此为限，其也可视应用状况设计为任何长度比例。
根据图IO，由于源极电极SE还具有第四部分P4，因此，半导体 层AS对应地也沿着第四部分P4而配置。
根据图IO的开关晶体管的设计，由于源极电极SE还具有第四部 分P4，因此可由上方与下方部分地补偿且左方与右方完全地补偿工 艺的不正确性，使得栅极电极GE与源/漏极电极(SE/DE)的重迭范 围维持等量，不受掩模的对位误差影响。
根据上述的各个实施例，由于沟道长度增加，使得开关晶体管TFT 的充电能力也得以提高。此外，当在掩模程序中造成对位误差时，工 艺的不正确性可通过根据上述开关晶体管的结构而获得补偿。
图11为图5、图7、及图9中栅源极电容(Cgs)与栅漏极电容(Cgd) 的比较图。参照图11，图7及9的实施例中的栅源极电容(Cgs)与 栅漏极电容(Cgd)的总和值C,小于图5的总和值C聊。因此，图 7及9的结构设计所导致的RC延迟时间小于图5的现有结构设计。
在上述实施例中，优选地，源极电极SE的宽度可介于l)im至 200itim之间；在源极电极SE与漏极电极DE间，半导体层AS所形 成的沟道CH宽度可介于lpm至100pm之间；此外，第二部分P2 的第一端T21与第二端T22间的间距为a，且a可介于lpm至200^ii 之间。
在上述实施例中，以漏极电极DE和数据线DLi—起与源极电极 SE形成沟道CH。在一些实施例中，如图12所示，漏极电极DE与 源极电极SE的至少一部份形成沟道CH。在图12中，漏极电极DE与源极电极SE的第一部份Pl及第二部分P2形成沟道CH。此沟道 CH具有弯曲部分及至少一笔直部分。沟道CH的弯曲部分形成于第 二部分P2的弯曲结构与漏极电极DE之间。在图12的实施例中，沟 道CH具有一个与第一部份Pl平行的第一笔直部分，其是沟道CH 的右部分，形成于漏极电极DE与第一部份Pl及第二部分P2之间， 并与第一部份P1朝同一方向直线延伸。此外，在此实施例中，沟道 CH可具有另一与第一部份Pl平行的第二笔直部分，是沟道CH的左 部分，形成于漏极电极DE与源极电极SE的第二部分P2之间，并与 第一部份P1朝同一方向直线延伸。
在一些其它的实施例中，沟道CH也可形成于漏极电极DE与第 二部分P2之间，因此，第一笔直部分则是沟道CH的右部分，且形 成于漏极电极DE与第二部分P2之间。
综上所述，根据本发明的实施例，通过提供源极电极的弯曲部分 以提高开关晶体管的沟道宽度，进一步提高开关晶体管的充电能力。 此外，本发明实施例所提供的开关晶体管结构设计可补偿其工艺中的 对位问题。
本发明虽以优选实施例公开如上，然其并非用以限定本发明的范 围，任何所属技术领域技术人员，在不脱离本发明的精神和范围内， 当可做些许的更动与润饰，因此本发明的保护范围当视后附的权利要 求所界定者为准。
权利要求
1、一种像素结构，包括像素电极；数据线；以及开关元件，包括栅极电极；第一电极，电连接所述像素电极，包括第一部份与第二部分，其中，所述第二部分具有弯曲结构且具有连接所述第一部份的第一端以及第二端，所述第二部分的所述第一端与所述第二端彼此大致切齐，且所述第二部分的所述第一端与所述第二端之间具有第一间距；第二电极，电连接所述数据线，其中，所述第二电极形成或所述第二电极与所述数据线一起形成凹陷区域，且所述第一电极内置于所述凹陷区域中；及半导体层，设置于所述第一电极、所述第二电极与所述栅极电极间。
2、 如权利要求1所述的像素结构，其中，所述第一电极还包括 第三部分，由所述第二部分的所述第二端朝向所述第二部份的所述 第一端延伸，且具有连接所述第二部分的所述第二端的第一端，以 及第二端。
3、 如权利要求2所述的像素结构，其中，所述第三部分的所述 第二端与所述第二部份的所述第一端间的距离为所述第一间距的一 半。
4、 如权利要求2所述的像素结构，其中，所述第三部分的所述 第二端与所述第二部份的所述第一端连接。
5、 如权利要求2所述的像素结构，其中，所述第一电极还包括 第四部分，由所述第二部分的所述第一端朝向所述第二部分的所述 第二端延伸，且具有连接所述第二部分的所述第一端的第一端，以 及第二端。
6、 如权利要求5所述的像素结构，其中所述第三部分的所述第 二端与所述第四部分的所述第二端连接。
7、 如权利要求1所述的像素结构，其中，所述弯曲结构为U形 弯曲结构或半圆形弯曲结构。
8、 如权利要求1所述的像素结构，其中，所述第一电极的第一 部份为直线状。
9、 如权利要求1所述的像素结构还包括沟道，形成于所述第一 电极与所述第二电极之间，且所述沟道包括弯曲部分及第一笔直部 分。
10、 如权利要求9所述的像素结构，其中，所述第一笔直部分形 成于所述第二电极与所述第一电极的所述第一及第二部份之间。
11、 如权利要求9所述的像素结构，其中，所述第一笔直部分形 成于所述第二电极与所述第一电极的所述第二部份之间。
12、 如权利要求9所述的像素结构，其中，所述沟道的所述弯曲 部分形成于所述第一电极的所述弯曲结构与第二电极之间。
13、 如权利要求9所述的像素结构，其中，所述沟道还包括第二 笔直部分，形成于第一电极的所述第二部分与所述第二电极之间， 且所述第一笔直部分与所述第二笔直部分分别位于所述弯曲部分的两侧。
14、 如权利要求1所述的像素结构还包括沟道，形成于所述第一 电极与所述第二电极及所述数据线之间，且所述沟道包括弯曲部分 及第一笔直部分。
15、 如权利要求14所述的像素结构，其中，所述第一笔直部分 形成于所述第一电极与所述数据线之间。
16、 一种开关元件，包括 栅极电极；第一电极，包括第一部份与第二部分，其中，所述第二部分具有 弯曲结构且具有连接所述第一部份的第一端以及第二端，所述第二 部分的所述第一端与所述第二端彼此大致切齐，且所述第二部分的 所述第一端与所述第二端之间具有第一间距；第二电极，形成凹陷区域，且所述第一电极内置于所述凹陷区域 中；及半导体层，设置于所述第一电极、所述第二电极与所述栅极电极间。
17、 如权利要求16所述的开关元件，其中，所述第一电极还包 括第三部分，由所述第二部分的所述第二端朝向所述第二部份的所 述第一端延伸，且具有连接所述第二部分的所述第二端的第一端， 以及第二端。
18、 如权利要求17所述的开关元件，其中，所述第三部分的所 述第二端与所述第二部份的所述第一端连接。
19、 如权利要求18所述的开关元件，其中，所述第一电极还包 括第四部分，由所述第二部分的所述第一端朝向所述第二部分的所述第二端延伸，且具有连接所述第二部分的所述第一端的第一端， 以及第二端。
20、 如权利要求19所述的开关元件，其中，所述第三部分的所 述第二端与所述第四部分的所述第二端连接。
21、 如权利要求16所述的开关元件还包括沟道，形成于所述第 一电极与所述第二电极之间，且所述沟道包括弯曲部分及第一笔直 部分。
22、 如权利要求21所述的开关元件，其中，所述第一笔直部分 形成于所述第二电极与所述第一电极的所述第一及第二部份之间。
23、 如权利要求21所述的开关元件，其中，所述第一笔直部分 形成于所述第二电极与所述第一电极的所述第二部份之间。
24、 如权利要求23所述的开关元件，其中，所述沟道还包括第 二笔直部分，形成于第一电极的所述第二部分与所述第二电极之间， 且所述第一笔直部分与所述第二笔直部分分别位于弯曲部分的两
25、如权利要求21所述的开关元件，其中，所述沟道的所述弯 曲部分形成于所述第一电极的所述弯曲结构与第二电极之间。
全文摘要
一种像素结构，包括像素电极、数据线以及开关元件。其中，开关元件包括栅极电极、第一电极、第二电极、以及半导体层。第一电极电连接像素电极，且包括第一部分与第二部分。第二部分具有弯曲结构且具有连接第一部分的第一端以及第二端。第二部分的第一端与第二端彼此大致切齐，且第二部分的第一端与第二端之间具有第一间距。第二电极电连接数据线，且第二电极形成或第二电极与数据线一起形成凹陷区域。第一电极内置于凹陷区域中。半导体层设置于第一电极、第二电极与栅极电极间。
文档编号G02F1/1343GK101414083SQ20071016265
公开日2009年4月22日 申请日期2007年10月16日 优先权日2007年10月16日
发明者叶长青, 李润复, 游家华 申请人:瀚宇彩晶股份有限公司