专利名称：液晶显示器的制作方法
技术领域：
本发明涉及一种液晶显示器，特别是一种能够增进广视角质量的 液晶显示器与像素单元。
背景技术：
液晶显示器已被广泛地使用在各种电子产品中，例如电脑屏幕
或电视等等。为了提供广视角，富士通(Fujitsu)公司于1997年提 出一种多区域垂直配向(Multi-Domain Vertical Alignment, MVA)技 术。MVA技术可以获得160度的视角，而且也可提供高对比以及快 速响应的优秀表现。然而，MVA技术有一个极大的缺点，即是当斜 视时对人的皮肤颜色，尤其是亚洲人皮肤颜色，会产生色彩淡化的色 偏(colorshift)现象。
图1示出了使用MVA技术的显示面板的灰阶电压与透射率的关 系图，其中横轴表示灰阶电压，单位为伏特(V)，以及纵轴表示透射 率(tmnsmittance)。当人眼正视此液晶显示器时，其透射率与电压的关 系曲线是以虚线101表示，当所施加的灰阶电压增加时，其透射率随 之改变。而当人眼以一个倾斜角度斜视此液晶显示器，其透射率与电 压的关系曲线是以虚线102表示，虽然施加电压增加其透射率也随之 改变，但在区域100中，其透射率的变化并未随着施加电压的增加而 增加，此为造成色偏的主要原因。
传统上解决上述问题的方法，是通过在像素中形成两组可产生不 同透射率与灰阶电压关系曲线的子像素来补偿斜视时的透射率与灰 阶电压的关系曲线。参阅图2所示，其中的虚线201为原本的透射率 与灰阶电压的关系曲线，而另一虚线202则为同一像素中的另一子像 素所产生的透射率与灰阶电压的关系曲线。通过虚线201与虚线202 两者间的光学特性的混合，可获至一较平滑的透射率与灰阶电压的关系曲线，如图2中的实线203所示。
然而，上述通过在像素单元中形成多个子像素来补偿光学特性的 方法，在相邻帧中常会发生影像残留的现象。这是因为每一个像素具 有多个子像素，而每一个子像素在对应薄膜晶体管关闭的瞬间，其所 储存的数据电压会产生不同程度的电压变化，由此补偿透射率与灰阶 电压关系曲线。但是，这种不同程度的电压变化，会使得一个像素中 各个子像素的数据电压，在对应一个相同共通电压时，在相邻两帧会 产生不同的数据电压大小，从而造成影像残留(image sticking)的问题。
因此，如何在一个像素中产生两个子像素，且不会有影像残留问 题，即成为本发明追求的目标。
发明内容
本发明提供一种液晶显示器，包含晶体管，配置于基板上，电 容，其依序由第一导电层、绝缘层、面积为Asem的半导体层与第二 导电层堆迭于所述基板上而形成，且所述电容耦接于所述晶体管，其
中，所述第二导电层具有面积为A咖的第一区域，所述第一区域与所
述半导体层重迭，iAe。n<Asem。
图1为垂直排列向列型彩色液晶显示器的穿透率-电压曲线图； 图2为包含两个子像素的垂直排列向列型彩色液晶显示器的穿 透率-电压曲线图3A所示为根据本发明实施例的金属-绝缘体-半导体(MIS)电容
的剖面示意图3B所示为根据图3A的MIS电容的剖面图与其俯视图之间的 对应关系；
图3C所示为根据图3A的MIS电容的剖面图与其俯视图之间的 另一对应关系；
图3D所示为根据图3A的MIS电容的顶面示意图； 图3E所示为根据图3A的MIS电容的另一顶面示意图；以及图4为根据本发明的像素单元概略图示。
主要元件符号说明
100区域306扫描线
101、 102、 201和202虚线308数据线
203实线401第一导电层
300像素单元401绝缘层
3021和3041薄膜晶体管402第二导电层
3022和3042像素电极4021第一区域
3023和3043储存电容4022第二区域
3024和3044液晶电容402a第一部分
3025和3045寄生电容402b第二部分
302和304子像素404半导体层
405高掺杂半导体层dins绝缘层的厚度
Acon第一区域的面积dscm半导体层的厚度
Asem半导体层的面积Vbias偏压
d,第一距离VCom共通电极
d2第二距离
具体实施例方式
在不限制本发明的精神及应用范围的情况下，以下即以多个实施
例来介绍本发明的实施；本领域技术人员在了解本发明的精神后，应 该可以将本发明的液晶显示器结构应用于各种不同的液晶显示器中。 参阅图3A所示为金属-绝缘体-半导体-金属(MIS)的电容结构剖 面示意图。在第一导电层401与第二导电层402间，夹有绝缘层403 与半导体层404、高掺杂半导体层405，其中半导体层404可为非晶 硅层，高掺杂半导体层405则可为N型掺杂非晶硅层。它与一般电 容的区别在于，其电容值并不是恒定的，且通常与施加在第一导电层 401和第二导电层402间的电压差(VM1-VM2)有关，因此也称为电 压控制电容。此外，本实施例中的MIS电容结构，其第一导电层401 的面积大于半导体层404的面积，第二导电层402的面积相当于高掺杂半导体层405的面积，而第一导电层401、第二导电层402、绝缘 层403与半导体层404间的面积则彼此不相同，由此可增加MIS电 容值C的变化范围，进而得到较佳的色偏改善效果。另外，本领域 技术人员仍然可以根据实际需求，调整第一导电层401的面积与半导 体层404的面积之间的关系，比如第一导电层401的面积小于半导 体层404的面积。
图3B所示为图3A的MIS电容的剖面图与其俯视图之间的对应 关系。其中，当施加于第一导电层401上的电压(VM1)，大于施加于 第二导电层402上的电压(VM2)与一临界电压(Vth)之和时，可提高 第二导电层402与半导体层404的导通状态，使半导体层404为ON 状态，从而作为MIS电容的电极。因此，电极间的距离为第一导电 层401与半导体层404之间的绝缘层厚度dins，而MIS电容的面积则 由半导体层404的面积Asem所决定，其电容值C。n为
其中，e^为绝缘层403的介电常数。
图3C所示为MIS电容的剖面图与其俯视图之间的对应关系。其 中，第二导电层402具有第一区域4021与第二区域4022，第一区域 4021与半导体层404重迭，第二区域4022则不与半导体层404重迭。 当施加于第一导电层401上的电压(VM1)，小于施加于第二导电层 402上的电压(VM2)与临界电压(Vth)之和时，可降低第二导电层402 与半导体层404的导通状态，使半导体层404为OFF状态。因此， MIS电容的电极改为第二导电层402与高掺杂半导体层405，而电极 间的距离则为第一导电层401与高掺杂半导体层405的间距，即绝缘
层厚度dins与半导体层厚度ds加之和，且MIS电容的面积由第一区域 4021的面积A^所决定，其电容值C。ff为
<formula>formula see original document page 7</formula>其中，^m为半导体层404的介电常数，且A^大于Ae。n。
换言之，本发明的MIS电容结构根据施加于第一导电层401、第 二导电层402的电压与临界电压的关系，来变化MIS电容结构的有 效面积与距离，以定义MIS电容的电容值，并可放大电容值C的变
化范围如下
CC""',，即
ins + sem U'ns
s s
ins sem
图3D所示为根据本发明的一个实施例MIS电容的俯视图，其中 示出第一导电层401、第二导电层402与半导体层404,第二导电层 402位于半导体层404之上，其中，第二导电层402具有第一边缘， 半导体层404具有第二边缘，第一边缘与第二边缘相邻，并具有第一 距离d,。其中，当半导体层404由非晶硅层所构成时，优选的设计参 数为d,^10)am;仅仅在此半导体层404为单晶硅层或多晶硅层时， 此第一距离d,有可能大于lOpm。
根据本发明的另一实施例，第二导电层402也可由第一部分402a 和第二部分402b连接形成，如图3E所示。其中，第一部分402a和 第二部分402b与半导体层404重迭部分的面积和，小于半导体层404 的面积，且第一部分402a和第二部分402b彼此电性连接，并分别位 于半导体层404上的两侧，即第一部分402a和第二部分402b相距第 二距离(12， id2$20,。根据本实施例的结构，由于使用第一部分 402a和第二部分402b的缘故，因此在操作过程中，可加速半导体层 404的反转速度，亦即加速半导体层404在ON状态与OFF状态之间 的切换速度。
参阅图4，其为根据本发明的实施例的像素单元概略图示。像素 单元300，包含两个子像素302和304。
其中子像素302包含薄膜晶体管3021 ，其栅极连接于扫描线306， 漏极连接于数据线308，源极则连接于像素电极3022，其中像素电极 3022和偏压VbiM构成储存电容3023，像素电极3022和共通电极VMm 构成液晶电容3024。薄膜晶体管3021的源极和栅极之间则具有寄生电容3025。而子像素304包含薄膜晶体管3041，其栅极连接于扫描 线306，漏极连接于数据线308，而源极则连接于像素电极3042，其 中像素电极3042和偏压Vbias构成储存电容3043，像素电极3042和 共通电极Ve。m构成液晶电容3044。薄膜晶体管3041的源极和栅极之 间则具有寄生电容3045。在本实施例中，储存电容3023采用金属-绝缘体-半导体-金属的电容结构，即所谓MIS电容结构，而储存电容 3043则采用金属-绝缘体-金属的电容结构，即所谓MIM电容结构。 然在其他的实施例中，储存电容3043亦可为MIS电容结构。
另外，根据图4实施例，储存电容3023的结构可为图3D或图 3E所示的MIS电容结构。以下仅结合图4与图3D作说明，余者不 再赘述。储存电容3023的第一导电层401是经由通孔(through hole) 与薄膜晶体管3021的源极耦接，而储存电容3023的第二导电层402 经由另一通孔与偏压VbiM耦接。然而本领域技术人员仍然可以根据 实际需求，使储存电容3023的第一导电层401与偏压Vbia3耦接，而 储存电容3023的第二导电层则与薄膜晶体管3021的源极耦接。
此外，根据本发明，可通过使图4中像素电极3022、 3042的面 积不相等，来改善色偏。
综合上述所言，本发明通过将一个像素单元区隔成两个子像素， 而每一个子像素中包含薄膜晶体管、液晶电容与储存电容，且其中至 少一个储存电容采用可变电容，由此改变可变电容的结构，可以放大 可变电容的电容值范围，进而改善显示装置的画质。
虽然已经以上已经通过多个实施例公开了本发明，然是并非用于 限制本发明，本领域技术人员在不在不脱离本发明的精神和范围的情 况下，可以作出各种更动与润饰，因此本发明的保护范围应该以附带 的权利要求为准。
权利要求
1. 一种液晶显示器，包含晶体管，配置于基板上；以及电容，其依序由第一导电层、绝缘层、面积为Asem的半导体层与第二导电层堆迭于所述基板上而形成，且所述电容耦接于所述晶体管；其中，所述第二导电层具有面积为Acon的第一区域，所述第一区域与所述半导体层重迭，且Acon<Anem。
2. 如权利要求1所述的液晶显示器，其中所述绝缘层的介电常数为eins、厚度为d^;所述半导体层的介电常数为S，、厚度为4em;以及所述电容的电容值为C，且A:《"Sins> 。ins i sem 5s s"ms sem
3. 如权利要求1所述的液晶显示器，还包含高掺杂半导体层， 配置于所述第二导电层与所述半导体层之间，其中，所述第二导电层 的面积相当于所述高掺杂半导体层的面积。
4. 如权利要求1所述的液晶显示器，其中，所述第二导电层具 有第一边缘，所述半导体层具有第二边缘，所述第一边缘相邻于所述 第二边缘，且所述第一边缘与所述第二边缘相距第一距离d,，且d, 10,。
5. 如权利要求1所述的液晶显示器，其中，所述第二导电层具 有第一部分与第二部分，所述第一部分与所述第二部分相距第二距离 d2，且d2^20jim。
6. 如权利要求5所述的液晶显示器，其中，所述第一部分与所述第二部分电性连接。
7. —种液晶显示器的操作方法，包含 提供基板；提供电容，其依序由第一导电层、绝缘层、面积为A，的半导 体层与第二导电层堆迭于所述基板上而形成； 施加第一电压于所述第一导电层上； 施加第二电压于所述第二导电层上；以及根据所述第一电压、所述第二电压与临界电压的关系，决定所述 电容的电容值；其中，所述第二导电层具有面积为Ae。。的第一区域，且所述第一区域与所述半导体层重迭，且A^〈Asem。
8. 如权利要求7所述的液晶显示器的操作方法，其中 所述绝缘层的介电常数为&M、厚度为djM;以及 所述半导体层的介电常数为S，、厚度为d，。
9. 如权利要求8所述的液晶显示器的操作方法，还包含调整所述第一电压与所述第二电压，使得所述第一电压大于所述第二电压与所述临界电压之和；以及提高所述第二导电层与所述半导体层的导通状态，其中，所述电容的电容值为C。n，且cA邑。on —ins dins
10. 如权利要求8所述的液晶显示器的操作方法，还包含 调整所述第一电压与所述第二电压，使得所述第一电压小于所述第二电压与所述临界电压之和；以及降低所述第二导电层与所述半导体层的导通状态，其中，所述电 容的电容值为C。ff，且C。a A咖 。
全文摘要
一种液晶显示器。本发明通过将一个像素区隔成两个子像素，而每一个子像素中包含薄膜晶体管、液晶电容与储存电容，且其中至少一个储存电容系采用可变电容。其中，可变电容包含第一导电层、绝缘层，面积为A<sub>sem</sub>的半导体层与第二导电层，第二导电层具有面积为A<sub>con</sub>的第一区域，此第一区域与半导体层重迭，且A<sub>con</sub>＜A<sub>sem</sub>。
文档编号G02F1/13GK101452166SQ20071019287
公开日2009年6月10日 申请日期2007年11月28日 优先权日2007年11月28日
发明者施博盛, 林俊雄, 潘轩霖, 陈柏仰 申请人:瀚宇彩晶股份有限公司