液晶显示器的制作方法

专利名称：液晶显示器的制作方法
技术领域：
本发明涉及一种平面显示器，且特别是有关于一种单一晶穴间距(singlecell gap)的半穿透半反射液晶显示器。
背景技术：
液晶显示器大致可被分为穿透式、反射式，以及半穿透半反射式三大类。其中，能够同时运用背光源以及外界光源的半穿透半反射液晶显示器(transflective LCD)适合应用于手机(mobile phone)、个人数字助理(personaldigital assistant, PDA)和电子书(e-Book)等便携型电子产品上，因此逐渐受到各方瞩目。
一般而言，半穿透半反射液晶显示器又可被分为单一晶穴间距(single cellgap)的半穿透半反射液晶显示器与双重晶穴间距(dual cell gap)的半穿透半反射式液晶显示器两大类。其中，由于单一晶穴间距的半穿透半反射液晶显示器在制作上较双重晶穴间距的半穿透半反射射式液晶显示器简单，且制作成本也较低。因此，单一晶穴间距的半穿透半反射液晶显示器随即成为各类便携式电子产品的应用首选。
然而，现今单一晶穴间距的半穿透半反射液晶显示器所面临的最大问题在于各像素的穿透区的穿透伽玛曲线与反射区的反射伽玛曲线并不匹配，而如此将会使得单一晶穴间距的半穿透半反射液晶显示器的穿透显示效果与反射显示效果无法同时达到最佳化。

发明内容
有鉴于此，本发明提供一种单一晶穴间距的半穿透半反z射液晶显示器，其穿透显示效果与反射显示效果可以同时达到最佳化。
本发明提供一种液晶显示器，其包括显示面板与电压供应装置。所述显示面板包括多条扫描线、多条大体与所述多条扫描线垂直设置的数据线，以及多个像素。所述多个像素分别与对应的数据线以及扫描线电性连接，且以矩阵方
式排列。每一像素包括共用配线与补偿配线，其中所述共用配线用以接收一共
用电压；而所述补偿配线用以接收一稳定电压。所述电压供应装置耦接每一像
素的补偿配线，用以持续且对应地供应所述稳定电压给每一像素的补偿配线。
本发明通过电压供应装置持续供应/施加一个稳定电压给位于每一像素的
反射区内的补偿配线的方式来改变每一像素的反射区的电压夹差，借此来调整
各像素的反射区的反射伽玛曲线，并使之与穿透区的穿透伽玛曲线匹配。如此一来，单一晶穴间距的半穿透半反射液晶显示器的穿透显示效果与反射显示效
果即可以同时达到最佳化。
应了解的是，上述一般描述与以下具体实施方式
仅为例示性及阐释性的，
其并不得以限制本发明所欲主张的范围。


为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附
附图的详细说明如下
图1绘示为本发明第一示范性实施例的单一晶穴间距的半穿透半反射液
晶显示器的局部示意图2A与图2B分别绘示为第一示范性实施例的电压供应单元的电路图3绘示为第一示范性实施例的电压供应单元的操作时序图4绘示为本发明第二示范性实施例的单一晶穴间距的半穿透半反射液
晶显示器的局部示意图5绘示为第二示范性实施例的电压供应单元的操作时序图6绘示为本发明第三示范性实施例的单一晶穴间距的半穿透半反射液
晶显示器的局部示意图7A与图7B分别绘示为第三示范性实施例的电压供应单元的电路图8绘示为第三示范性实施例的电压供应单元的操作时序图9绘示为本发明第四示范性实施例的单一晶穴间距的半穿透半反射液
晶显示器的局部示意图IO绘示为第四示范性实施例的电压供应单元的操作时序图11绘示为本发明第五示范性实施例的单一晶穴间距的半穿透半反射液晶显示器的局部示意图12A与图12B分别绘示为第五示范性实施例的电压供应单元的电路图13绘示为第五示范性实施例的电压供应单元的操作时序图14绘示为本发明第六示范性实施例的单一晶穴间距的半穿透半反射液
晶显示器的局部示意图15绘示为第六示范性实施例的电压供应单元的操作时序图16绘示为本发明第七示范性实施例的单一晶穴间距的半穿透半反射液
晶显示器的局部示意图17A 图17D分别绘示为第七示范性实施例的电压供应单元的电路图；图18A 图18B分别绘示为第七示范性实施例的电压供应单元的操作时序
图19绘示为本发明第八示范性实施例的单一晶穴间距的半穿透半反射液晶显示器的局部示意图20A与图20B分别绘示为第八示范性实施例的电压供应单元的操作时序图21绘示为本发明第九示范性实施例的单一晶穴间距的半穿透半反射液
晶显示器的局部示意图22A 图22D分别绘示为第九示范性实施例的电压供应单元的电路图；图23A与图23B分别绘示为第九示范性实施例的电压供应单元的操作时
序图24绘示为本发明第十示范性实施例的单一晶穴间距的半穿透半反射液晶显示器的局部示意图25A与图25B分别绘示为第十示范性实施例的电压供应单元的操作时序图26绘示为本发明第十一示范性实施例的单一晶穴间距的半穿透半反射
液晶显示器的局部示意图27A 图27D分别绘示为第一示范性实施例的电压供应单元的电路图；图28A与图28B分别绘示为第十一示范性实施例的电压供应单元的操作
时序图29绘示为本发明第十二示范性实施例的单一晶穴间距的半穿透半反射液晶显示器的局部示意图30A与图30B分别绘示为第十二示范性实施例的电压供应单元的操作时序图31绘示为本发明第十三示范性实施例的单一晶穴间距的半穿透半反射液晶显示器的局部示意图32绘示为本发明第十四示范性实施例的单一晶穴间距的半穿透半反射液晶显示器的局部示意图33绘示为本发明第十五示范性实施例的单一晶穴间距的半穿透半反射液晶显示器的局部示意图34绘示为本发明第十六示范性实施例的单一晶穴间距的半穿透半反射液晶显示器的局部示意图35绘示为本发明第十七示范性实施例的单一晶穴间距的半穿透半反射液晶显示器的局部示意图36绘示为本发明第十八示范性实施例的单一晶穴间距的半穿透半反射液晶显示器的局部示意图37绘示为本发明第十九示范性实施例的单一晶穴间距的半穿透半反射液晶显示器的局部示意图38A与图38B分别绘示为第十九示范性实施例的电压供应单元的操作时序图39绘示为本发明第二十示范性实施例的单一晶穴间距的半穿透半反射液晶显示器的局部示意图40A与图40B分别绘示为第二十示范性实施例的电压供应单元的操作时序图41绘示为本发明第二十一示范性实施例的单一晶穴间距的半穿透半反射液晶显示器的局部示意图42A与图42B分别绘示为第二十一示范性实施例的电压供应单元的操作时序图； /
图43绘示为本发明第二十二示范性实施例的单一晶穴间距的半穿透半反射液晶显示器的局部示意图44A与图44B分别绘示为第二十二示范性实施例的电压供应单元的操作时序图45绘示为本发明第二十三示范性实施例的单一晶穴间距的半穿透半反射液晶显示器的局部示意图46A与图46B分别绘示为第二十三示范性实施例的电压供应单元的操作时序图47绘示为本发明第二十四示范性实施例的单一晶穴间距的半穿透半反射液晶显示器的局部示意图48A与图48B分别绘示为第二十四示范性实施例的电压供应单元的操作时序图49绘示为本发明第二十五示范性实施例的单一晶穴间距的半穿透半反射液晶显示器的局部示意图50绘示为本发明第二十六示范性实施例的单一晶穴间距的半穿透半反射液晶显示器的局部示意图51绘示为本发明第二十七示范性实施例的单一晶穴间距的半穿透半反射液晶显示器的局部示意图52绘示为本发明第二十八示范性实施例的单一晶穴间距的半穿透半反射液晶显示器的局部示意图53绘示为本发明第二十九示范性实施例的单一晶穴间距的半穿透半反射液晶显示器的局部示意图54绘示为本发明第三十示范性实施例的单一晶穴间距的半穿透半反射液晶显示器的局部示意图。
其中，附图标记
100、 400、 600、 900、 1100、 1400、 1600、 1900、 2100、 2400、 2600、 2900、3100、 3200、 3300、 3400、 3500、 3600、 3700、 3900、 4100、 4300、 4500、 4700、4900、 5000、 5100、 5200、 5300、 5400:单一晶穴间距的半穿透半反射液晶显不器
101、 401、 1601、 1901、 3101、 3201、 3701、 3901、 4901、 5001:显示面
板
103、 603、 1103:电压供应装置1603、 1605、 2103、 2105、 2603、 2605:子电压供应装置
103_1、 103—2、 603 1、 603—2、 1103—1、 1103—2、 1603—1、 1603—2、 1605—1、1605—2、 2103—1、 2103—2、 2105—1、 2105—2、 2603—1、 2603—2、 2605—1、 2605—2:电压供应单元
N广Ne: N型晶体管
G1 G3:扫描线
SS1 SS3:扫描信号
Dl、 D2:数据线
AA:显示区
Pll、 Pl2、 P21、 P22、 P31、 P32: 像素CE共用电极
CE2:共用配线CE3:辅助共用配线
CL:补偿配线TA:穿透区
Vcom:共用电压
RA:反射区
VS1、 VS2、 VS3、 VS4:稳定电压
VS+:正极性的稳定电压VS-:负极性的稳定电压T:像素晶体管Qx:i、 Qx2:液晶电容CsT、 Cs丁i、 CST2: 储存电容C,~C4:电容
CK、 XCK、 CK1、 CK2、 XCK2:时脉信号
FP:画面期间
具体实施例方式
现将详细参考本发明的几个示范性实施例，在附图中说明所述几个示范性实施例的实例。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件代表相同或类似部分。第一示范性实施例
图1绘示为本发明第一示范性实施例的单一晶穴间距的半穿透半反射液
晶显示器100的局部示意图。请参照图l，单一晶穴间距的半穿透半反射液晶显示器100包括显示面板101与电压供应装置103，其中显示面板101为单一晶穴间距液晶显示面板。当然，单一晶穴间距的半穿透半反射液晶显示器100更包括其他部件，例如栅极驱动器、源极驱动器、时序控制器以及背光模块等，但第一示范性实施例仅绘示出与本发明相关的部件来进行说明。
显示面板101包括多条扫描线G2与G3 (仅绘示出2条扫描线以方便做说明)、多条大体与扫描线G2与G3垂直设置的数据线Dl与D2 (仅绘示出2条数据线以方便做说明)，以及位于显示面板101的显示区AA内的多个像素P21、 P22、 Pw与P32 (仅绘示出4个像素以方便做说明)。
像素P"、 P22、 P^与P32分别会与对应的数据线以及扫描线电性连接，且
以矩阵方式排列。举例来说，像素P^分别与数据线D1与扫描线G2电性连接；像素P22分别与数据线D2与扫描线G2电性连接；像素P31分别与数据线Dl与扫描线G3电性连接；而像素P32分别与数据线D2与扫描线G3电性连接。另外，像素P"表示为显示面板101中第2列像素中的第1个像素；像素P22表示为显示面板101中第2列像素中的第2个像素；像素Py表示为显示面板101中第3列像素中的第1个像素；而像素P32表示为显示面板101中第3列像素中的第2个像素。
每一像素P2,、 P22、 P3,与P32包括共用配线CE2与补偿配线CL。共用配线CE2举例位于各像素P2,、 P22、 Py与P32的穿透区TA内，用以接收共用电
压Vcom。补偿配线CL举例位于各像素P"、 P22、 Ph与P32的反射区RA内，用以对应地接收并传递稳定电压VS1与/或VS2，换句话说，各像素P^、 P22、P31与P32的补偿配线CL传递的是稳定电压VS1与减VS2。除此之外，每一
像素P^、 P22、 P3,与P32更包括像素晶体管T、第一液晶电容CLd、储存电容Cst、第一电容d、第二液晶电容CLC2，以及第二电容C2。由于所有像素P^、P22、 P31与P32的电路结构与耦接关系皆类似，故以下仅以单一像素来进行说明。
以像素P21为例，像素晶体管T的栅极耦接扫描线G2，而像素晶体管T的源极则耦接至数据线D1。
一般而言，与像素晶体管T的漏极电性连接的像
素电极(pixel electrode)与用以接收共用电压Vcom的共用电极CE,之间会形成第一液晶电容Cum，而与共用配线CE2之间会形成储存电容CST。
第一液晶电容Cu:,的第一端耦接像素晶体管T的漏极，而第一液晶电容ClC1的第二端则耦接至共用电极CE,。储存电容Cst的第一端親接像素晶体管T的漏极，而储存电容CsT的第二端则耦接至共用配线CE2。其中，像素晶体管T、第一液晶电容CLn以及储存电容CsT位于像素P2,的穿透区TA内。虽然第一实施例以半穿透半反射液晶显示器为例，然而并不局限，本发明的主要元件配置可应用于穿透式液晶显示器或反射式液晶显示器，用以改善色偏现象(color washout)。另夕卜，第一液晶电容Qxi与储存电容CST的共用电压Vcom并不局限于相同，可视需求调整为不同。
另外，第一电容的第一端耦接像素晶体管T的漏极。第二液晶电容Cu:2的第一端耦接第一电容的第二端，而第二液晶电容Qx2的第二端则耦接至共用电极CE,。第二电容C2的第一端耦接第一电容d的第二端，而第二电容C2的第二端则耦接至补偿配线CL。其中，第一电容d、第二液晶电容Qx:2以及第二电容C2位于像素P21的反射区RA内。
于第一示范性实施例中，电压供应装置103耦接每一像素P21、 P22、 P31与P32的补偿配线CL，用以持续且对应地供应稳定电压VS1与域VS2给每一
像素P"、 P22、 Pw与P32的补偿配线CL。
更清楚来说，电压供应装置103具有多个电压供应单元103—1与103—2(亦即每一列像素搭配一个电压供应单元)。当采用列反转(row inversion)的驱动方式来驱动显示面板101时，则第1个电压供应单元103—1会依据第1个扫描信号SS1 (—般由栅极驱动器所产生)以及相位差180度的第一与第二时脉信号CK与XCK (例如由时序控制器所产生，但并不限制于此)，而提供例如负极性的稳定电压VS1 (亦即VS-)给第2列像素中的每一像素Pa与P22的补偿配线CL。
另外;凍2个电压供应单元103—2会依据第2个扫描信号SS2以及相位差180度的第一与第二时脉信号CK与XCK，而提供例如正极性的稳定电压VS2
(亦即VS+)给第3列像素中的每一像素P3,与P32的补偿配线CL。其中，第
一与第二时脉信号CK与XCK的工作周期(dutycycle)实质上为扫描信号SSI或SS2的致能期间(通常扫描信号SS1与SS2的致能期间相同)。
图2A与图2B分别绘示为第一示范性实施例的电压供应单元103—1与103一2的电路图。请合并参照图2A与图2B，电压供应单元103—1与103—2皆包括第一'N型晶体管Ni、第三电容Q、第二N型晶体管N2、第三N型晶体管N3、第四电容C4，以及第四N型晶体管N4。由于电压供应单元103—1与103_2的电路结构与耦接关系皆类似，故以下仅以单一电压供应单元来进行说明。
以电压供应单元103—1为例，第一 N型晶体管N,的栅极耦接第1条扫描线Gl以接收扫描信号SS1，而第一 N型晶体管N,的源极用以接收第一时脉信号CK。第三电容C3的第一端耦接第一N型晶体管Ni的漏极，而第三电容C3的第二端则耦接至共用配线CE2。第二 N型晶体管N2的栅极耦接第一 N型晶体管N,的漏极，第二N型晶体管N2的源极用以接收正极性的稳定电压VS+，而第二 N型晶体管N2的漏极则耦接至第2列像素中的每一像素P21与P22的补偿配线CL。电压供应单元103—2可仿照上述说明了解其元件设置及信号接收方式，在此不赘述。
第三N型晶体管N3的栅极耦接第1条扫描线Gl以接收扫描信号SSl，而第三N型晶体管N3的源极则用以接收第二时脉信号XCK。第四电容C4的第一端耦接第三N型晶体管N3的漏极，而第四电容C4的第二端则耦接至共用电极CE,。第四N型晶体管N4的栅极耦接第三N型晶体管N3的漏极，第四N型晶体管N4的源极用以接收负极性的稳定电压VS-，而第四N型晶体管N4的漏极则耦接至第2列像素中的每一像素P21与P22的补偿配线CL。虽然上述晶体管N。N4以N型晶体管为例，但并不局限，可视设计变更为P型晶体管，并佐以调整其对应的栅极控制信号以及源极接受信号，以达到电压供应单元103—1或电压供应单元103—2欲提供的功能及作用。
图3绘示为第一示范性实施例的电压供应单元103—1与103—2的操作时序图。请合并参照图1~图3，从图3中可清楚看出，当扫描信号SS1致能时，电压供应单元103—1内的第一N型晶体管N,与第三N型晶体管N3会被导通。由于此时第一时脉信号CK处于禁能的状态，而第二时脉信号XCK处于致能的状态。因此，电压供应单元103—1内的第二N型晶体管N2会被截止，而第四N型晶体管1SU会被导通。如此一来，电压供应单元103 l即会于一个画面期间FP (frame period)都提供负极性的稳定电压VSl (亦即VS-)给第2列像素中的每一像素P21与P22的补偿配线CL。
相似地，当扫描信号SS2致能时，电压供应单元103—2内的第一N型晶体管与第三N型晶体管N3会被导通。由于此时第一时脉信号CK处于致能的状态，而第二时脉信号XCK处于禁能的状态。因此，电压供应单元103—2内的第二N型晶体管N2会被导通，而第四N型晶体管N4会被截止。如此一来，电压供应单元103_2即会于同一个画面期间FP都提供正极性的稳定电压VS2 (亦即VS+)给第3列像素中的每一像素P3,与P32的补偿配线CL。
基于上述可知，由于电压供应装置103会持续且对应地提供/施加一个稳定电压VS1与VS2给位于每一像素P2,、 P22、 P31与P32的补偿配线CL，借以
来改变每一像素P^、 P22、 P3,与P32的反射区RA的电压夹差，进而调整各像
素Pa、 P22、 P3,与P32的反射区RA的反射伽玛曲线，并使之与穿透区TA的穿透伽玛曲线匹配。如此一来，单一晶穴间距的半穿透半反射液晶显示器100的穿透显示效果与反射显示效果即可以同时达到最佳化。
除此之外，由于电压供应装置103会持续且对应地提供/施加一个稳定电压VS1与VS2给位于每一像素P2,、 P22、 P31与P32的补偿配线CL。因此，各
像素P^、 P22、 P3,与P32的补偿配线CL的电位就不会因耦合效应而受到数据
线Dl与D2上所输入的信号的影响，从而使得单一晶穴间距的半穿透半反射液晶显示器100整体的串音(cross-talk)现象可抑制到出货产品的制定规格以下(例如2%以下，但并不限制于此)。
第二示范性实施例
图4绘示为本发明第二示范性实施例的单一晶穴间距的半穿透半反射液晶显示器400的局部示意图。请参照图4，单一晶穴间距的半穿透半反射液晶显示器400包括单一晶穴间距显示面板401与电压供应装置103，其中显示面板401为液晶显示面板。当然，单一晶穴间距的半穿透半反射液晶显示器400更包括其他部件，例如栅极驱动器、源极驱动器、时序控制器以及背光模块等，但第二示范性实施例仅绘示出与本发明相关的部件来进行说明。
显示面板401包括多条扫描线Gl与G2 (仅绘示出2条扫描线以方便做说明)、多条大体与扫描线G1与G2垂直设置的数据线D1与D2 (仅绘示出2条数据线以方便做说明)，以及位于显示面板401的显示区AA内的多个像素Pn、 P12、 Pa与P22 (仅绘示出4个像素以方便做说明)。
像素PH、 P12、 Pa与P22分别会与对应的数据线以及扫描线电性连接，且
以矩阵方式排列。举例来说，像素P 分别与数据线Dl与扫描线Gf电性连接;像素Pu分别与数据线D2与扫描线Gl电性连接；像素P^分别与数据线Dl与扫描线G2电性连接；而像素P22分别与数据线D2与扫描线G2电性连接。另外，像素Pn表示为显示面板401中第1列像素中的第1个像素；像素P^表示为显示面板401中第1列像素中的第2个像素；像素P21表示为显示面板401中第2列像素中的第1个像素；而像素P22表示为显示面板401中第2列像素中的第2个像素。
每一像素Pu、 P12、 P"与P22包括共用配线CE2与补偿配线CL。共用配线CE2举例位于各像素Pn、 P12、 P^与P22的穿透区TA内，用以接收共用电
压Vcom。补偿配线CL举例位于各像素Pn、 P12、 P21与P22的反射区RA内，用以对应地接收稳定电压VS1与VS2。除此之外，每一像素Pu、 P12、 P^与
P22更包括像素晶体管T、第一液晶电容CLd、储存电容CsT、第一电容Q、第二液晶电容Qx2，以及第二电容C2。由于所有像素Pu、 P12、 Pu与P22的电
路结构与耦接关系皆类似，故而以下仅以单一像素来进行说明。
以像素Pn为例，像素晶体管T的栅极耦接扫描线Gl，而像素晶体管T的源极则耦接至数据线D1。 一般而言，与像素晶体管T的漏极电性连接的像素电极(pixel electrode)与用以接收共用电压Vcom的共用电极CE,之间会形成第一液晶电容Q^，而与共用配线CE2之间会形成储存电容CST。
第一液晶电容ClC1的第一端耦接像素晶体管T的漏极，而第一液晶电容ClC1的第二端则耦接至共用电极CE,。储存电容CsT的第一端耦接像素晶体管T的漏极，而储存电容CsT的第二端则耦接至共用配线CE2。其中，像素晶体管T、第一液晶电容Qx:,以及储存电容CsT位于像素Pn的穿透区TA内。虽然第二实施例以半穿透半反射液晶显示器为例，然而并不局限，本发明的主要元件配置可应用于穿透式液晶显示器或反射式液晶显示器，用以改善色偏现象(color washout)。另夕卜，第一液晶电容Qx,与储存电容CST的共用电压Vcom并不局限于相同，可视需求调整为不同。
另外，第一电容C,的第一端耦接像素晶体管T的漏极。第二液晶电容Clc2的第一端耦接第一电容Q的第二端，而第二液晶电容Clc2的第二端则耦接至共用电极CE,。第二电容C2的第一端耦接第一电容d的第二端，而第二电容
C2的第二端则耦接至补偿配线CL。其中，第一电容d、第二液晶电容Cm以及第二电容C2位于像素P 的反射区RA内。 "
于第二示范性实施例中，电压供应装置103耦接每一像素Pu、 P12、 P21与P22的补偿配线CL，用以持续且对应地供应稳定电压VS1与VS2给每一像素Pn、 P12、 P21与P22的补偿配线CL。
更清楚来说，电压供应装置103具有多个电压供应单元103—1与103一2(亦即每一列像素搭配一个电压供应单元)。当采用列反转(row inversion)的驱动方式来驱动显示面板401时，则第1个电压供应单元103—1会依据第1个扫描信号SS1 (—般由栅极驱动器所产生)以及相位差180度的第一与第二时脉信号CK与XCK (例如由时序控制器所产生，但并不限制于此)，而提供例如正极性的稳定电压VS1 (亦即VS+)给第1列像素中的每一像素Pu与P12的补偿配线CL。
另外，第2个电压供应单元103—2会依据第2个扫描信号SS2以及相位差180度的第一与第二时脉信号CK与XCK，而提供例如负极性的稳定电压VS2
(亦即VS-)给第2列像素中的每一像素P2,与P22的补偿配线CL。其中，第
一与第二时脉信号CK与XCK的工作周期(dutycycle)实质上为扫描信号SS1或SS2的致能期间(通常扫描信号SS1与SS2的致能期间相同)。
于第二示范性实施例中，电压供应单元103—1与103—2的电路结构与第一示范性实施例相同，故在此并不再加以赘述之。
另外，图5绘示为第二示范性实施例的电压供应单元103—1与103—2的操作时序图。请合并参照图2A、图2B、图4以及图5，从图5中可清楚看出，当扫描信号SS1致能时，电压供应单元103—1内的第一N型晶体管N,与第三N型晶体管N3会被导通。由于此时第一时脉信号CK处于致能的状态，而第二吋脉信号XCK处于禁能的状态。因此，电压供应单元103—1内的第二N型^晶体管N2会被导通，而第四N型晶体管N4会被截止。如此一来，电压供应单元103_1即会于一个画面期间(frame period) FP都提供正极性的稳定电压VS1 (亦即VS+)给第l列像素中的每一像素Pn与P,2的补偿配线CL。
相似地，当扫描信号SS2致能时，电压供应单元103 2内的第一 N型晶体管N,与第三N型晶体管N3会被导通。由于此时第一时脉信号CK处于禁能的状态，而第二时脉信号XCK处于致能的状态。因此，电压供应单元103—2内的第二N型晶体管N2会被截止，而第四N型晶体管N4会被导通。如此一来，电压供应单元103—2即婆于同一个画面期间FP都提供负极性的稳定电压VS2 (亦即VS-)给第2列像素中的每一像素P^与P22的补偿配线CL。
基于上述可知，由于电压供应装置103会持续且对应地提供/施加一个稳定电压VS1与VS2给位于每一像素Pu、 P12、 P21与P22的补偿配线CL，借以来改变每一像素Pu、 P12、 P^与P22的反射区RA的电压夹差，进而调整各像素Pu、 P12、 P21与P22的反射区RA的反射伽玛曲线，并使之与穿透区TA的穿透伽玛曲线匹配。如此一来，单一晶穴间距的半穿透半反射液晶显示器400的穿透显示效果与反射显示效果即可以同时达到最佳化。
除此之外，由于电压供应装置103会持续且对应地提供/施加一个稳定电压VS1与/或VS2给位于每一像素Pn、 P12、 P21与P22的补偿配线CL。因此，各像素Ph、 P12、 P2I与P2的反射区RA内的补偿配线CL的电位就不会因耦合效应而受到数据线Dl与D2上所输入的信号的影响，从而使得单一晶穴间距的半穿透半反射液晶显示器400整体的串音现象可抑制到出货产品的制定规格以下(例如2%以下，但并不限制于此)。
第三示范性实施例
图6绘示为本发明第三示范性实施例的单一晶穴间距的半穿透半反射液晶显示器600的局部示意图。请参照图6，单一晶穴间距的半穿透半反射液晶显示器600包括单一晶穴间距显示面板101与电压供应装置603，其中显示面板101为液晶显示面板。当然，单一晶穴间距的半穿透半反射液晶显示器600更包括其他部件，例如栅极驱动器、源极驱动器、时序控制器以及背光模块等，但第三示范性实施例仅绘示出与本发明相关的部件来进行说明。
于第三示范性实施例中，显示面板IOI的结构与第一示范性实施例相同，故在此并不再加以赘述之《另外，电压供应装置603耦接每一像素P2,、 P22、P31与P32的补偿配线CL，用以持续且对应地供应稳定电压VS1与VS2给每一像素P21 、 P22、 P31与P32的补偿配线CL。
更清楚来说，电压供应装置603具有多个电压供应单元603_1与603一2(亦即每一列像素搭配一个电压供应单元)。当采用列反转(row inversion)的驱动方式来驱动显示面板101时，则第1个电压供应单元603—1会依据第1个扫描信号SS1 (—般由栅极驱动器所产生)以及第一与第二时脉信号CKl与CK2(例如由时序控制器所产生，但并不限制于此)，而提供例如正极性的稳定电压VS1 (亦即VS+)给第2列像素中的每一像素P2,与P22的补偿配线CL。
另外，第2个电压供应单元603_2会依据第2个扫描信号SS2以及第一与第二时脉信号CKl与CK2，而提供例如负极性的稳定电压VS2 (亦即VS-)
给第3列像素中的每一像素Pw与P32的补偿配线CL。其中，第一时脉信号
CK1的工作周期实质上为扫描信号SS1或SS2的致能期间(通常扫描信号SS1与SS2的致能期间相同)，而第二时脉信号CK2则持续维持在致能的状态。
图7A与图7B分别绘示为第三示范性实施例的电压供应单元603—1与603—2的电路图。请合并参照图7A与图7B，电压供应单元703-1与703-2皆包括第一N型晶体管N,、第二N型晶体管N2、第三电容C3、第三N型晶体管N3、第四N型晶体管N4，以及第五N型晶体管N5。由于电压供应单元603—1与603—2的电路结构与耦接关系皆类似，故以下仅以单一电压供应单元来进行说明。
以电压供应单元603—1为例，第一 N型晶体管K的栅极与源极耦接在一起，以接收第二时脉信号CK2。第二 N型晶体管N2的栅极耦接第一 N型晶体管A的漏极，第二 N型晶体管N2的源极用以接收正极性的稳定电压VS+，而第二 N型晶体管N2的漏极则耦接至第2列像素中的每一像素P21与P22的补偿配线CL。第三N型晶体管N3的栅极耦接第1条扫描线Gl以接收扫描信号SS1 ，而第三N型晶体管N3的源极则用以接收第一时脉信号CKl 。
第三电容C3的第一端耦接第三N型晶体管N3的漏极，而第三电容C3的第二端则耦接至共用配线CE2。第四N型晶体管N4的栅极耦接第三N型晶体管N3的漏极，第四N型晶体管N4的源极用以接收负极性的稳定电压VS-，而第四N型晶体管N4的漏极则耦接至第二 N型晶体管N2的栅极。第五N型晶体管N5的栅极耦接第三N型晶体管N3的漏极，第五N型晶体管N5的源极用以接收负极性的稳定电压VS-，而第五N型晶体管N5的漏极则耦接至第2列像素中的每一像素P2I与P22的补偿配线CL。虽然上述晶体管N,~ N5以N型晶体管为例，但并不局限，可视设计变更为P型晶体管，并佐以调整其对应的栅极控制信号以及源极接受信号，以达到电压供应单元603—1或电压供应单元603_2欲提供的功能及作用。
图8绘示为第三示范性实施例的电压供应单元603—1与603—2的操作时序图。请合并参照图6 图8，从图8中可清楚看出，当扫描信号SS1致能时，电压供应单元603—1内的第三N型晶体管N3会被导通。由于此时第一时脉信号CK1处于禁能的状态，而第二时脉信号CK2持续维持在致能的状态。因此,电压供应单元603—1内的第四与第五N型晶体管N4与Ns会被截止，而第二N型晶体管N2会被导通。如此一来，电压供应单元603—1即会于一个画面期间FP都提供正极性的稳定电压VS1 (亦即VS+)给第2列像素中的每一像素P21与P22的补偿配线CL。
相似地，当扫描信号SS2致能时，电压供应单元603_2内的第三N型晶体管N3会被导通。由于此时第一时脉信号CK1处于致能的状态，而第二时脉信号CK2持续维持在致能的状态。因此，电压供应单元603_2内的第四与第五N型晶体管N4与N5会被导通，而第二N型晶体管N2会被截止。如此一来，电压供应单元603_2即会于同一个画面期间FP都提供负极性的稳定电压VS2(亦即VS-)给第3列像素中的每一像素P31与P32的补偿配线CL。
基于上述可知，由于电压供应装置603会持续且对应地提供/施加一个稳定电压VS1与/或VS2给位于每一像素P21、 P22、 P31与P32的补偿配线CL，借
'以来改变每一像素P2" P22、 P3,与P32的反射区RA的电压夹差，进而调整各
像素P21、 P22、卩31与&2的反射区RA的反射伽玛曲线，并使之与穿透区TA的穿透伽玛曲线匹配。如此一来，单一晶穴间距的半穿透半反射液晶显示器600的穿透显示效果与反射显示效果即可以同时达到最佳化。
除此之外，由于电压供应装置603会持续且对应地提供/施加一个稳定电压VS1与VS2给位于每一像素P^、 P22、 P31与P32的补偿配线CL。因此，各
像素P2,、 P22、 P3,与P32的补偿配线CL的电位就不会因耦合效应而受到数据
线Dl与D2上所输入的信号的影响，从而使得单一晶穴间距的半穿透半反射液晶显示器600整体的串音现象可抑制到出货产品的制定规格以下(例如2%以下，但并不限制于此)。
第四示范性实施例图9绘示为本发明第四示范性实施例的单一晶穴间距的半穿透半反射液晶显示器900的局部示意图。请参照图9，单一晶穴间距的半穿透半反射液晶显示器900包括单一晶穴间距显示面板401与电压供应装置603，其中显示面板401为液晶显示面板。当然，单一晶穴间距的半穿透半反射液晶显示器900更包括其他部件，例如栅极驱动器、源极驱动器、时序控制器以及背光模块等，但第四示范性实施例仅绘示出与本发明相关的部件来进行说明。
于第四示范性实施例中，显示面板401的结构与第二示范性实施例相同，故在此并不再加以赘述之。另外，电压供应装置603耦接每一像素Pn、 P12、P21与P22的补偿配线CL，用以持续且对应地供应稳定电压VS1与域VS2给每一像素Pu、 P12、 P21与P22的补偿配线CL。
更清楚来说，电压供应装置603具有多个电压供应单元603—1与603—2(亦即每一列像素搭配一个电压供应单元)。当采用列反转(row inversion)的驱动方式来驱动显示面板401时，则第1个电压供应单元603—1会依据第1个扫描信号SS1 (—般由栅极驱动器所产生)以及第一与第二时脉信号CK1与CK2(例如由时序控制器所产生，但并不限制于此)，而提供例如负极性的稳定电压VS1 (亦即VS-)给第l列像素中的每一像素Pn与P,2的补偿配线CL。
另外，第2个电压供应单元603—2会依据第2个扫描信号SS2以及第一与第二时脉信号CK1与CK2，而提供例如正极性的稳定电压VS2 (亦即VS+)给第2列像素中的每一像素P21与P22的补偿配线CL。其中，第一时脉信号CK1的工作周期实质上为扫描信号SS1或SS2的致能期间(通常扫描信号SS1与SS2的致能期间相同)，而第二时脉信号CK2则持续维持在致能的状态。
于第四示范性实施例中，电压供应单元603—1与603—2的电路结构与第三示范性实施例相同，故在此并不再加以赘述之。
另外，图10绘示为第四示范性实施例的电压供应单元603—1与603_2的操作时序图。请合并参照图7A、图7B、图9以及图10，从图10中可清楚看出，当扫描信号SS1致能时，电压供应单元603—1内的第三N型晶体管N3会被导通。由于此时第一时脉信号CK1处于致能的状态，而第二时脉信号CK2持续维持在致能的状态。因此，电压供应单元603—1内的第四与第五N型晶体管N4与Ns会被导通，此外，第二N型晶体管N2并不会被导通。如此一来，电压供应单元603—1即会于一个画面期间FP都提供负极性的稳定电压VS1(亦即VS-)给第1列像素中的每一像素Pn与P12的补偿配线CL。
相似地，当扫描信号SS2致能时，电压供应单元603—2内的第三N型晶体管N3会被导通。由于此时第一时脉信号CK1处于禁能的状态，而第二时脉信号CK2持续维持在致能的状态。因此，电压供应单元603—2内的第四与第'五N型晶体管N4与Ns会被截止，此外，第二N型晶体管N2会被导通。如此一来，电压供应单元603—2即会于同一个画面期间FP都提供正极性的稳定电压VS2 (亦即VS+)给第2列像素中的每一像素P^与P22的补偿配线CL。
基于上述可知，由于电压供应装置603会持续且对应地提供/施加一个稳定电压VS1与/或VS2给位于每一像素Pu、 P12、 P21与P22的补偿配线CL，借以来改变每一像素Pn、 P12、 P^与P22的反射区RA的电压夹差，进而调整各像素P 、 P12、 Pu与Pk的反射区RA的反射伽玛曲线，并使之与穿透区TA的穿透伽玛曲线匹配。如此一来，单一晶穴间距的半穿透半反射液晶显示器900的穿透显示效果与反射显示效果即可以同时达到最佳化。
除此之外，由于电压供应装置603会持续且对应地提供/施加一个稳定电压VS1与VS2给位于每一像素Pn、 P12、 P21与P22的反射区RA内的补偿配线
CL。因此，各像素Pu、 Pl2、 P2,与P22的补偿配线CL的电位就不会因耦合效
应而受到数据线Dl与D2上所输入的信号的影响，从而使得单一晶穴间距的半穿透半反射液晶显示器900整体的串音现象可抑制到出货产品的制定规格以下(例如2%以下，但并不限制于此)。
第五示范性实施例
图11绘示为本发明第五示范性实施例的单一晶穴间距的半穿透半反射液晶显示器1100的局部示意图。请参照图ll，单一晶穴间距的半穿透半反射液晶显示器1100包括显示面板101与电压供应装置1103，其中显示面板101为单一晶穴间距液晶显示面板。当然，单一晶穴间距的半穿透半反射液晶显示器1100更包括其他部件，例如栅极驱动器、源极驱动器、时序控制器以及背光模块等，但第五示范性实施例仅绘示出与本发明相关的部件来进行说明。
于第五示范性实施例中，显示面板101的结构与第一示范性实施例相同，故在此并不再加以赘述之。另外，电压供应装置1103耦接每一像素P2,、 P22、P31与P32的补偿配线CL，用以持续且对应地供应稳定电压VS1与减VS2给每一像素P2,、 P22、 P^与P32的补偿配线CL。
更清楚来说，电压供应装置603具有多个电压供应单元1103—1与1103—2(亦即每一列像素搭配一个电压供应单元)。当采用列反转(row inversion)的驱动方式来驱动显示面板101时，则第1个电压供应单元1103—1会依据第1个扫描信号SS1 (—般由栅极驱动器所产生)、第一时脉信号CK1以及相位差180度的第二与第三时脉信号CK2与XCK2，而提供例如正极性的稳定电压VS1 (亦即VS+)给第2列像素中的每一像素P2,与P22的补偿配线CL。
另外，第2个电压供应单元1103—2会依据第2个扫描信号SS2、第一时脉信号CK1以及相位差180度的第二与第三时脉信号CK2与XCK2，而提供例如负极性的稳定电压VS2 (亦即VS-)给第3列像素中的每一像素P31与P32的补偿配线CL。其中，第一、第二以及第三时脉信号CK1、 CK2与XCK2的工作周期实质上为扫描信号SS1或SS2的致能期间(通常扫描信号SS1与SS2的致能期间相同)。
图12A与图12B分别绘示为第五示范性实施例的电压供应单元1103—1与1103—2的电路图。请合并参照图12A与图12B，电压供应单元1103—1与1103—2皆包括第一N型晶体管N,、第二N型晶体管N2、第三电容C3、第三N型晶体管N3、第四N型晶体管N4、第五N型晶体管N5，以及第六N型晶体管N6。由于电压供应单元1103—1与1103—2的电路结构与耦接关系皆类似，故以下仅以单一电压供应单元来进行说明。
以电压供应单元1103_1为例，第一 N型晶体管的栅极与源极耦接在一起，以接收第二时脉信号CK2。第二 N型晶体管N2的栅极耦接第一 N型晶体管N,的漏极，第二 N型晶体管N2的源极用以接收正极性的稳定电压VS+，而第二 N型晶体管N2的漏极则耦接至第2列像素中的每一像素P21与P22的补偿配线CL。
第六N型晶体管N6的栅极与源极耦接在一起，以接收第三时脉信号XCK2，而第六N型晶体管N6的漏极则耦接至第一N型晶体管N,的漏极。第三N型晶体管N3的栅极耦接第1条扫描线Gl以接收扫描信号SSI ，而第三N型晶体管N3的源极则用以接收第一时脉信号CK1 。第三电容C3的第一端耦接第三N型晶体管N3的漏极，而第三电容C3的第二端则耦接至共用配线CE2。
第四N型晶体管N4的栅极耦接第三N型晶体管N3的漏极，第四N型晶体管N4的源极用以接收负极性的稳定电压VS-，而第四N型晶体管N4的漏极则耦接至第二 N型晶体管N2的栅极。第五N型晶体管N5的栅极耦接第三N型晶体管N3的漏极，第五N型晶体管N5的源极用以接收负极性的稳定电压VS-，而第五N型晶体管N5的漏极则耦接至第2列像素中的每一像素P21与
P22的补偿配线CL。
图13绘示为第五示范性实施例的电压供应单元U03一l与1103—2的操作时序图。请合并参照图11 图13，从图13中可清楚看出，当扫描信号SS1致能时，电压供应单元1103—1内的第三N型晶体管N3会被导通。由于此时第一与第二时脉信号CK1与CK2处于禁能的状态，而第三时脉信号XCK2处于致能的状态。因此，电压供应单元1103—1内的第四与第五N型晶体管N4与N5会被截止，此外，第二N型晶体管N2会被导通。如此一来，电压供应单元1103—1即会于一个画面期间FP都提供正极性的稳定电压VS1 (亦即VS+)给第2列像素中的每一像素P21与P22的补偿配线CL。
相似地，当扫描信号SS2致能时，电压供应单元1103_2内的第三N型晶体管N3会被导通。由于此时第一与第二时脉信号CK1与CK2处于致能的状态，而第三时脉信号XCK2处于禁能的状态。因此，电压供应单元1103—2内的第四与第五N型晶体管N4与N5会被导通，而第二N型晶体管N2会被截止。如此一来，电压供应单元1103—2即会于同一个画面期间FP都提供负极性的稳定电压VS2 (亦即VS-)给第3列像素中的每一像素P31与P32的补偿配线CL。
基于上述可知，由于电压供应装置1103会持续且对应地提供/施加一个稳定电压VS1与VS2给位于每一像素P2,、 P22、 P31与P32的补偿配线CL，借以
来改变每一像素P2,、 P22、 P3,与P32的反射区RA的电压夹差，进而调整各像
素P^、 P22、 P"与P32的反射区RA的反射伽玛曲线，并使之与穿透区TA的穿透伽玛曲线匹配。如此一来，单一晶穴间距的半穿透半反射液晶显示器1100的穿透显示效果与反射显示效果即可以同时达到最佳化。
除此之外，由于电压供应装置1103会持续且对应地提供/施加一个稳定电
压VS1与VS2给位于每一像素P2,、 P22、 P3,与P32的补偿配线CL。,因此，各像素P2,、 P22、 P3,与P32的补偿配线CL的电位就不会因耦合效应而受到数据
线Dl与D2上所输入的信号的影响，从而使得单一晶穴间距的半穿透半反射液晶显示器1100整体的串音现象可抑制到出货产品的制定规格以下(例如2%以下，但并不限制于此)。
第六示范性实施例
图14绘示为本发明第六示范性实施例的单一晶穴间距的半穿透半反射液
晶显示器1400的局部示意图。请参照图14,单一晶穴间距的半穿透半反射液晶显示器1400包括显示面板401与电压供应装置1103，其中显示面板401为单一晶穴间距液晶显示面板。当然，单一晶穴间距的半穿透半反射液晶显示器1400更包括其他部件，例如栅极驱动器、源极驱动器、时序控制器以及背光模块等，但第六示范性实施例仅绘示出与本发明相关的部件来进行说明。
于第六示范性实施例中，显示面板401的结构与第二示范性实施例相同，故在此并不再加以赘述之。另外，电压供应装置1103耦接每一像素Pn、 P12、P21与P22的补偿配线CL，用以持续且对应地供应稳定电压VS1与VS2给每一像素Pu、 P12、 P21与P22的补偿配线CL。
更清楚来说，电压供应装置1103具有多个电压供应单元1103—1与1103—2(亦即每一列像素搭配一个电压供应单元)。当采用列反转(row inversion)的驱动方式来驱动显示面板401时，则第1个电压供应单元1103一1会依据第1个扫描信号SS1 (—般由栅极驱动器所产生)、第一时脉信号CK1以及相位差180度的第二与第三时脉信号CK2与XCK2，而提供例如负极性的稳定电压VS1 (亦即VS-)给第l列像素中的每一像素Pn与Pu的补偿配线CL。
另外，第2个电压供应单元1103—2会依据第2个扫描信号SS2、第一时脉信号CK1以及相位差180度的第二与第三时脉信号CK2与XCK2,而提供例如正极性的稳定电压VS2 (亦即VS+)给第2列像素中的每一像素P21与P22的补偿配线CL。其中，第一、第二以及第三时脉信号CK1、 CK2与XCK2的工作周期实质上为扫描信号SS1或SS2的致能期间(通常扫描信号SS1与SS2的致能期间相同)。
于第六示范性实施例中，电压供应单元1103—1与1103—2的电路结构与第五示范性实施例相同，故在此并不再加以赘述之。
另外，图15绘示为第六示范性实施例的电压供应单元1103_1与1103—2的操作时序图。请合并参照图12A、图12B、图14以及图15，从图15中可清楚看出，当扫描信号SS1致能时，电压供应单元1103 1内的第三N型晶体管N3会被导通。由于此时第一与第二时脉信号CK1与CK2处于致能的状态，而第三时脉信号XCK2处于禁能的状态。因此，电压供应单元1103—1内的第四与第五N型晶体管N4与Ns会被导通，此外，第二 N型晶体管N2会被截止。如此一来，电压供应单元1103—1即会于一个画面期间FP都提供负极性的稳定电压VS1 (亦即VS-)给第l列像素中的每一像素Pu与Pu的补偿配线CL。
相似地，当扫描信号SS2致能时，电压供应单元1103—2内的第三N型晶体管N3会被导通。由于此时第一与第二时脉信号CK1与CK2处于禁能的状态，而第三时脉信号XCK2处于致能的状态。因此，电压供应单元1103—2内的第四与第五N型晶体管N4与Ns会被截止，此外，第二N型晶体管N2会被导通。如此一来，电压供应单元1103—2即会于同一个画面期间FP都提供正极性的稳定电压VS2 (亦即VS+)给第2列像素中的每一像素P21与P22的补偿配线CL。
基于上述可知，由于电压供应装置1103会持续且对应地提供/施加一个稳定电压VSl与VS2给位于每一像素Pu、 P12、 P21与P22的补偿配线CL，借以来改变每一像素Pn、 P12、 P2,与P22的反射区RA的电压夹差，进而调整各像素Pu、 P,2、 P^与P22的反射区RA的反射伽玛曲线，并使之与穿透区TA的穿透伽玛曲线匹配。如此一来，单一晶穴间距的半穿透半反射液晶显示器1400的穿透显示效果与反射显示效果即可以同时达到最佳化。
除此之外，由于电压供应装置1103会持续且对应地提供/施加一个稳定电压VS1与VS2给位于每一像素Pu、 P12、 P21与P22的补偿配线CL。因此，各
像素PH、 Pl2、 P^与P22的补偿配线CL的电位就不会因耦合效应而受到数据
线Dl与D2上所输入的信号的影响，从而使得单一晶穴间距的半穿透半反射液晶显示器1400整体的串音现象可抑制到出货产品的制定规格以下(例如2%以下，但并不限制于此)。
第七示范性实施例
z图16绘示为本发明第七示范性实施例的单一晶穴间距的半穿透半反射液晶显示器1600的局部示意图。请参照图16，单一晶穴间距的半穿透半反射液晶显示器1600包括显示面板1601以及由第一与第二子电压供应装置1603与1605所构成的电压供应装置，其中显示面板1601为单一晶穴间距液晶显示面板。当然，单一晶穴间距的半穿透半反射液晶显示器1600更包括其他部件，例如栅极驱动器、源极驱动器、时序控制器以及背光模块等，但第七示范性实施例仅绘示出与本发明相关的部件来进行说明。
显示面板1601包括多条扫描线G2与G3 (仅绘示出2条扫描线以方便做说明)、多条大体与扫描线G2与G3垂直设置的数据线D1与D2 (仅绘示出2条数据线以方便做说明)，以及位于显示面板1601的显示区AA内的多个像素P2,、 P22、 P3,与P32 (仅绘示出4个像素以方便做说明)。
像素P^、 P22、 P^与P32分别会与对应的数据线以及扫描线电性连接，且
以矩阵方式排列。举例来说，像素P21分别与数据线Dl与扫描线G2电性连接；像素P22分别与数据线D2与扫描线G2电性连接；像素P31分别与数据线Dl与扫描线G3电性连接；而像素P32分别与数据线D2与扫描线G3电性连接。另外，像素P2,表示为显示面板1601中第2列像素中的第1个像素；像素P"表示为显示面板1601中第2列像素中的第2个像素;像素P31表示为显示面板1601中第3列像素中的第1个像素；而像素Ps2表示为显示面板1601中第3列像素中的第2个像素。
每一像素P2,、 P22、 P^与P32包括共用配线CE2与补偿配线CL。共用配线CE2举例位于各像素P2" P22、 P^与P32的穿透区TA内，用以接收共用电
压Vcom。补偿配线CL举例位于各像素P^、 P22、 Pm与P32的反射区RA内，用以分别接收稳定电压VS1 VS4。除此之外，每一像素P21、 P22、 Pm与P32更包括像素晶体管T、第一液晶电容CLd、储存电容CsT、第一电容d、第二液晶电容CLC2，以及第二电容C2。由于所有像素P2,、 P22、 P3,与P32的电路结构与耦接关系皆类似，故以下仅以单一像素来进行说明。
以像素P21为例，像素晶体管T的栅极耦接扫描线G2，而像素晶体管T的源极则耦接至数据线D1。 一般而言，与像素晶体管T的漏极电性连接的像素电极(pixel electrode)与用以接收共用电压Vcom的共用电极CE,之间会形成第一液晶电容ClC1，而与共用配线CE2之间会形成储存电容CST。
第一液晶电容ClC1的第，端耦接像素晶体管T的漏极，而第一液晶电容C^d的第二端则耦接至共用电极CE,。储存电容CsT的第一端耦接像素晶体管T的漏极，而储存电容CsT的第二端则耦接至共用配线CE2。其中，像素晶体管T、第一液晶电容ClC1以及储存电容Cst位于像素P21的穿透区TA内。另外，第一电容d的第一端耦接像素晶体管T的漏极。第二液晶电容Clc2
的第一端耦接第一电容Q的第二端，而第二液晶电容Qx2的第二端则耦接至共用电极CE,。第二电容C2的第一端耦接第一电容d的第二端，而第二电容C2的第二端则耦接至补偿配线CL。其中，第一电容d、第二液晶电容Cu:2以及第二电容C2位于像素P21的反射区RA内。
于第七示范性实施例中，第一子电压供应装置1603耦接每一列像素中的所有奇像素P21与P31的补偿配线CL，用以持续且对应地供应稳定电压VS1与/或VS2给像素P21与P31的补偿配线CL。另外，第二子电压供应装置1605耦接每一列像素中的所有偶像素P22与P32的补偿配线CL，用以持续且分别对应地供应稳定电压VS3与减VS4给像素P22与P32的补偿配线CL。此处奇像素指的是奇数像素行的像素，偶像素指的是偶数像素行的像素。
更清楚来说，第一子电压供应装置1603具有多个电压供应单元1603—1与1603—2。当采用行反转(column inversion)的驱动方式来驱动显示面板1601时，则第1个电压供应单元1603_1会依据第1个扫描信号SS1 (—般由栅极驱动器所产生)以及相位差180度的第一与第二时脉信号CK与XCK (例如由时序控制器所产生，但并不限制于此)，而提供例如正极性的稳定电压VS1(亦即VS+)给第2列像素中的奇像素P21的补偿配线CL。
另外，第2个电压供应单元1603—2会依据第2个扫描信号SS2以及相位差180度的第一与第二时脉信号CK与XCK，而提供例如正极性的稳定电压VS2 (亦即VS+)给第3列像素中的奇像素P31的补偿配线CL。其中，第一与第二时脉信号CK与XCK的工作周期(duty cycle)实质上为单一晶穴间距的半穿透半反射液晶显示器1600的一个画面期间(frameperiod)。
除此之外，第二子电压供应装置1605具有多个电压供应单元1605J与1605—2。当采用行反转(column inversion)的驱动方式来驱动显示面板1601时,则第1个电压供应单元1605_1会依据第1个扫描信号SS1以及相位差180度的第一与第二时脉信号CK与XCK，而提供例如负极性的稳定电压VS3 (亦即VS-)给第2列像素中的偶像素P22的补偿配线CL。另外，第2个电压供应单元1605—2会依据第2个扫描信号SS2以及相位差180度的第一与第二时脉信号CK与XCK，而提供例如负极性的稳定电压VS4 (亦即VS-)给第3列像素中的偶像素P32的补偿配线CL。图17A与图17B分别绘示为第七示范性实施例的电压供应单元1603—1与1603—2的电路图。请合并参照图17A与图17B，电压供应单元1603—1与1603—2皆包括第一N型晶体管N,、第三电容C3、第二N型晶体管N2、第三N型晶体管N3、第四电容C4，以及第四N型晶体管N4。由于电压供应单元1603—1与1603—2的电路结构与耦接关系皆类似，故以下仅以单一电压供应单元来进行说明。
以电压供应单元1603_1为例，第一 N型晶体管N,的栅极耦接第1条扫描线Gl以接收扫描信号SS1，而第一 N型晶体管N,的源极用以接收第一时脉信号CK。第三电容C3的第一端耦接第一N型晶体管^的漏极，而第三电容C3的第二端则耦接至共用配线CE2。第二 N型晶体管N2的栅极耦接第一 N型晶体管Ni的漏极，第二 N型晶体管N2的源极用以接收正极性的稳定电压VS+，而第二 N型晶体管N2的漏极则耦接至第2列像素中的奇像素P21的补偿配线CL。
第三N型晶体管N3的栅极耦接第1条扫描线Gl以接收扫描信号SSl，而第三N型晶体管N3的源极则用以接收第二时脉信号XCK。第四电容G的第一端耦接第三N型晶体管N3的漏极，而第四电容C4的第二端则耦接至共用配线CE2。第四N型晶体管N4的栅极耦接第三N型晶体管N3的漏极，第四N型晶体管N4的源极用以接收负极性的稳定电压VS-，而第四N型晶体管N4的漏极则耦接至第2列像素中的奇像素P21的补偿配线CL。虽然上述晶体管N广N4以N型晶体管为例，但并不局限，可视设计变更为P型晶体管，并佐以调整其对应的栅极控制信号以及源汲接受信号，以达到电压供应单元1603—1或电压供应单元1603—2欲提供的功能及作用。
图17C与图17D分别绘示为第七示范性实施例的电压供应单元1605J与1605—2的电路图。请合并参照图17C与图17D，电压供应单元1605—1与1605—2皆包括第一N型晶体管N,、第三电容Q、第二N型晶体管N2、第三N型晶体管N3、第四电容Q，以及第四N型晶体管N4。由于电压供应单元1605—1与1605—2的电路结构与耦接关系皆类似，故以下仅以单一电压供应单元来迸行说明。
以电压供应单元1605—1为例，第一 N型晶体管N,的栅极耦接第1条扫描线G1以接收扫描信号SSl,而第一N型晶体管N,的源极用以接收第一时脉信号CK。第三电容C3的第一端耦接第一N型晶体管T^的漏极，而第三电容C3的第二端则耦接至共用配线CE2。第二 N型晶体管N2的栅极耦接第一 N型晶体管N,的漏极，第二 N型晶体管N2的源极用以接收负极性的稳定电压VS-，而第二 N型晶体管N2的漏极则耦接至第2列像素中的偶像素P22的补偿配线CL。
第三N型晶体管N3的栅极耦接第1条扫描线Gl以接收扫描信号SS1，而第三N型晶体管N3的源极则用以接收第二时脉信号XCK。第四电容G的第一端耦接第三N型晶体管N3的漏极，而第四电容C4的第二端则耦接至共用配线CE2。第四N型晶体管N4的栅极耦接第三N型晶体管N3的漏极，第四N型晶体管N4的源极用以接收正极性的稳定电压VS+，而第四N型晶体管N4的漏极则耦接至第2列像素中的偶像素P22的补偿配线CL。
图18A绘示为第七示范性实施例的电压供应单元1603—1与1603—2的操作时序图。请合并参照图16、图17A、图17B以及图18A,从图18A中可清楚看出，当扫描信号SS1致能时，电压供应单元1603—1内的第一N型晶体管N,与第三N型晶体管N3会被导通。由于此时第一时脉信号CK处于致能的状态，而第二时脉信号XCK处于禁能的状态。因此，电压供应单元1603—1内的第二N型晶体管N2会被导通，而第四N型晶体管N4会被截止。如此一来，电压供应单元1603_1即会于一个画面期间FP都提供正极性的稳定电压VS1(亦即VS+)给第2列像素中的奇像素P21的补偿配线CL。
相似地，当扫描信号SS2致能时，电压供应单元1603—2内的第一N型晶体管N,与第三N型晶体管N3会被导通。由于此时第一时脉信号CK仍处于致能的状态，而第二时脉信号XCK仍处于禁能的状态。因此，电压供应单元1603—2内的第二N型晶体管N2会被导通，而第四N型晶体管N4会被截止。如此一来，电压供应单元1603—2即会于同一个画面期间FP都提供正极性的稳定电压VS2 (亦即VS+)给第3列像素中的奇像素P3,的补偿配线CL。
图18B绘示为第七示范性实施例的电压供应单元1605—1与1605—2的操作时序图。请合并参照图16、图17C、图17D以及图18B,从图18B中可清楚看出，当扫描信号SS1致能时，电压供应单元1605—1内的第一N型晶体管N,与第三N型晶体管N3会被导通。由于此时第一时脉信号CK处于致能的状态，而第二时脉信号XCK处于禁能的状态。因此，电压供应单元1605 1内的第二N型晶体管N2会被导通，而第四N型晶体管N4会被截止。如此一来，电压供应单元1605—1即会于同一个画面期间FP都提供负极性的稳定电压VS3(亦即VS-)给第2列像素中的偶像素P22的补偿配线CL。
相似地，当扫描信号SS2致能时，电压供应单元1605_2内的第一 N型晶体管N,与第三N型晶体管N3会被导通。由于此时第一时脉信号CK仍处于致能的状态，而第二时脉信号XCK仍处于禁能的状态。因此，电压供应单元1605—2内的第二N型晶体管N2会被导通，而第四N型晶体管N4会被截止。如此一来，电压供应单元1605—2即会于同一个画面期间FP都提供负极性的稳定电压VS4 (亦即VS-)给第3列像素中的偶像素P32的补偿配线CL。
基于上述可知，由于第一与第二子电压供应装置1603与1605所构成的电压供应装置会持续且对应地提供/施加一个稳定电压VS1 VS4给位于每一像素P^、 P22、 P31与P32的补偿配线CL，借以来改变每一像素P2,、 P22、 P^与Ph的反射区RA的电压夹差，进而调整各像素P21、 P22、 Pw与Pw的反射区RA的反射伽玛曲线，并使之与穿透区TA的穿透伽玛曲线匹配。如此一来，单一晶穴间距的半穿透半反射液晶显示器1600的穿透显示效果与反射显示效果即可以同时达到最佳化。
除此之外，由于第一与第二子电压供应装置1603与1605所构成的电压供应装置会持续且对应地提供/施加一个稳定电压VS1 VS4给位于每一像素P21 、
P22、 P31与P32的补偿配线CL。因此，各像素P^、 P22、 P^与P32的补偿配线
CL的电位就不会因耦合效应而受到数据线Dl与D2上所输入的信号的影响，从而使得单一晶穴间距的半穿透半反射液晶显示器1600整体的串音现象可抑制到出货产品的制定规格以下(例如2%以下，但并不限制于此)。第八示范性实施例
图19绘示为本发明第八示范性实施例的单一晶穴间距的半穿透半反射液晶显示器1900的局部示意图。请参照图19，单一晶穴间距的半穿透半反射液晶显示器1900包括显示面板1901以及由第一与第二子电压供应装置1603与1605所构成的电压j共应装置，其中显示面板1901为单一晶穴间距液晶显示面板。当然，单一晶穴间距的半穿透半反射液晶显示器1900更包括其他部件，例如栅极驱动器、源极驱动器、时序控制器以及背光模块等，但第八示范性实施例仅绘示出与本发明相关的部件来进行说明。显示面板1901包括多条扫描线Gl与G2 (仅绘示出2条扫描线以方便做说明)、多条大体与扫描线G1与G2垂直设置的数据线D1与D2 (仅绘示出2条数据线以方便做说明)，以及位于显示面板1901的显示区AA内的多个'像素PU、 P12、 P^与P22 (仅绘示出4个像素以方便做说明)。
像素PU、 P12、 P2i与P22分别会与对应的数据线以及扫描线电性连接，且
以矩阵方式排列。举例来说，像素Pn分别与数据线Dl与扫描线Gl电性连接；像素Pu分别与数据线D2与扫描线Gl电性连接；像素P^分别与数据线Dl与扫描线G2电性连接；而像素P22分别与数据线D2与扫描线G2电性连接。另外，像素Pu表示为显示面板1901中第l列像素中的第l个像素；像素Pu表示为显示面板1901中第1列像素中的第2个像素;像素P2i表示为显示面板1901中第2列像素中的第1个像素；而像素P22表示为显示面板1901中第2列像素中的第2个像素。
每一像素Pn、 P12、 P^与P"包括共用配线CE2与补偿配线CL。共用配
线CE2举例位于各像素Pu、 P12、 Ph与P22的穿透区TA内，用以接收共用电
压Vcom。补偿配线CL举例位于各像素Pu、 P12、 P2,与P22的反射区RA内，用以分别对应地接收稳定电压VS1 VS4。除此之外，每一像素Pn、 P12、 P21
与P22更包括像素晶体管T、第一液晶电容Q^、储存电容CsT、第一电容Q、第二液晶电容CLC2，以及第二电容Q。由于所有像素Pu、 P12、 P2,与P22的电
路结构与耦接关系皆类似，故以下仅以单一像素来进行说明。
以像素P"为例，像素晶体管T的栅极耦接扫描线Gl，而像素晶体管T的源极则耦接至数据线D1。 一般而言，与像素晶体管T的漏极电性连接的像素电极(pixel electrode)与用以接收共用电压Vcom的共用电极CE，之间会形成第一液晶电容Q^a，而与共用配线CE2之间会形成储存电容Cst。
第一液晶电容的第一端耦接像素晶体管T的漏极，而第一液晶电容Qxn的第二端则耦接至共用电极CE'。储存电容CsT的第一端耦接像素晶体管T的漏极，而储存电容CsT的第二端则耦接至共用配线CE2。其中，像素晶体管T、第一液晶电容ClC1以及储存电容Cst位于像素Pn的穿透区TA内。
另外，第一电容C,的第一端耦接像素晶体管T的漏极。第二液晶电容Qx2的第一端耦接第一电容C,的第二端，而第二液晶电容ClC2的第二端则耦接至共用电极CE,。第二电容C2的第一端耦接第一电容C,的第二端，而第二电容C2的第二端则耦接至补偿配线CL。其中，第一电容d、第二液晶电容Qx:2以及第二电容C2位于像素Pu的反射区RA内。
于第八示范性实施例中，第一子电压供应装置1603耦接每一列像素中的所有奇像素Pu与P21的补偿配线CL，用以持续且对应地供应稳定电压VS1与VS2给像素P 与P21的补偿配线CL。另外，第二子电压供应装置1605耦接每一列像素中的所有偶像素Pu与P22的补偿配线CL，用以持续且对应地供应稳定电压VS3与VS4给像素P12与P22的补偿配线CL。
更清楚来说，第一子电压供应装置1603具有多个电压供应单元1603—1与1603—2。当采用行反转(column inversion)的驱动方式来驱动显示面板1901时，则第1个电压供应单元1603_1会依据第1个扫描信号SS1 (—般由栅极驱动器所产生)以及相位差180度的第一与第二时脉信号CK与XCK (例如由时序控制器所产生，但并不限制于此)，而提供例如正极性的稳定电压VS1(亦即VS+)给第1列像素中的奇像素P 的补偿配线CL。
另外，第2个电压供应单元1603—2会依据第2个扫描信号SS2以及相位差180度的第一与第二时脉信号CK与XCK，而提供例如正极性的稳定电压VS2 (亦即VS+)给第2列像素中的奇像素P2,的补偿配线CL。其中，第一与第二时脉信号CK与XCK的工作周期(dutycycle)实质上为单一晶穴间距的半穿透半反射液晶显示器1900的一个画面期间。
除此之外，第二子电压供应装置1605具有多个电压供应单元1605_1与1605—2。当采用行反转(column inversion)的驱动方式来驱动显示面板1901时，则第1个电压供应单元1605—1会依据第1个扫描信号SS1以及相位差180度的第一与第二时脉信号CK与XCK，而提供例如负极性的稳定电压VS3 (亦即VS-)给第1列像素中的偶像素P,2的补偿配线CL。另外，第2个电压供应单元1605—2会依据第2个扫描信号SS2以及相位差180度的第一与第二时脉信号CK与XCK，而提供例如负极性的稳定电压VS4 (亦即VS-)给第2列像素中的偶像素P22的补偿配线CL。
于第八示范性实施例中，电压供应单元1603—1、 1603—2、 1605—1与1605—2的电路结构与第七示范性实施例相同，故在此并不再加以赘述之。
另外，图20A绘示为第八示范性实施例的电压供应单元1603—l与1603—2的操作时序图。请合并参照图17A、图17B、图19以及图20A，从图20A中可清楚看出，当扫描信号SS1致能时，电压供应单元1603—1内的第一N型晶体管N,与第三N型晶体管N3会被导通。由于此时第一时脉信号CK处于致能的状态，而第二时脉信号XCK处于禁能的状态。因此，电压供应单元1603」内的第二 N型晶体管N2会被导通，而第四N型晶体管^[4会被截止。如此一来，电压供应单元1603—1即会于一个画面期间FP都提供正极性的稳定电压VS1 (亦即VS+)给第1列像素中的奇像素P 的补偿配线CL。
相似地，当扫描信号SS2致能时，电压供应单元1603—2内的第一 N型晶体管N,与第三N型晶体管N3会被导通。由于此时第一时脉信号CK仍处于致能的状态，而第二时脉信号XCK仍处于禁能的状态。因此，电压供应单元1603—2内的第二N型晶体管N2会被导通，而第四N型晶体管N4会被截止。如此一来，电压供应单元1603_2即会于同一个画面期间FP都提供正极性的稳定电压VS2 (亦即VS+)给第2列像素中的奇像素P2,的补偿配线CL。
图20B绘示为第八示范性实施例的电压供应单元1605—1与1605—2的操作时序图。请合并参照图17C、图17D、图19以及图20B，从图20B中可清楚看出，当扫描信号SS1致能时，电压供应单元1605—1内的第一N型晶体管N,与第三N型晶体管N3会被导通。由于此时第一时脉信号CK处于致能的状态，而第二时脉信号XCK处于禁能的状态。因此，电压供应单元1605—1内的第二N型晶体管N2会被导通，而第四N型晶体管ISU会被截止。如此一来，电压供应单元1605—1即会于同一个画面期间FP都提供负极性的稳定电压VS3(亦即VS-)给第1列像素中的偶像素P12的补偿配线CL。
相似地，当扫描信号SS2致能时，电压供应单元1605一2内的第一N型晶体管N,与第三N型晶体管N3会被导通。由于此时第一时脉信号CK仍处于致能的状态，而第二时脉信号XCK仍处于禁能的状态。因此，电压供应单元1605—2内的第二N型晶体管N2会被导通，而第四N型晶体管N4会被截止。如此一来，电压供应单元1605—2即会于同一个画面期间FP都提供负极性的稳定电压VS4 (亦即VS-)给第2列像素中的偶像素P22的补偿配线CL。
基于上述可知，由于第一与第二子电压供应装置1603与1605所构成的电压供应装置会持续且对应地提供/施加一个稳定电压VS1 VS4给位于每一像素Pu、 P,2、 P21与P22的补偿配线CL，借以来改变每一像素Pn、 P12、 P^与P22的反射区RA的电压夹差，进而调整各像素P"、 P12、 P^与P2的反射区RA的反射伽玛曲线，并使之与穿透区TA的穿透伽玛曲线匹配。如此一来，单一晶穴间距的半穿透半反射液晶显示器1900的穿透显示效果与反射显示效果即可以同时达到最佳化。
除此之外，由于第一与第t子电压供应装置1603与1605所构成的电压供应装置会持续且对应地提供/施加一个稳定电压VS1 VS4给位于每一像素Pn、P12、 P^与P22的反射区RA内的补偿配线CL。因此，各像素Pu、 P12、 P^与P22的反射区RA内的补偿配线CL的电位就不会因耦合效应而受到数据线Dl与D2上所输入的信号的影响，从而使得单一晶穴间距的半穿透半反射液晶显示器1900整体的串音现象可抑制到出货产品的制定规格以下(例如2%以下，但并不限制于此)。
第九示范性实施例
图21绘示为本发明第九示范性实施例的单一晶穴间距的半穿透半反射液晶显示器2100的局部示意图。请参照图21，单一晶穴间距的半穿透半反射液晶显示器2100包括显示面板1601以及由第一与第二子电压供应装置2103与2105所构成的电压供应装置，其中显示面板1601为单一晶穴间距液晶显示面板。当然，单一晶穴间距的半穿透半反射液晶显示器2100更包括其他部件，例如栅极驱动器、源极驱动器、时序控制器以及背光模块等，但第九示范性实施例仅绘示出与本发明相关的部件来进行说明。
于第九示范性实施例中，显示面板1601的结构与第七示范性实施例相同，故在此并不再加以赘述之。另外，第一子电压供应装置2103耦接每一列像素中的所有奇像素P21与P3,的补偿配线CL，用以持续且对应地供应稳定电压VS1与VS2给像素P21与P31的补偿配线CL。另外，第二子电压供应装置2105
耦接每一列像素中的所有偶像素P22与P32的补偿配线CL，用以持续且对应地
供应稳定电压VS3与VS4给像素P22与P32的补偿配线CL。
更清楚来说，第一子电压供应装置2103具有多个电压供应单元2103_1与2103_2。当采用行反转(column inversion)的驱动方式来驱动显示面板1601时，则第1个电压供应单元2103—1会依据第1个扫描信号SS1 (—般由栅极驱动器所产生)以及第一与第二时脉信号CK1与CK2 (例如由时序控制器所产生，但并不限制于此)，而提供例如负极性的稳定电压VS1 (亦即VS-)给第2列像素中的奇像素P21的补偿配线CL。
另外，第2个电压供应单元2103_2会依据第2个扫描信号SS2以及第一与第二时脉信号CK1与CK2，而提供例如负极性的稳定电压VS2 (亦即VS-)给第3列像素中的奇像素P3,的补偿配线CL。其中，第一时脉信号CK1的工作周期实质上为单一晶穴间距的半穿透半反射液晶显示器2100的一个画面期间，而第二时脉信号CK2则持续维持在致能的状态。
除此之外，第二子电压供应装置2105具有多个电压供应单元2105—1与2105—2。当采用行反转(column inversion)的驱动方式来驱动显示面板1601时，则第1个电压供应单元2105—1会依据第1个扫描信号SS1以及第一与第二时脉信号CK1与CK2，而提供例如正极性的稳定电压VS3 (亦即VS+)给第2列像素中的偶像素P22的补偿配线CL。另外，第2个电压供应单元2105—2会依据第2个扫描信号SS2以及第一与第二时脉信号CK1与CK2，而提供例如正极性的稳定电压VS4 (亦即VS+)给第3列像素中的偶像素P32的补偿配线CL。
图22A与图22B分别绘示为第九示范性实施例的电压供应单元2103—1与2103—2的电路图。请合并参照图22A与图22B，电压供应单元2103_1与2103—2皆包括第一N型晶体管N,、第二N型晶体管N2、第三电容C3、第三N型晶体管N"第四N型晶体管N4，以及第五N型晶体管Ns。由于电压供应单元2103—1与2103_2的电路结构与耦接关系皆类似，故以下仅以单一电压供应单元来进行说明。
以电压供应单元2103—1为例，第一 N型晶体管N,的栅极与源极耦接在一起，以接收第二时脉信号CK2。第二N型晶体管N2的栅极耦接第一N型晶体管N,的漏极，第二 N型晶体管N2的源极用以接收正极性的稳定电压VS+，而第二 N型晶体管N2的漏极则耦接至第2列像素中的奇像素P21的补偿配线CL。第三N型晶体管N3的栅极耦接第1条扫描线Gl以接收扫描信号SSI,而第三N型晶体管N3的源极则用以接收第一时脉信号CKl 。
第三电容C3的第一端耦接第三N型晶体管N3的漏极，而第三电容C3的第二端则耦接至共用配线CE2。第四N型晶体管N4的栅极耦接第三N型晶体管N3的漏极，第四N型晶体管N4的源极用以接收负极性的稳定电压VS-，而第四N型晶体管N4的漏极则耦接至第二 N型晶体管N2的栅极。第五N型晶体管N5的栅极耦接第三N型晶体管N3的漏极，第五N型晶体管N5的源极用以接收负极性的稳定电压VS-，而第五N型晶体管N5的漏极则耦接至第2列像素中的奇像素P21的补偿配线CL。
图22C与图22D分别绘示为第九示范性实施例的电压供应单元2105—1与2105—2的电路图。请合并参照图22C与图22D，电压供应单元2105—1与2105—2皆包括第一N型晶体管N,、第二N型晶体管N2、第三电容C3、第三N型晶体管N3、第四N型晶体管N4，以及第五N型晶体管Ns。由于电压供应单元2105—1与2105—2的电路结构与耦接关系皆类似，故以下仅以单一电压供应单元来进行说明。
以电压供应单元2105—1为例，第一 N型晶体管N,的栅极与源极耦接在一起，以接收第二时脉信号CK2。第二 N型晶体管N2的栅极耦接第一 N型晶体管N,的漏极，第二 N型晶体管N2的源极用以接收负极性的稳定电压VS-，而第二 N型晶体管N2的漏极则耦接至第2列像素中的偶像素P22的补偿配线CL。第三N型晶体管N3的栅极耦接第1条扫描线G1以接收扫描信号SS1，而第三N型晶体管N3的源极则用以接收第一时脉信号CK1 。
第三电容C3的第一端耦接第三N型晶体管N3的漏极，而第三电容C3的第二端则耦接至共用配线CE2。第四N型晶体管1SU的栅极耦接第三N型晶体管N3的漏极，第四N型晶体管ISU的源极用以接收负极性的稳定电压VS-，而第四N型晶体管N4的漏极则耦接至第二 N型晶体管N2的栅极。第五N型晶体管N5的栅极耦接第三N型晶体管N3的漏极，第五N型晶体管N5的源极用以接收正极性的稳定电压VS+，而第五N型晶体管N5的漏极则耦接至第2列像素中的偶像素P22的补偿配线CL。
图23A绘示为第九示范性实施例的电压供应单元2103—1与2103—2的操作时序图。请合并参照图21、图22A、图22B以及图23A，从图23A中可清楚看出，当扫描信号SS1致能时，电压供应单元2103—1内的第三N型晶体管N3会被导通。由于此时第一时脉信号CK1处于致能的状态，而第二时脉信号CK2持续维持在致能的状态。因此，电压供应单元2103—1内的第四与第五N型晶体管N4与Ns会被导通，而第二N型晶体管N2会被截止。如此一来，电压供应单元2103—1即会于一个画面期间FP都提供负极性的稳定电压VS1(亦即VS-)给第2列像素中的奇像素P2,的补偿配线CL。相似地，当扫描信号SS2致能时，电压供应单元2103一2内的第三N型晶体管N3会被导通。由于此时第一时脉信号CK1仍处于致能的状态，而第二时脉信号CK2持续维持在致能的状态。因此，电压供应单元2103—2内的第四与第五N型晶体管N4与Ns会被导通，而第二N型晶体管N2会被截止:如此一来，电压供应单元2103_2即会于同一个画面期间FP都提供负极性的稳定电压VS2 (亦即VS-)给第3列像素中的奇像素P3,的补偿配线CL。
另外，图23B绘示为第九示范性实施例的电压供应单元2503—1与2503_2的操作时序图。请合并参照图21、图22C、图22D以及图23B，从图23B中可清楚看出，当扫描信号SS1致能时，电压供应单元2105—1内的第三N型晶体管N3会被导通。由于此时第一时脉信号CK1处于致能的状态，而第二时脉信号CK2持续维持在致能的状态。因此，电压供应单元2105_1内的第四与第 晶体管N4与N5会被导通，而第二 N型晶体管N2会被截止。如此一来，电压供应单元2105—1即会于同一个画面期间FP都提供正极性的稳定电压VS3(亦即VS+)给第2列像素中的偶像素P22的补偿配线CL。
相似地，当扫描信号SS2致能时，电压供应单元2105—2内的第三N型晶体管N3会被导通。由于此时第一时脉信号CK1仍处于致能的状态，而第二时脉信号CK2持续维持在致能的状态。因此，电压供应单元2105—2内的第四与第五N型晶体管N4与Ns会被导通，而第二N型晶体管N2会被截止。如此一来，电压供应单元2105—2即会于同一个画面期间FP都提供正极性的稳定电压VS4 (亦即VS+)给第3列像素中的偶像素P32的补偿配线CL。
基于上述可知，由于第一与第二子电压供应装置2103与2105所构成的电压供应装置会持续且对应地提供/施加一个稳定电压VS1 VS4给位于每一像素Pa、 P22、 P31与P32的补偿配线CL，借以来改变每一像素P21、 P22、 P^与P32的反射区RA的电压夹差，进而调整各像素P21、 P22、 Py与P^的反射区RA的反射伽玛曲线，并使之与穿透区TA的穿透伽玛曲线匹配。如此一来，单一晶穴间距的半穿透半反射液晶显示器2100的穿透显示效果与反射显示效果即可以同时达到最佳化。
除此之外，由于第一与第二子电压供应装置2103与2105所构成的电压供应装置会持续且对应地提供/施加一个稳定电压VS1 VS4给位于每一像素P21、
P22、 P3,与P32的补偿配线CL。因此，各像素P2，、 P22、 P^与P32的补偿配线CL的电位就不会因耦合效应而受到数据线Dl与D2上所输入的信号的影响， 从而使得单一晶穴间距的半穿透半反射液晶显示器2100整体的串音现象可抑 制到出货产品的制定规格以下(例如2%以下，但并不限制于此)。
乂
第十示范性实施例
图24绘示为本发明第十示范性实施例的单一晶穴间距的半穿透半反射液 晶显示器2400的局部示意图。请参照图24，单一晶穴间距的半穿透半反射液 晶显示器2400包括显示面板1901以及由第一与第二子电压供应装置2103与 2105所构成的电压供应装置，其中显示面板1901为单一晶穴间距液晶显示面 板。当然，单一晶穴间距的半穿透半反射液晶显示器2400更包括其他部件， 例如栅极驱动器、源极驱动器、时序控制器以及背光模块等，但第十示范性实 施例仅绘示出与本发明相关的部件来进行说明。
于第十示范性实施例中，显示面板1901的结构与第八示范性实施例相同， 故在此并不再加以赘述之。另外，第一子电压供应装置2103耦接每一列像素 中的所有奇像素P 与P21的补偿配线CL，用以持续且对应地供应稳定电压 VS1与/或VS2给像素P 与P21的补偿配线CL。第二子电压供应装置2105耦 接每一列像素中的所有偶像素Pu与P22的补偿配线CL，用以持续且对应地供 应稳定电压VS3与VS4给像素Pl2与P22的补偿配线CL。
更清楚来说，第一子电压供应装置2103具有多个电压供应单元2103—1 与2103_2。当采用行反转(column inversion)的驱动方式来驱动显示面板1901 时，则第1个电压供应单元2103—1会依据第1个扫描信号SS1 (—般由栅极 驱动器所产生)以及第一与第二时脉信号CK1与CK2 (例如由时序控制器所 产生，但并不限制于此)，而提供例如负极性的稳定电压VS1 (亦即VS-)给 第1列像素中的奇像素Pu的补偿配线CL。
另外，第2个电压供应单元2103—2会依据第2个扫描信号SS2以及第一 与第二时脉信号CK1与CK2，而提供例如负极性的稳定电压VS2 (亦即VS-) 给第2列像素中的奇像素P2,的补偿配线CL。其中，第一时脉信号CK1的工 作周期实质上为单一晶穴间距的半穿透半反射液晶显示器2100的一个画面期 间，而第二时脉信号CK2则持续维持在致能的状态。
除此之外，第二子电压供应装置2105具有多个电压供应单元2105—1与2105—2。采用行反转(column inversion)的驱动方式来驱动显示面板1901时， 则第1个电压供应单元2105—1会依据第1个扫描信号SSI以及第一与第二时 脉信号CK1与CK2，而提供例如正极性的稳定电压VS3 (亦即VS+)给第1 列像素中的偶像素P,2的补偿配线CL。另外f第2个电压供应单元2105—2会 依据第2个扫描信号SS2以及第一与第二时脉信号CK1与CK2，而提供例如 正极性的稳定电压VS4 (亦即VS+)给第2列像素中的偶像素P22的补偿配线cx。
于第十示范性实施例中，电压供应单元2103_1、 2103—2、 2105—1以及 2105—2的电路结构与第九示范性实施例相同，故在此并不再加以赘述之。
另外，图25A绘示为第十示范性实施例的电压供应单元2103—1与2103—2 的操作时序图。请合并参照图22A、图22B、图24以及图25A，从图25A中 可清楚看出，当扫描信号SS1致能时，电压供应单元2103—1内的第三N型晶 体管N3会被导通。由于此时第一时脉信号CK1处于致能的状态，而第二时脉 信号CK2持续维持在致能的状态。因此，电压供应单元2103—1内的第四与第 五N型晶体管N4与N5会被导通，而第二 N型晶体管N2会被截止。如此一来， 电压供应单元2103—1即会于一个画面期间FP都提供负极性的稳定电压VS1 (亦即VS-)给第1列像素中的奇像素Pn的补偿配线CL。
相似地，当扫描信号SS2致能时，电压供应单元2103—2内的第三N型晶 体管N3会被导通。由于此时第一时脉信号CK1仍处于致能的状态，而第二时 脉信号CK2持续维持在致能的状态。因此，电压供应单元2103—2内的第四与 第五N型晶体管N4与Ns会被导通，而第二N型晶体管N2会被截止。如此一 来，电压供应单元2103—2即会于同一个画面期间FP都提供负极性的稳定电压 VS2 (亦即VS-)给第2列像素中的奇像素P^的补偿配线CL。
另外，图25B绘示为第十示范性实施例的电压供应单元2105—1与2105—2 的操作时序图。请合并参照图22C、图22D、图24以及图25B，从图25B中 可清楚看出，当扫描信号SS1致能时，电压供应单元2105—1内的第三N型晶 体管N3会被导通。由予此时第一时脉信号CK1处于致能的状态，而第二时脉 信号CK2持续维持在致能的状态。因此，电压供应单元2105—1内的第四与第 五N型晶体管1SU与Ns会被导通，而第二 N型晶体管N2会被截止。如此一来， 电压供应单元2105一1即会于同一个画面期间FP都提供正极性的稳定电压VS3(亦即VS+)给第1列像素中的偶像素P12的补偿配线CL。
相似地，当扫描信号SS2致能时，电压供应单元2105_2内的第三N型晶 体管N3会被导通。由于此时第一时脉信号CK1仍处于致能的状态，而第二时 脉信号C1^2持续维持在致能的状态。因此，电压供应单元2105—2内的第四与 第五N型晶体管N4与Ns会被导通，而第二N型晶体管N2会被截止。如此一 来，电压供应单元2105—2即会于同一个画面期间FP都提供正极性的稳定电压 VS4 (亦即VS+)给第2列像素中的偶像素P22的补偿配线CL。
基于上述可知，由于第一与第二子电压供应装置2103与2105所构成的电 压供应装置会持续且对应地提供/施加一个稳定电压VS1 VS4给位于每一像 素Pn、 P12、 P21与P22的补偿配线CL，借以来改变每一像素Pu、 P12、 Pu与
P22的反射区RA的电压夹差，进而调整各像素Pn、 P12、 P21与P22的反射区
RA的反射伽玛曲线，并使之与穿透区TA的穿透伽玛曲线匹配。如此一来， 单一晶穴间距的半穿透半反射液晶显示器2400的穿透显示效果与反射显示效 果即可以同时达到最佳化。
除此之外，由于第一与第二子电压供应装置2103与2105所构成的电压供 应装置会持续且对应地提供/施加一个稳定电压VS1 VS4给位于每一像素P,,、 P12、 P21与P22的补偿配线CL。因此，各像素Pu、 P12、 P"与P22的补偿配线 CL的电位就不会因耦合效应而受到数据线Dl与D2上所输入的信号的影响， 从而使得单一晶穴间距的半穿透半反射液晶显示器2400整体的串音现象可抑 制到出货产品的制定规格以下(例如2%以下，但并不限制于此)。
第十一示范性实施例
图26绘示为本发明第十一示范性实施例的单一晶穴间距的半穿透半反射 液晶显示器2600的局部示意图。请参照图26，单一晶穴间距的半穿透半反射 液晶显示器2600包括显示面板1601以及由第一与第二子电压供应装置2603 与2605所构成的电压供应装置，其中显示面板1601为单一晶穴间距液晶显示 面板。当然，单一晶穴间距的半穿透半反射液晶显示器2600更包括其他部件， 例如栅极驱动器、源极驱动器、时序控制器以及背光模块等，但第十一示范性 实施例仅绘示出与本发明相关的部件来进行说明。
于第十一示范性实施例中，显示面板1601的结构与第七示范性实施例相同，故在此并不再加以赘述之。另外，第一子电压供应装置2603耦接每一列 像素中的奇像素P21与P31的补偿配线CL，用以持续且对应地供应稳定电压 VS1与VS2给像素P21与P31的补偿配线CL。第二子电压供应装置2605耦接 每一列像素中的偶像素P22与P32的补偿配线CL,用以持续且对应地供应稳定 电压VS3与VS4给像素P22与P32的补偿配线CL。
更清楚来说，第一子电压供应装置2603具有多个电压供应单元2603—1 与2603—2。当采用行反转(column inversion)的驱动方式来驱动显示面板1601 时，则第1个电压供应单元2603—1会依据第1个扫描信号SS1 (—般由栅极 驱动器所产生)、第一时脉信号CK1以及相位差180度的第二与第三时脉信 号CK2与XCK2，而提供例如负极性的稳定电压VS1 (亦即VS-)给第2列 像素中的奇像素P21的补偿配线CL。
另外，第2个电压供应单元2603—2会依据第2个扫描信号SS2、第一时 脉信号CK1以及相位差180度的第二与第三时脉信号CK2与XCK2，而提供 例如负极性的稳定电压VS2 (亦即VS-)给第3列像素中的奇像素P31的补偿 配线CL。其中，第一时脉信号CK1的工作周期实质上为单一晶穴间距的半穿 透半反射液晶显示器2600的一个画面期间，而第二与第三时脉信号CK2与 XCK2的工作周期实质上为扫描信号SS1或SS2的致能期间(通常扫描信号 SS1与SS2的致能期间相同)。
除此之外，第二子电压供应装置2605具有多个电压供应单元2605_1与 2605—2。当采用行反转(column inversion)的驱动方式来驱动显示面板1601 时，则第1个电压供应单元2605—1会依据第1个扫描信号SS1、第一时脉信 号CK1以及相位差180度的第二与第三时脉信号CK2与XCK2，而提供例如 正极性的稳定电压VS3 (亦即VS+)给第2列像素中的偶像素P22的补偿配线 CL。另外，第2个电压供应单元2605—2会依据第2个扫描信号SS2、第一时 脉信号CK1以及相位差180度的第二与第三时脉信号CK2与XCK2，而提供 例如正极性的稳定电压VS4 (亦即VS+)给第3列像素中的偶像素P32的补偿 配线CL。 -
图27A与图27B分别绘示为第十一示范性实施例的电压供应单元2603—1 与2603—2的电路图。请合并参照图27A与图27B，电压供应单元2603—1与 2603—2皆包括第一N型晶体管N,、第二N型晶体管N2、第三电容<:3、第三N型晶体管N3、第四N型晶体管N4、第五N型晶体管Ns，以及第六N型晶 体管N6。由于电压供应单元2603—1与2603—2的电路结构与耦接关系皆类似, 故以下仅以单一 电压供应单元来进行说明。
以电压供应单元2603—1为例，第一 N型晶体管N,的栅极与源极耦接在 一起，以接收第二时脉信号CK2。第二 N型晶体管N2的栅极耦接第一 N型晶 体管N,的漏极，第二 N型晶体管N2的源极用以接收正极性的稳定电压VS+， 而第二 N型晶体管N2的漏极则耦接至第2列像素中的奇像素P21的补偿配线 CL。
第六N型晶体管N6的栅极与源极耦接在一起，以接收第三时脉信号 XCK2，而第六N型晶体管N6的漏极则耦接至第一N型晶体管1^的漏极。第 三N型晶体管N3的栅极耦接第1条扫描线Gl以接收扫描信号SS1 ，而第三N 型晶体管N3的源极则用以接收第一时脉信号CK1 。第三电容C3的第一端耦接 第三N型晶体管N3的漏极，而第三电容C3的第二端则耦接至共用配线CE2。
第四N型晶体管N4的栅极耦接第三N型晶体管N3的漏极，第四N型晶 体管N4的源极用以接收负极性的稳定电压VS-，而第四N型晶体管N4的漏极 则耦接至第二 N型晶体管N2的栅极。第五N型晶体管N5的栅极耦接第三N 型晶体管N3的漏极，第五N型晶体管N5的源极用以接收负极性的稳定电压 VS-，而第五N型晶体管N5 N5的漏极则耦接至第2列像素中的奇像素P21的 补偿配线CL。
图27C与图27D分别绘示为第十一示范性实施例的电压供应单元2605—1 与2605—2的电路图。请合并参照图27C与图27D，电压供应单元2605—1与 2605—2皆包括第一N型晶体管N,、第二N型晶体管N2、第三电容C3、第三 N型晶体管N3N3、第四N型晶体管N4、第五N型晶体管Ns，以及第六N型 晶体管N6。由于电压供应单元2605—1与2605—2的电路结构与耦接关系皆类 似，故以下仅以单一电压供应单元来进行说明。
以电压供应单元2605_1为例，第一 N型晶体管N,的栅极与源极耦接在 一起，以接收第二时脉信号CK2。第二 N型晶体管N2的栅极耦接第一 N型晶 体管N,的漏极，第二 N型晶体管N2的源极用以接收负极性的稳定电压VS-，
而第二 N型晶体管N2的漏极则耦接至第2列像素中的偶像素P22的补偿配线CL。第六N型晶体管N6的栅极与源极耦接在一起，以接收第三时脉信号
XCK2，而第六N型晶体管N6的漏极则耦接至第一N型晶体管N,的漏极。第 三N型晶体管N3的栅极耦接第1条扫描线Gl以接收扫描信号SS1 ，而第三N 型晶体管N3的源极则用以接收第一时脉信号CK1 。第三电容C3的第一端耦接 第三N型晶体管N3的漏极，而第三电容C3的第二端则耦接至共用配线CE2。 第四N型晶体管N4的栅极耦接第三N型晶体管N3的漏极，第四N型晶 体管N4的源极用以接收负极性的稳定电压VS-，而第四N型晶体管N4的漏极 则耦接至第二 N型晶体管N2的栅极。第五N型晶体管N5的栅极耦接第三N 型晶体管N3的漏极，第五N型晶体管N5的源极用以接收正极性的稳定电压 VS+，而第五N型晶体管N5的漏极则耦接至第2列像素中的偶像素P22的补 偿配线CL。
图28A绘示为第H"^—示范性实施例的电压供应单元2603_1与2603—2的 操作时序图。请合并参照图26、图27A、图27B以及图28A，从图28A中可 清楚看出，当扫描信号SS1致能时，电压供应单元2603—1内的第三N型晶体 管N3会被导通。由于此时第一与第三时脉信号CK1与XCK2处于致能的状态， 而第二时脉信号CK2处于禁能的状态。因此，电压供应单元2603—1内的第四 与第五N型晶体管N4与Ns会被导通，而第二N型晶体管N2会被截止。如此 一来，电压供应单元2603—1即会于一个画面期间FP都提供负极性的稳定电压 VS1 (亦即VS-)给第2列像素中的奇像素P2,的补偿配线CL。
相似地，当扫描信号SS2致能时，电压供应单元2603一2内的第三N型晶 体管N3会被导通。由于此时第一与第二时脉信号CK1与CK2处于致能的状 态，而第三时脉信号XCK2处于禁能的状态。因此，电压供应单元2603—2内 的第四与第五N型晶体管N4与Ns会被导通，而第二N型晶体管N2会被截止。 如此一来，电压供应单元2603—2即会于同一个画面期间FP都提供负极性的稳 定电压VS2 (亦即VS-)给第3列像素中的奇像素P3,的补偿配线CL。
另外，图28B绘示为第十一示范性实施例的电压供应单元2605_1与 2605一2的操作时序图。请合并参照图26、图27C、图27D以及图28B，从图 28B中可清楚看出，当扫描信号SS1致能时，电压供应单元2605—1内的第三 N型晶体管N3会被导通。由于此时第一与第三时脉信号CK1与XCK2处于致 能的状态，而第二时脉信号CK2处于禁能的状态。因此，电压供应单元2605_1内的第四与第五N型晶体管N4与N5会被导通，而第二 N型晶体管N2会被截 止。如此一来，电压供应单元2605—1即会于同一个画面期间FP都提供正极性 的稳定电压VS3 (亦即VS+)给第2列像素中的偶像素P22的补偿配线CL。
相似地，当扫描信号SS2致能时，电压供应单元2605—2内的第三N型晶 体管N3会被导通。由于此时第一与第二时脉信号CK1与CK2处于致能的状 态，而第三时脉信号XCK2处于禁能的状态。因此，电压供应单元2605—2内 的第四与第五N型晶体管N4与N5会被导通，而第二N型晶体管N2会被截止。 如此一来，电压供应单元2605—2即会于同一个画面期间FP都提供正极性的稳 定电压VS4 (亦即VS+)给第3列像素中的偶像素P32的补偿配线CL。
基于上述可知，由于第一与第二子电压供应装置2603与2605所构成的电 压供应装置会持续且对应地提供/施加一个稳定电压VS1 VS4给位于每一像 素P2,、 P22、 P31与P32的补偿配线CL，借以来改变每一像素P^、 P22、 Py与 P32的反射区RA的电压夹差，进而调整各像素P21、 P22、 P31与P32的反射区 RA的反射伽玛曲线，并使之与穿透区TA的穿透伽玛曲线匹配。如此一来， 单一晶穴间距的半穿透半反射液晶显示器2600的穿透显示效果与反射显示效 果即可以同时达到最佳化。
除此之外，由于第一与第二子电压供应装置2603与2605所构成的电压供 应装置会持续且对应地提供/施加一个稳定电压VS1 VS4给位于每一像素P21 、
P22、 P31与P32的补偿配线CL。因此，各像素Pu、 P22、 Pw与P32的补偿配线
CL的电位就不会因耦合效应而受到数据线Dl与D2上所输入的信号的影响， 从而使得单一晶穴间距的半穿透半反射液晶显示器2600整体的串音现象可抑 制到出货产品的制定规格以下(例如2%以下，但并不限制于此)。
第十二示范性实施例
图29绘示为本发明第十二示范性实施例的单一晶穴间距的半穿透半反射 液晶显示器2900的局部示意图。请参照图29，单一晶穴间距的半穿透半反射 液晶显示器2900包括显示面板1901以及由第一与第二子电压供应装置2603 与2605所构成的电压供应装置，其中显示面板1901为单一晶穴间距液晶显示 面板。当然，单一晶穴间距的半穿透半反射液晶显示器2900更包括其他部件， 例如栅极驱动器、源极驱动器、时序控制器以及背光模块等，但第十二示范性实施例仅绘示出与本发明相关的部件来进行说明。
于第十二示范性实施例中，显示面板1901的结构与第八示范性实施例相 同，故在此并不再加以赘述之。另外，第一子电压供应装置2603耦接每一列 像素中的所有奇像素Pu与P21的补偿配线CL，用以持续且对应地供应稳定电 压VS1与/或VS2给像素P 与P21的补偿配线CL。另外，第二子电压供应装 置2605耦接每一列像素中的所有偶像素Pu与P22的补偿配线CL，用以持续 且对应地供应稳定电压VS3与/或VS4给像素P^与P22的补偿配线CL。
更清楚来说，第一子电压供应装置2603具有多个电压供应单元2603—1 与2603—2。当采用行反转(column inversion)的驱动方式来驱动显示面板1901 时，则第1个电压供应单元2603—1会依据第1个扫描信号SS1 (—般由栅极 驱动器所产生)、第一时脉信号CK1以及相位差180度的第二与第三时脉信 号CK2与XCK2，而提供例如负极性的稳定电压VS1 (亦即VS-)给第1列 像素中的奇像素Pu的补偿配线CL。
另外，第2个电压供应单元2603—2会依据第2个扫描信号SS2、第一时 脉信号CK1以及相位差180度的第二与第三时脉信号CK2与XCK2，而提供 例如负极性的稳定电压VS2 (亦即VS-)给第2列像素中的奇像素P2i的补偿 配线CL。其中，第一时脉信号CK1的工作周期实质上为单一晶穴间距的半穿 透半反射液晶显示器2900的一个画面期间，而第二与第三时脉信号CK2与 XCK2的工作周期实质上为扫描信号SS1或SS2的致能期间(通常扫描信号 SS1与SS2的致能期间相同)。
除此之外，第二子电压供应装置2605具有多个电压供应单元2605—1与 2605—2。当采用行反转(column inversion)的驱动方式来驱动显示面板1901 时，则第1个电压供应单元2605_1会依据第1个扫描信号SS1、第一时脉信 号CK1以及相位差180度的第二与第三时脉信号CK2与XCK2，而提供例如 正极性的稳定电压VS3 (亦即VS+)给第1列像素中的偶像素P^的补偿配线 CL。另外，第2个电压供应单元2605一2会依据第2个扫描信号SS2、第一时 脉信号CK1以及相位差180度的第二与第三时脉信号CK2与XCK2，而提供 例如正极性的稳定电压VS4 (亦即VS+)给第2列像素中的偶像素P22的补偿 配线CL。
于第十二示范性实施例中，电压供应单元2603 1、 2603 2、 2605 1与2605—2的电路结构与第十一示范性实施例相同，故在此并不再加以赘述之。
图30A绘示为第十二示范性实施例的电压供应单元2603—1与2603—2的 操作时序图。请合并参照图27A、图27B、图29以及图30A，从图30A中可 清楚看出，当扫描信号SS1致能时，电压供应单元2603—1内的第三N型晶体 管N3会被导通。由于此时第一与第二时脉信号CK1与CK2处于致能的状态， 而第三时脉信号XCK2处于禁能的状态。因此，电压供应单元2603—1内的第 四与第五N型晶体管N4与Ns会被导通，而第二N型晶体管N2会被截止。如 此一来，电压供应单元2603—1即会于一个画面期间FP都提供负极性的稳定电 压VS1 (亦即VS-)给第l列像素中的奇像素Pn的补偿配线CL。
相似地，当扫描信号SS2致能时，电压供应单元2603—2内的第三N型晶 体管N3会被导通。由于此时第一与第三时脉信号CK1与XCK2处于致能的状 态，而第二时脉信号CK2处于禁能的状态。因此，电压供应单元2603—2内的 第四与第五N型晶体管N4与Ns会被导通，而第二N型晶体管N2会被截止。 如此一来，电压供应单元2603—2即会于同一个画面期间FP都提供负极性的稳 定电压VS2 (亦即VS-)给第2列像素中的奇像素P21的补偿配线CL。
另外，图30B绘示为第十二示范性实施例的电压供应单元2605—1与 2605—2的操作时序图。请合并参照图27C、图27D、图29以及图30B，从图 30B中可清楚看出，当扫描信号SS1致能时，电压供应单元2605一1内的第三 N型晶体管N3会被导通。由于此时第一与第二时脉信号CK1与CK2处于致 能的状态，而第三时脉信号XCK2处于禁能的状态。因此，电压供应单元2605一1 内的第四与第五N型晶体管N4与Ns会被导通，而第二 N型晶体管N2会被截 止。如此一来，电压供应单元2605—1即会于同一个画面期间FP都提供正极性 的稳定电压VS3 (亦即VS+)给第1列像素中的偶像素P,2的补偿配线CL。
相似地，当扫描信号SS2致能时，电压供应单元2605—2内的第三N型晶 体管N3会被导通。由于此时第一与第三时脉信号CK1与XCK2处于致能的状 态，而第二时脉信号CK2处于禁能的状态。因此，电压供应单元2605—2内的 第四与第五N型晶体管N4与Ns会被导通，而第二N型晶体管N2会被截止。 如此一来，电压供应单元2605—2即会于同一个画面期间FP都提供正极性的稳 定电压VS4 (亦即VS+)给第2列像素中的偶像素P22的补偿配线CL。
基于上述可知，由于第一与第二子电压供应装置2603与2605所构成的电压供应装置会持续且对应地提供/施加一个稳定电压VS1 VS4给位于每一像 素Pu、 P12、 P21与P22的补偿配线CL，借以来改变每一像素P 、 P12、 Pn与
P22的反射区RA的电压夹差，进而调整各像素PU、 P12、 P^与P22的反射区
RA的反射伽玛曲线，并使之与穿透区TA的穿透伽玛曲线匹配。如此一来， 单一晶穴间距的半穿透半反射液晶显示器2900的穿透显示效果与反射显示效 果即可以同时达到最佳化。
除此之外，由于第一与第二子电压供应装置2603与2605所构成的电压供 应装置会持续且对应地提供/施加一个稳定电压VS1 VS4给位于每一像素Pn、
P12、 P21与P22的补偿配线CL。因此，各像素Pu、 P12、 P^与P22的补偿配线
CL的电位就不会因耦合效应而受到数据线Dl与D2上所输入的信号的影响， 从而使得单一晶穴间距的半穿透半反射液晶显示器2900整体的串音现象可抑 制到出货产品的制定规格以下(例如2%以下，但并不限制于此)。
第十三示范性实施例
图31绘示为本发明第十三示范性实施例的单一晶穴间距的半穿透半反射 液晶显示器3100的局部示意图。请参照图31，单一晶穴间距的半穿透半反射 液晶显示器3100包括显示面板3101以及由第一与第二子电压供应装置1603 与1605所构成的电压供应装置，其中显示面板3101为单一晶穴间距液晶显示 面板。当然，单一晶穴间距的半穿透半反射液晶显示器3100更包括其他部件， 例如栅极驱动器、源极驱动器、时序控制器以及背光模块等，但第十三示范性 实施例仅绘示出与本发明相关的部件来进行说明。
显示面板3101包括多条扫描线G2与G3 (仅绘示出2条扫描线以方便做 说明)、多条大体与扫描线G2与G3垂直设置的数据线D1与D2 (仅绘示出 2条数据线以方便做说明)，以及位于显示面板3101的显示区AA内的多个 像素P2i、 P22、 Py与P32 (仅绘示出4个像素以方便做说明)。
像素P2" P22、 Py与P32分别会与对应的数据线以及扫描线电性连接，且
以矩阵方式排列。举例来说，像素P2,分别与数据线Dl与扫描线G2电性连接; 像素P22分别与数据线D2与扫描线G2电性连接；像素P31分别与数据线Dl 与扫描线G3电性连接；而像素P32分别与数据线D2与扫描线G3电性连接。 另外，像素P21表示为显示面板3101中第2列像素中的第1个像素；像素P22表示为显示面板3101中第2列像素中的第2个像素;像素P31表示为显示面板 3101中第3列像素中的第1个像素；而像素&2表示为显示面板3101中第3 列像素中的第2个像素。
每一像素P2t、 P22、 P^与P32包括共用配线CE2、辅助共用配线CE3与补
偿配线CL。共用配线CE2、辅助共用配线CE3举例位于各像素P^、 P22、 P31 与P32的穿透区TA内，用以各别接收正极性与负极性的稳定电压VS+与VS-， 然而并不局限，可视设计需求，使得共用配线CE2、辅助共用配线CE3接收如 上述实施例中提及的共用电压Vcom。补偿配线CL举例位于各像素P2,、 P22、 P^与P^的反射区RA内，用以对应地接收稳定电压VS1 VS4。除此之外，
每一像素P2,、 P22、 p3,与P32更包括像素晶体管t、第一液晶电容clc,、第一 储存电容C^、第二储存电容Csn、第一电容d、第二液晶电容clc2，以及 第二电容C2。由于所有像素P2i、 P22、 P^与P32的电路结构与耦接关系皆类似， 故以下仅以单一像素来进行说明。
以像素P2I为例，像素晶体管T的栅极耦接扫描线G2，而像素晶体管T 的源极则耦接至数据线D1。 一般而言，与像素晶体管T的漏极电性连接的像 素电极(pixel electrode)与用以接收共用电压Vcom的共用电极CE,之间会形
成第一液晶电容CuM，与共用配线CE2之间会形成储存电容CsT,，而与辅助共
用配线CE3之间会形成储存电容CST2。
第一液晶电容的第一端耦接像素晶体管T的漏极，而第一液晶电容 Cun的第二端则耦接至共用电极CE。第一储存电容CST1的第一端耦接像素晶 体管T的漏极，而第一储存电容CST1的第二端则耦接至共用配线CE2。第二储 存电容Cs^的第一端耦接像素晶体管T的漏极，而第二储存电容Cs^的第二 端则耦接至辅助共用配线CE3。其中，像素晶体管T、第一液晶电容Qxp第 一储存电容CST1以及第二储存电容Cst2位于像素P21的穿透区TA内。
另外，第一电容C,的第一端耦接像素晶体管T的漏极。第二液晶电容Clc2 的第一端耦接第一电容C,的第二端，而第二液晶电容的第二端则耦接至 共用电极CE,。第二电容C/的第一端耦接第一电容C,的第二端，而第二电容 C2的第二端则耦接至补偿配线CL。其中，第一电容C,、第二液晶电容Qx2 以及第二电容C2位于像素P21的反射区RA内。
于第十三示范性实施例中，电压供应单元1603 1、 1603 2、 1605 1与1605—2的电路结构与第七示范性实施例相同，故在此并不再加以赘述之。
基于上述可知，第十三示范性实施例与第七示范性实施例的相异处仅在于
第十三示范性实施例的显示面板3101的各像素P^、 P22、 P^与P32中的穿透
区TA内具有两个储存电容CsT,与CST2，且储存电容CsT,与Csn的第二端会 分别接收正极性与负极性的稳定电压VS+与VS-，而其余皆与第七示范性实施 例相同。因此，关于第十三示范性实施例的详细运作原理请参照第七示范性实 施例所揭示的内容后即可得知，故而在此并不再加以赘述之。
第十四示范性实施例
图32绘示为本发明第十四示范性实施例的单一晶穴间距的半穿透半反射 液晶显示器3200的局部示意图。请参照图32，单一晶穴间距的半穿透半反射 液晶显示器3200包括显示面板3201以及由第一与第二子电压供应装置1603 与1605所构成的电压供应装置，其中显示面板3201为单一晶穴间距液晶显示 面板。当然，单一晶穴间距的半穿透半反射液晶显示器3200更包括其他部件， 例如栅极驱动器、源极驱动器、时序控制器以及背光模块等，但第十四示范性 实施例仅绘示出与本发明相关的部件来进行说明。
显示面板3201包括多条扫描线Gl与G2 (仅绘示出2条扫描线以方便做 说明)、多条大体与扫描线G1与G2垂直设置的数据线D1与D2 (仅绘示出 2条数据线以方便做说明)，以及位于显示面板3201的显示区AA内的多个 像素PU、 P,2、 P2,与P22 (仅绘示出4个像素以方便做说明)。
像素PH、 P12、 P2,与P22分别会与对应的数据线以及扫描线电性连接，且
以矩阵方式排列。举例来说，像素P 分别与数据线Dl与扫描线Gl电性连接； 像素P,2分别与数据线D2与扫描线Gl电性连接；像素P21分别与数据线Dl 与扫描线G2电性连接；而像素P22分别与数据线D2与扫描线G2电性连接。 另外，像素Pn表示为显示面板3201中第1列像素中的第1个像素；像素P^ 表示为显示面板3201中第1列像素中的第2个像素;像素P21表示为显示面板 3201中第2列像素中的第1个像素；而像素P22表示为显示面板3201中第2 列像素中的第2个像素。
每一像素Pn、 P12、 P2,与P22包括共用配线CE2、辅助共用配线CE3与补
偿配线CL。共用配线CE2、辅助共用配线CE3举例位于各像素Pn、 P12、 P21与P22的穿透区TA内，用以各别接收正极性与负极性的稳定电压VS+与VS-,
各像素PU、 P12、 P^与P22的共用配线CE2、辅助共用配线CE3传递的是正极
性与负极性的稳定电压VS+与VS-。补偿配线CL举例位于各像素Pu、 P12、 P^与P22的反射区RA内，用以接收对应地稳)l电压VS1 VS4。除此之外， 每一像素Pn、 P12、 P^与P22更包括像素晶体管T、第一液晶电容CLd、第一
储存电容CsT,、第二储存电容Csx2、第一电容C,、第二液晶电容CLC2，以及 第二电容C2。由于所有像素Pn、 P12、 P2,与P22的电路结构与耦接关系皆类似，
故以下仅以单一像素来进行说明。
以像素P 为例，像素晶体管T的栅极耦接扫描线Gl，而像素晶体管T 的源极则耦接至数据线D1。 一般而言，与像素晶体管T的漏极电性连接的像 素电极(pixd electrode)与用以接收共用电压Vcom的共用电极CEt之间会形 成第一液晶电容Cu;,，与共用配线CE2之间会形成储存电容C^，而与辅助共 用配线CE3之间会形成储存电容CST2。
第一液晶电容的第一端耦接像素晶体管T的漏极，而第一液晶电容 Clcm的第二端则耦接至共用电极CE。第一储存电容CST1的第一端耦接像素晶 体管T的漏极，而第一储存电容CST1的第二端则耦接至共用配线CE2。第二储 存电容CS77的第一端耦接像素晶体管T的漏极，而第二储存电容CS72的第二 端则耦接至辅助共用配线CE3。其中，像素晶体管T、第一液晶电容Cu:,、第 —储存电容CST1以及第二储存电容Cst2位于像素Pn的穿透区TA内。
另外，第一电容q的第一端耦接像素晶体管T的漏极。第二液晶电容Clc2 的第一端耦接第一电容d的第二端，而第二液晶电容Qx:2的第二端则耦接至 共用电极CE,。第二电容C2的第一端耦接第一电容C,的第二端，而第二电容 C2的第二端则耦接至补偿配线CL。其中，第一电容C,、第二液晶电容Clc2 以及第二电容C2位于像素Pn的反射区RA内。
于第十四示范性实施例中，电压供应单元1603—1、 1603—2、 1605—1与 1605—2的电路结构与第七示范性实施例相同，故在此并不再加以赘述之。
基于上述可知，第十四示范性实施例与第八示范性实施例的相异处仅在于
第十四示范性实施例的显示面板3201的各像素Pn、 P12、 P^与P22中的穿透 区TA内具有两个储存电容CsT,与Qx2，且储存电容CsT,与Csx2的第二端会
分别接收正极性与负极性的稳定电压VS+与VS-，而其余皆与第八示范性实施例相同。因此，关于第十四示范性实施例的详细运作原理请合并参照第七与第 八示范性实施例所揭示的内容后即可得知，故而在此并不再加以赘述之。
第十五示范性实施例
^
图33绘示为本发明第十五示范性实施例的单一晶穴间距的半穿透半反射 液晶显示器3300的局部示意图。请参照图33，单一晶穴间距的半穿透半反射 液晶显示器3300包括显示面板3101以及由第一与第二子电压供应装置2103 与2105所构成的电压供应装置，其中显示面板3101为单一晶穴间距液晶显示 面板。当然，单一晶穴间距的半穿透半反射液晶显示器3300更包括其他部件， 例如栅极驱动器、源极驱动器、时序控制器以及背光模块等，但第十五示范性 实施例仅绘示出与本发明相关的部件来进行说明。
于第十五示范性实施例中，显示面板3101的结构与第十三示范性实施例 相同，故在此并不再加以赘述之。另外，电压供应单元2103—1、2103_2、 2105—1 以及2105一2的电路结构与第九示范性实施例相同，故在此亦不再加以赘述之。
基于上述可知，第十五示范性实施例与第九示范性实施例的相异处仅在于 第十五示范性实施例的显示面板3101的各像素P^、 P22、 Ph与P32中的穿透
区TA内具有两个储存电容CsT,与CST7，且储存电容C^与Cst2的第二端会
分别接收正极性与负极性的稳定电压VS+与VS-，而其余皆与第九示范性实施 例相同。因此，关于第十五示范性实施例的详细运作原理请合并参照第九示范 性实施例所揭示的内容后即可得知，故而在此并不再加以赘述之。
第十六示范性实施例
图34绘示为本发明第十六示范性实施例的单一晶穴间距的半穿透半反射 液晶显示器3400的局部示意图。请参照图34，单一晶穴间距的半穿透半反射 液晶显示器3400包括显示面板3201以及由第一与第二子电压供应装置2103 与2105所构成的电压供应装置，其中显示面板3201为单一晶穴间距液晶显示 面板。当然，单一晶穴间距的半穿透半反射液晶显示器3400更包括其他部件， 例如栅极驱动器、源极驱动器、时序控制器以及背光模块等，但第十六示范性 实施例仅绘示出与本发明相关的部件来进行说明。
于第十六示范性实施例中，显示面板3201的结构与第十四示范性实施例相同，故在此并不再加以赘述之。另外，电压供应单元2103—1、 2103—2、 2105—1 以及2105一2的电路结构与第九示范性实施例相同，故在此亦不再加以赘述之。 基于上述可知，第十六示范性实施例与第十示范性实施例的相异处仅在于
第十六示范性实施例的显示面板3201的各像素Pu、 P12、 Pa与P22中的穿透 区TA内具有两个储存电容CsT,与CS77，且储存电容Csn与Cst2的第二端会
分别接收正极性与负极性的稳定电压VS+与VS-，而其余皆与第十示范性实施 例相同。因此，关于第十六示范性实施例的详细运作原理请合并参照第九与第 十示范性实施例所揭示的内容后即可得知，故而在此并不再加以赘述之。
第十七示范性实施例
图35绘示为本发明第十七示范性实施例的单一晶穴间距的半穿透半反射 液晶显示器3500的局部示意图。请参照图35，单一晶穴间距的半穿透半反射 液晶显示器3500包括显示面板3101以及由第一与第二子电压供应装置2603 与2605所构成的电压供应装置，其中显示面板3101为单一晶穴间距液晶显示 面板。当然，单一晶穴间距的半穿透半反射液晶显示器3500更包括其他部件， 例如栅极驱动器、源极驱动器、时序控制器以及背光模块等，但第十七示范性 实施例仅绘示出与本发明相关的部件来进行说明。
于第十七示范性实施例中，显示面板3101的结构与第十三示范性实施例 相同，故在此并不再加以赘述之。另夕卜，电压供应单元2603—1、 2603—2、 2605J 与2605—2的电路结构与第十一示范性实施例相同，故在此亦不再加以赘述。
基于上述可知，第十七示范性实施例与第十一示范性实施例的相异处仅在 于第十七示范性实施例的显示面板3101的各像素P^、 P22、 Pm与P32中的穿 透区TA内具有两个储存电容Cm与CST2，且储存电容C^与Cst2的第二端 会分别接收正极性与负极性的稳定电压VS+与VS-，而其余皆与第十一示范性 实施例相同。因此，关于第十七示范性实施例的详细运作原理请合并参照第十 一示范性实施例所揭示的内容后即可得知，故而在此并不再加以赘述之。
第十八示范性实施例
图36绘示为本发明第十八示范性实施例的单一晶穴间距的半穿透半反射 液晶显示器3600的局部示意图。请参照图36，单一晶穴间距的半穿透半反射液晶显示器3600包括显示面板3201以及由第一与第二子电压供应装置2603 与2605所构成的电压供应装置，其中显示面板3201为单一晶穴间距液晶显示 面板。当然，单一晶穴间距的半穿透半反射液晶显示器3600更包括其他部件， 例如栅极驱动器、源极驱动器、时序控制器以及背光模块等，但第十八示范性 实施例仅绘示出与本发明相关的部件来进行说明。
于第十八示范性实施例中，显示面板3201的结构与第十四示范性实施例 相同，故在此并不再加以赘述之。另外，电压供应单元2603—1、 2603—2、 2605—1 与2605_2的电路结构与第十一示范性实施例相同，故在此亦不再加以赘述之。
基于上述可知，第十八示范性实施例与第十二示范性实施例的相异处仅在 于第十八示范性实施例的显示面板3201的各像素Pn、 P12、 Pu与P22中的穿
透区TA内具有两个储存电容CsT,与CST2，且储存电容CsT,与Csx2的第二端
会分别接收正极性与负极性的稳定电压VS+与VS-，而其余皆与第十二示范性 实施例相同。因此，关于第十八示范性实施例的详细运作原理请合并参照第十 一与第十二示范性实施例所揭示的内容后即可得知，故而在此并不再加以赘述之。
第十九示范性实施例
图37绘示为本发明第十九示范性实施例的单一晶穴间距的半穿透半反射 液晶显示器3700的局部示意图。请参照图37,单一晶穴间距的半穿透半反射 液晶显示器3700包括显示面板3701以及由第一与第二子电压供应装置1603 与1605所构成的电压供应装置，其中显示面板3701为单一晶穴间距液晶显示 面板。当然，单一晶穴间距的半穿透半反射液晶显示器3700更包括其他部件， 例如栅极驱动器、源极驱动器、时序控制器以及背光模块等，但第十九示范性 实施例仅绘示出与本发明相关的部件来进行说明。
显示面板3701包括多条扫描线G2与G3 (仅绘示出2条扫描线以方便做 说明)、多条大体与扫描线G2与G3垂直设置的数据线D1与D2 (仅绘示出 2条数据线以方便做说明)，以及位于显示^S板3701的显示区AA内的多个
像素P"、 P22P22、 Pw与P32 (仅绘示出4个像素以方便做说明)。
像素P^、 P22、 Pw与P"分别会与对应的数据线以及扫描线电性连接，且 以矩阵方式排列。举例来说，像素P21分别与数据线Dl与扫描线G2电性连接;像素P22分别与数据线D2与扫描线G2电性连接；像素Pw分别与数据线Dl
与扫描线G3电性连接；而像素P32分别与数据线D2与扫描线G3电性连接。 另外，像素P21表示为显示面板3701中第2列像素中的第1个像素；像素P22 表示为显示面板3701中第2列像素中的第2个像素;像素P31表示为显示面板 3701中第3列像素中的第1个像素；而像素P32表示为显示面板3701中第3 列像素中的第2个像素。
每一像素PuP^、 P22、 P3,与P32包括共用配线CE2与补偿配线CL。共用 配线CE2举例位于各像素P2j、 P22、 Ph与P32的穿透区TA内，用以接收共用
电压Vcom。补偿配线CL举例位于各像素P21、 P22、 P31与P32的反射区RA内， 用以对应地接收稳定电压VS1 VS4。除此之外，每一像素P^、 P22、 P^与P32 更包括像素晶体管T、第一液晶电容CLd、储存电容CsT、第一电容d、第二 液晶电容Qx2，以及第二电容C2。由于所有像素Pa、 P22、 ？31与？32的电路结
构与耦接关系皆类似，故以下仅以单一像素来进行说明。
以像素P21为例，像素晶体管T的栅极耦接扫描线G2，而像素晶体管T 的源极则耦接至数据线D1。 一般而言，与像素晶体管T的漏极电性连接的像 素电极(pixel electrode)与用以接收共用电压Vcom的共用电极CE,之间会形 成第一液晶电容ClC1，而与共用配线CE2之间会形成储存电容CST。
第一液晶电容Cu:,的第一端耦接像素晶体管T的漏极，而第一液晶电容 Cun的第二端则耦接至共用电极CE,。储存电容Cst的第一端稱接像素晶体管 T的漏极，而储存电容CsT的第二端则耦接至共用配线CE2。其中，像素晶体 管T、第一液晶电容Clci以及储存电容Cst位于像素P21的穿透区TA内。
另外，第一电容d的第一端耦接像素晶体管T的漏极。第二液晶电容Cu:2 的第一端耦接第一电容C,的第二端，而第二液晶电容ClC2的第二端则耦接至 共用电极CE,。第二电容C2的第一端耦接第一电容C,的第二端，而第二电容 C2的第二端则耦接至补偿配线CL。其中，第一电容Q、第二液晶电容CLC2 以及第二电容C2位于像素P21的反射区RA内。
于第十九示范性实施例中，第一子电压供应装置1603耦接第2列像素中 的奇像素P21与第3列像素中的偶像素P32的补偿配线CL,用以持续且对应地 供应稳定电压VS1与VS2给像素P21与P32的补偿配线CL。另外，第二子电 压供应装置1605耦接第2列像素中的偶像素P22与第3列像素中的奇像素P31的补偿配线CL,用以持续且对应地供应稳定电压VS3与VS4给像素P22与P31 的补偿配线CL。
更清楚来说，第一子电压供应装置1603具有多个电压供应单元1603—1 与1603_2。当采用点反转(dot inversion)的驱动方式来驱动显示面板3701 时，则第1个电压供应单元1603_1会依据第1个扫描信号SS1 (—般由栅极 驱动器所产生)以及相位差180度的第一与第二时脉信号CK与XCK (例如 由时序控制器所产生，但并不限制于此)，而提供例如正极性的稳定电压VS1 (亦即VS+)给第2列像素中的奇像素P21的补偿配线CL。
另外，第2个电压供应单元1603—2会依据第2个扫描信号SS2以及相位 差180度的第一与第二时脉信号CK与XCK，而提供例如正极性的稳定电压 VS2 (亦即VS+)给第3列像素中的偶像素P32的补偿配线CL。其中，第一与 第二时脉信号CK与XCK的工作周期(dutycycle)实质上为单一晶穴间距的 半穿透半反射液晶显示器3700的一个画面期间(frame period)。
除此之外，第二子电压供应装置1605具有多个电压供应单元1605—1与 1605 2。当采用点反转(dot inversion)的驱动方式来驱动显示面板3701时， 则第1个电压供应单元1605—1会依据第1个扫描信号SS1以及相位差180度 的第一与第二时脉信号CK与XCK，而提供例如负极性的稳定电压VS3 (亦 即VS-)给第2列像素中的偶像素P22的补偿配线CL。另外，第2个电压供应 单元1605—2会依据第2个扫描信号SS2以及相位差180度的第一与第二时脉 信号CK与XCK，而提供例如负极性的稳定电压VS4 (亦即VS-)给第3列 像素中的奇像素P31的补偿配线CL。
于第十九示范性实施例中，电压供应单元1603_1、 1603—2、 1605J与 1605_2的电路结构与第七示范性实施例相同，故在此并不再加以赘述之。
另外，图38A绘示为第十九示范性实施例的电压供应单元1603—1与 1603—2的操作时序图。请合并参照图17A、图17B、图37以及图38A,从图 38A中可清楚看出，当扫描信号SS1致能时，电压供应单元1603j内的第一 N型晶体管N,与第三N型晶体管N3会被导通。由于此时第一时脉信号CK处 于致能的状态，而第二时脉信号XCK处于禁能的状态。因此，电压供应单元 1603—1内的第二N型晶体管N2会被导通，而第四N型晶体管N4会被截止。 如此一来，电压供应单元1603—1即会于一个画面期间FP都提供正极性的稳定电压VS1 (亦即VS+)给第2列像素中的奇像素P"的补偿配线CL。
相似地，当扫描信号SS2致能时，电压供应单元1603—2内的第一 N型晶 体管N,与第三N型晶体管N3会被导通。由于此时第一时脉信号CK仍处于致 能的状态，而第二时脉信号XCK仍处于禁能的状态。因此，电压供应单元 1603_2内的第二 N型晶体管N2会被导通，而第四N型晶体管N4会被截止。 如此一来，电压供应单元1603_2即会于同一个画面期间FP都提供正极性的稳 定电压VS2 (亦即VS+)给第3列像素中的偶像素P32的补偿配线CL。
图38B绘示为第十九示范性实施例的电压供应单元1605—1与1605—2的 操作时序图。请合并参照图17C、图17D、图37以及图38B，从图38B中可 清楚看出，当扫描信号SS1致能时，电压供应单元1605一1内的第一N型晶体 管N,与第三N型晶体管N3会被导通。由于此时第一时脉信号CK处于致能的 状态，而第二时脉信号XCK处于禁能的状态。因此，电压供应单元1605—1 内的第二N型晶体管N2会被导通，而第四N型晶体管N4会被截止。如此一 来，电压供应单元1605J即会于同一个画面期间FP都提供负极性的稳定电压 VS3 (亦即VS-)给第2列像素中的偶像素P"的补偿配线CL。
相似地，当扫描信号SS2致能时，电压供应单元1605—2内的第一N型晶 体管N,与第三N型晶体管N3会被导通。由于此时第一时脉信号CK仍处于致 能的状态，而第二时脉信号XCK仍处于禁能的状态。因此，电压供应单元 1605_2内的第二N型晶体管N2会被导通，而第四N型晶体管N4会被截止。 如此一来，电压供应单元1605—2即会于同一个画面期间FP都提供负极性的稳 定电压VS4 (亦即VS-)给第3列像素中的奇像素P3，的补偿配线CL。
基于上述可知，由于第一与第二子电压供应装置1603与1605所构成的电 压供应装置会持续且对应地提供/施加一个稳定电压VS1 VS4给位于每一像 素P^、 P22、 P3,与P32的补偿配线CL，借以来改变每一像素P21、 P22、 Pw与 P32的反射区RA的电压夹差，进而调整各像素P21、 P22、 Py与Pw的反射区
RA的反射伽玛曲线，并使之与穿透区TA的穿透伽玛曲线匹配。如此一来， 单一晶穴间距的半穿透半反射液晶显示器3700的穿透显示效果与反射显示效 果即可以同时达到最佳化。
除此之外，由于第一与第二子电压供应装置1603与1605所构成的电压供 应装置会持续且对应地提供/施加一个稳定电压VSl VS4给位于每一像素P^、P22、 P3i与P32的补偿配线CL。因此，各像素P^、 P22、 P^与P32的反射区RA
内的补偿配线CL的电位就不会因耦合效应而受到数据线Dl与D2上所输入 的信号的影响，从而使得单一晶穴间距的半穿透半反射液晶显示器3700整体 的串音现象可抑制到出货产品的制定规格以"K (例如2%以下，但并不限制于 此)。
第二十示范性实施例
图39绘示为本发明第二十示范性实施例的单一晶穴间距的半穿透半反射 液晶显示器3900的局部示意图。请参照图39，单一晶穴间距的半穿透半反射 液晶显示器3900包括显示面板3901以及由第一与第二子电压供应装置1603 与1605所构成的电压供应装置，其中显示面板3901为单一晶穴间距液晶显示 面板。当然，单一晶穴间距的半穿透半反射液晶显示器3900更包括其他部件， 例如栅极驱动器、源极驱动器、时序控制器以及背光模块等，但第二十示范性 实施例仅绘示出与本发明相关的部件来进行说明。
显示面板3901包括多条扫描线Gl与G2 (仅绘示出2条扫描线以方便做 说明)、多条大体与扫描线Gl与G2垂直设置的数据线Dl与D2 (仅绘示出 2条数据线以方便做说明)，以及位于显示面板3901的显示区AA内的多个 像素Pn、 P12、 Pu与Pn (仅绘示出4个像素以方便做说明)。
像素Pn、 P12、 P2,与P22分别会与对应的数据线以及扫描线电性连接，且
以矩阵方式排列。举例来说，像素Pn分别与数据线Dl与扫描线G1电性连接； 像素P,2分别与数据线D2与扫描线Gl电性连接；像素P21分别与数据线Dl 与扫描线G2电性连接；而像素P22分别与数据线D2与扫描线G2电性连接。 另外，像素P 表示为显示面板3901中第1列像素中的第1个像素；像素P12 表示为显示面板3901中第1列像素中的第2个像素；像素P21表示为显示面板 3901中第2列像素中的第1个像素；而像素P22表示为显示面板3901中第2 列像素中的第2个像素。
每一像素P,，、 P12、 P2,与P公包括共用配线CE2与补偿配线CL。共用配
线CE2举例位于各像素Pu、 P12、 P2,与P22的穿透区TA内，用以传递共用电
压Vcom。补偿配线CL举例位于各像素Pu、 P12、 P^与P22的反射区RA内， 用以对应地传递稳定电压VS1 VS4。除此之外，每一像素Pu、 P12、 P2,与P^更包括像素晶体管T、第一液晶电容CLd、储存电容CsT、第一电容d、第二 液晶电容CLC2，以及第二电容C2。由于所有像素Pu、 P12、 P^与P22的电路结 构与耦接关系皆类似，故以下仅以单一像素来进行说明。
以像素Pu为例，像素晶体管T的栅极耦接扫描线Gl，而像素晶体管T 的源极则耦接至数据线D1。 一般而言，与像素晶体管T的漏极电性连接的像 素电极(pixel electrode)与用以接收共用电压Vcom的共用电极CE,之间会形 成第一液晶电容Qx,，而与共用配线CE2之间会形成储存电容CST。
第一液晶电容ClC1的第一端耦接像素晶体管T的漏极，而第一液晶电容 CLC1 CLC1的第二端则耦接至共用电极CE,。储存电容Cst的第一端稱接像素晶 体管T的漏极，而储存电容CsT的第二端则耦接至共用配线CE2。其中，像素 晶体管T、第一液晶电容ClC1以及储存电容Cst位于像素Pn的穿透区TA内。
另外,第一电容C,的第一端耦接像素晶体管T的漏极。第二液晶电容Clc2 的第一端耦接第一电容d的第二端，而第二液晶电容Qx2的第二端则耦接至 共用电极CE,。第二电容C2的第一端耦接第一电容d的第二端，而第二电容 C2等等第二端则耦接至补偿配线CL。其中，第一电容d、第二液晶电容C^ 以及第二电容C2位于像素P 的反射区RA内。
于第二十示范性实施例中，第一子电压供应装置1603耦接第1列像素中 的奇像素Pn与第2列像素中的偶像素P22的补偿配线CL，用以持续且对应地 供应稳定电压VS1与VS2给像素Pu与P22的补偿配线CL。另外，第二子电 压供应装置1605耦接第1列像素中的偶像素Pn与第2列像素中的奇像素P21 的补偿配线CL，用以持续且对应地供应稳定电压VS3与域VS4给像素P12 与P21的补偿配线CL。
更清楚来说，第一子电压供应装置1603具有多个电压供应单元1603—1 与1603—2。当采用点反转(dot inversion)的驱动方式来驱动显示面板3901 时，则第1个电压供应单元1603—1会依据第1个扫描信号SS1 (—般由栅极 驱动器所产生)以及相位差180度的第一与第二时脉信号CK与XCK (例如 由时序控制器所产生，但并不限制于此)，而提供例如正极性的稳定电压VS1 (亦即VS+)给第1列像素中的奇像素Pn的补偿配线CL。
另外，第2个电压供应单元1603—2会依据第2个扫描信号SS2以及相位 差180度的第一与第二时脉信号CK与XCK，而提供例如正极性的稳定电压VS2 (亦即VS+)给第2列像素中的偶像素P22的补偿配线CL。其中，第一与 第二时脉信号CK与XCK的工作周期(dutycycle)实质上为单一晶穴间距的 半穿透半反射液晶显示器3900的一个画面期间。
除此之外，第二子电压供应装置1605具有多个电压供应单元1605—1与 1605—2。当采用点反转(dot inversion)的驱动方式来驱动显示面板3901时， 则第1个电压供应单元1605—1会依据第1个扫描信号SS1以及相位差180度 的第一与第二时脉信号CK与XCK，而提供例如负极性的稳定电压VS3 (亦 即VS-)给第1列像素中的偶像素P12的补偿配线CL。另外，第2个电压供应 单元1605—2会依据第2个扫描信号SS2以及相位差180度的第一与第二时脉 信号CK与XCK，而提供例如负极性的稳定电压VS4 (亦即VS-)给第2列 像素中的奇像素P21的补偿配线CL。
于第二十示范性实施例中，电压供应单元1603—1、 1603—2、 1605—1与 1605—2的电路结构与第七示范性实施例相同，故在此并不再加以赘述之。
另外，图40A绘示为第二十示范性实施例的电压供应单元1603—1与 1603—2的操作时序图。请合并参照图17A、图17B、图39以及图40A，从图 40A中可清楚看出，当扫描信号SS1致能时，电压供应单元1603一1内的第一 N型晶体管Ni与第三N型晶体管N3会被导通。由于此时第一时脉信号CK处 于致能的状态，而第二时脉信号XCK处于禁能的状态。因此，电压供应单元 1603—1内的第二N型晶体管N2会被导通，而第四N型晶体管N4会被截止。 如此一来，电压供应单元1603—1即会于一个画面期间FP都提供正极性的稳定 电压VS1 (亦即VS+)给第l列像素中的奇像素Pu的补偿配线CL。
相似地，当扫描信号SS2致能时，电压供应单元1603—2内的第一N型晶 体管N,与第三N型晶体管N3会被导通。由于此时第一时脉信号CK仍处于致 能的状态，而第二时脉信号XCK仍处于禁能的状态。因此，电压供应单元 1603—2内的第二 N型晶体管N2会被导通，而第四N型晶体管N4会被截止。 如此一来，电压供应单元1603—2即会于同一个画面期间FP都提供正极性的稳 定电压VS2 (亦即VS+)给第2列像素中的偶像素P22的补偿配线CL。
图40B绘示为第二十示范性实施例的电压供应单元1605—1与1605—2的 操作时序图。请合并参照图17C、图17D、图39以及图40B，从图40B中可 清楚看出，当扫描信号SS1致能时，电压供应单元1605 1内的第一N型晶体管N,与第三N型晶体管N3会被导通。由于此时第一时脉信号CK处于致能的 状态，而第二时脉信号XCK处于禁能的状态。因此，电压供应单元1605—1 内的第二N型晶体管N2会被导通，而第四N型晶体管N4会被截止。如此一 来，电压供应单元1605_1即会于同一个画面期间FP都提供负极性的稳定电压 VS3 (亦即VS-)给第1列像素中的偶像素P^的补偿配线CL。
相似地，当扫描信号SS2致能时，电压供应单元1605—2内的第一N型晶 体管N,与第三N型晶体管N3会被导通。由于此时第一时脉信号CK仍处于致 能的状态，而第二时脉信号XCK仍处于禁能的状态。因此，电压供应单元 1605—2内的第二 N型晶体管N2会被导通，而第四N型晶体管N4会被截止。 如此一来，电压供应单元1605—2即会于同一个画面期间FP都提供负极性的稳 定电压VS4 (亦即VS-)给第2列像素中的奇像素P^的补偿配线CL。
基于上述可知，由于第一与第二子电压供应装置1603与1605所构成的电 压供应装置会持续且对应地提供/施加一个稳定电压VS1 VS4给位于每一像 素Pn、 P12、 P21与P22的补偿配线CL，借以来改变每一像素Pn、 P12、 P^与
P22的反射区RA的电压夹差，进而调整各像素Pn、 P12、 P2,与P22的反射区
RA的反射伽玛曲线，并使之与穿透区TA的穿透伽玛曲线匹配。如此一来， 单一晶穴间距的半穿透半反射液晶显示器3900的穿透显示效果与反射显示效 果即可以同时达到最佳化。
除此之外，由于第一与第二子电压供应装置1603与1605所构成的电压供 应装置会持续且对应地提供/施加一个稳定电压VS 1~VS4给位于每一像素P,,、 P12、 P21与P22的补偿配线CL。因此，各像素Pu、 P12、 P^与P22的补偿配线 CL的电位就不会因耦合效应而受到数据线Dl与D2上所输入的信号的影响， 从而使得单一晶穴间距的半穿透半反射液晶显示器3900整体的串音现象可抑 制到出货产品的制定规格以下(例如2%以下，但并不限制于此)。
第二十一示范性实施例
图41绘示为本发明第二十一示范性实施例的单一晶穴间距的半穿透半反 射液晶显示器4100的局部示意图。请参照图41，单一晶穴间距的半穿透半反 射液晶显示器4100包括显示面板3701以及由第一与第二子电压供应装置 2103与2105所构成的电压供应装置，其中显示面板3701为单一晶穴间距液晶显示面板。当然，单一晶穴间距的半穿透半反射液晶显示器4100更包括其 他部件，例如栅极驱动器、源极驱动器、时序控制器以及背光模块等，但第二 十一示范性实施例仅绘示出与本发明相关的部件来进行说明。
于第二十一示范性实施例中，显示面板3701的结构与第十九示范性实施 例相同，故在此并不再加以赘述之。另外，第一子电压供应装置2103耦接第 2列像素中的奇像素P21与第3列像素中的偶像素Ps2的补偿配线CL，用以持 续且对应地供应稳定电压VS1与域VS2给像素P21与P32的补偿配线CL。另 外，第二子电压供应装置2105耦接第2列像素中的偶像素P"与第3列像素中 的奇像素P31的补偿配线CL，用以持续且对应地供应稳定电压VS3与/或VS4 给像素P^与P31的补偿配线CL。
更清楚来说，第一子电压供应装置2103具有多个电压供应单元2103_1 与2103—2。当采用点反转的驱动方式来驱动显示面板3701时，则第l个电压 供应单元2103—1会依据第1个扫描信号SS1 (—般由栅极驱动器所产生)以 及第一与第二时脉信号CK1与CK2 (例如由时序控制器所产生，但并不限制 于此)，而提供例如负极性的稳定电压VS1 (亦即VS-)给第2列像素中的奇 像素P21的补偿配线CL。
另外，第2个电压供应单元2103—2会依据第2个扫描信号SS2以及第一 与第二时脉信号CK1与CK2，而提供例如负极性的稳定电压VS2 (亦即VS-) 给第3列像素中的偶像素P32的补偿配线CL。其中，第一时脉信号CK1的工 作周期实质上为单一晶穴间距的半穿透半反射液晶显示器4100的一个画面期 间，而第二时脉信号CK2则持续维持在致能的状态。
除此之外，第二子电压供应装置2105具有多个电压供应单元2105—1与 2105—2。当采用点反转的驱动方式来驱动显示面板3701时，则第l个电压供 应单元2105—1会依据第1个扫描信号SS1以及第一与第二时脉信号CK1与 CK2，而提供例如正极性的稳定电压VS3 (亦即VS+)给第2列像素中的偶像 素P22的补偿配线CL。另外，第2个电压供应单元2105_2会依据第2个扫描 信号SS2以及第一与第二时脉信号CK1与CK2，而提供例如正极性的稳定电 压VS4 (亦即VS+)给第3列像素中的奇像素P31的补偿配线CL。
于第二H^—示范性实施例中，电压供应单元2103—1、 2103—2、 2105_1以 及2105_2的电路结构与第九示范性实施例相同，故在此并不再加以赘述之。另外，图42A绘示为第二十一示范性实施例的电压供应单元2103—1与 2103—2的操作时序图。请合并参照图22A、图22B、图41以及图42A，从图 42A中可清楚看出，当扫描信号SS1致能时，电压供应单元2103_1内的第三 N型晶体管N3N3会被导通。由于此时第一时脉信号CK1处于致能的状态，而 第二时脉信号CK2持续维持在致能的状态。因此，电压供应单元2103_1内的 第四与第五N型晶体管N4与Ns会被导通，而第二N型晶体管N2会被截止。 如此一来，电压供应单元2103_1即会于一个画面期间FP都提供负极性的稳定 电压VS1 (亦即VS-)给第2列像素中的奇像素P"的补偿配线CL。
相似地，当扫描信号SS2致能时，电压供应单元2103—2内的第三N型晶 体管N3会被导通。由于此时第一时脉信号CK1仍处于致能的状态，而第二时 脉信号CK2持续维持在致能的状态。因此，电压供应单元2103—2内的第四与 第五N型晶体管N4与Ns会被导通，而第二N型晶体管N2会被截止。如此一 来，电压供应单元2103_2即会于同一个画面期间FP都提供负极性的稳定电压 VS2 (亦即VS-)给第3列像素中的偶像素P32的补偿配线CL。
另外，图42B绘示为第二十一示范性实施例的电压供应单元2105一1与 2105—2的操作时序图。请合并参照图22C、图22D、图41以及图42B，从图 42B中可清楚看出，当扫描信号SS1致能时，电压供应单元2105—1内的第三 N型晶体管N3会被导通。由于此时第一时脉信号CK1处于致能的状态，而第 二时脉信号CK2持续维持在致能的状态。因此，电压供应单元2105—1内的第 四与第五N型晶体管N4与Ns会被导通，而第二N型晶体管N2会被截止。如 此一来，电压供应单元2105—1即会于同一个画面期间FP都提供正极性的稳定 电压VS3 (亦即VS+)给第2列像素中的偶像素P22的补偿配线CL。
相似地，当扫描信号SS2致能时，电压供应单元2105—2内的第三N型晶 体管N3会被导通。由于此时第一时脉信号CK1仍处于致能的状态，而第二时 脉信号CK2持续维持在致能的状态。因此，电压供应单元2105—2内的第四与 第五N型晶体管N4与Ns会被导通，而第二N型晶体管N2会被截止。如此一 来，电压供应单元2105—2即会于同一个画面期l司FP都提供正极性的稳定电压 VS4 (亦即VS+)给第3列像素中的奇像素P3,的补偿配线CL。
基于上述可知，由于第一与第二子电压供应装置2103与2105所构成的电 压供应装置会持续且对应地提供/施加一个稳定电压VS1 VS4给位于每一像素P^、 P22、 P31与P32的补偿配线CL，借以来改变每一像素P21、 P22、 N与 P32的反射区RA的电压夹差，进而调整各像素P21、 P22、 P31与P32的反射区 RA的反射伽玛曲线，并使之与穿透区TA的穿透伽玛曲线匹配。如此一来， 单一晶穴间距的半穿透半反射液晶显示器4100的穿透显示效果与反射显示效 果即可以同时达到最佳化。
除此之外，由于第一与第二子电压供应装置2103与2105所构成的电压供 应装置会持续且对应地提供/施加一个稳定电压VS 1~VS4给位于每一像素P21 、
P22、 P31与P32的补偿配线CL。因此，各像素P2j、 P22、 P3，与P32的补偿配线
CL的电位就不会因耦合效应而受到数据线Dl与D2上所输入的信号的影响， 从而使得单一晶穴间距的半穿透半反射液晶显示器4100整体的串音现象可抑 制到出货产品的制定规格以下(例如2%以下，但并不限制于此)。
第二十二示范性实施例
图43绘示为本发明第二十二示范性实施例的单一晶穴间距的半穿透半反 射液晶显示器4300的局部示意图。请参照图43，单一晶穴间距的半穿透半反 射液晶显示器4300包括显示面板3901以及由第一与第二子电压供应装置 2103与2105所构成的电压供应装置，其中显示面板3901为单一晶穴间距液 晶显示面板。当然，单一晶穴间距的半穿透半反射液晶显示器4300更包括其 他部件，例如栅极驱动器、源极驱动器、时序控制器以及背光模块等，但第二 十二示范性实施例仅绘示出与本发明相关的部件来进行说明。
于第二十二示范性实施例中，显示面板3901的结构与第二十示范性实施 例相同，故在此并不再加以赘述之。另外，第一子电压供应装置2103耦接第
1列像素中的奇像素PU与第2列像素中的偶像素P22的补偿配线CL，用以持
续且对应地供应稳定电压VS1与域VS2给像素P 与P22的补偿配线CL。另 外，第二子电压供应装置2105耦接第1列像素中的偶像素P,2与第2列像素中 的奇像素P21的补偿配线CL，用以持续且对应地供应稳定电压VS3与/或VS4 给像素P12与P21的补偿配线CL。 -
更清楚来说，第一子电压供应装置2103具有多个电压供应单元2103—1 与2103—2。当采用点反转的驱动方式来驱动显示面板3901时，则第l个电压 供应单元2103—1会依据第1个扫描信号SS1 (—般由栅极驱动器所产生)以例如由时序控制器所产生，但并不限制 于此)，而提供例如正极性的稳定电压VS1 (亦即VS+)给第1列像素中的 奇像素Pn的补偿配线CL。
另外，第2个电压供应单元2103—2会依据第l个扫描信号SS2以及第一 与第二时脉信号CK1与CK2，而提供例如正极性的稳定电压VS2 (亦即VS+) 给第2列像素中的偶像素P22的补偿配线CL。其中，第一时脉信号CK1的工 作周期实质上为单一晶穴间距的半穿透半反射液晶显示器4300的一个画面期 间，而第二时脉信号CK2则持续维持在致能的状态。
除此之外，第二子电压供应装置2105具有多个电压供应单元2105—1与 2105—2。当采用点反转的驱动方式来驱动显示面板3901时，则第l个电压供 应单元2105—1会依据第1个扫描信号SS1以及第一与第二时脉信号CK1与 CK2，而提供例如负极性的稳定电压VS3 (亦即VS-)给第1列像素中的偶像 素Pn的补偿配线CL。另外，第2个电压供应单元2105_2会依据第2个扫描 信号SS2以及第一与第二时脉信号CK1与CK2，而提供例如负极性的稳定电 压VS4 (亦即VS-)给第2列像素中的奇像素Pa的补偿配线CL。
于第二十二示范性实施例中，电压供应单元2103—1、 2103—2、 2105—1以 及2105—2的电路结构与第九示范性实施例相同，故在此并不再加以赘述之。
另外，图44A绘示为第二十二示范性实施例的电压供应单元2103—1与 2103—2的操作时序图。请合并参照图22A、图22B、图43以及图44A,从图 44A中可清楚看出，当扫描信号SS1致能时，电压供应单元2103一1内的第三 N型晶体管N3会被导通。由于此时第一时脉信号CK1处于致能的状态，而第 二时脉信号CK2持续维持在致能的状态。因此，电压供应单元2103—1内的第 四与第五N型晶体管N4与Ns会被导通，而第二N型晶体管N2会被截止。如 此一来，电压供应单元2103—1即会于一个画面期间FP都提供正极性的稳定电 压VS1 (亦即VS+)给第l列像素中的奇像素Pu的补偿配线CL。
相似地，当扫描信号SS2致能时，电压供应单元2103—2内的第三N型晶 体管N3会被导通。由于此时第一时脉信号CK1仍处于致能的状态，而第二时 脉信号CK2持续维持在致能的状态。因此，电压供应单元2103—2内的第四与 第五N型晶体管N4与Ns会被导通，而第二N型晶体管N2会被截止。如此一 来，电压供应单元2103—2即会于同一个画面期间FP都提供正极性的稳定电压VS2 (亦即VS+)给第2列像素中的偶像素P22的补偿配线CL。
另外，图44B绘示为第二十二示范性实施例的电压供应单元2503-1与 2503-2的操作时序图。请合并参照图22C、图22D、图43以及图44B,从图 44B中可清楚看出，当扫描信号SS1致能时，电压供应单元2105—1内的第三 N型晶体管N3会被导通。由于此时第一时脉信号CK1处于致能的状态，而第 二时脉信号CK2持续维持在致能的状态。因此，电压供应单元2105—1内的第 四与第五N型晶体管N4与Ns会被导通，而第二N型晶体管N2会被截止。如 此一来，电压供应单元2105—1即会于同一个画面期间FP都提供负极性的稳定 电压VS3 (亦即VS-)给第1列像素中的偶像素P,2的补偿配线CL。
相似地，当扫描信号SS2致能时，电压供应单元2105—2内的第三N型晶 体管N3会被导通。由于此时第一时脉信号CK1仍处于致能的状态，而第二时 脉信号CK2持续维持在致能的状态。因此，电压供应单元2105—2内的第四与 第五N型晶体管N4与Ns会被导通，而第二N型晶体管N2会被截止。如此一 来，电压供应单元2105—2即会于同一个画面期间FP都提供负极性的稳定电压 VS4 (亦即VS-)给第2列像素中的奇像素P2,的补偿配线CL。
基于上述可知，由于第一与第二子电压供应装置2103与2105所构成的电 压供应装置会持续且对应地提供/施加一个稳定电压VS1 VS4给位于每一像 素P"、 P12、 P21与P22的补偿配线CL，借以来改变每一像素P 、 P12、 P^与
P22的反射区RA的电压夹差，进而调整各像素Pn、 P12、 P^与P22的反射区
RA的反射伽玛曲线，并使之与穿透区TA的穿透伽玛曲线匹配。如此一来， 单一晶穴间距的半穿透半反射液晶显示器4300的穿透显示效果与反射显示效 果即可以同时达到最佳化。
除此之外，由于第一与第二子电压供应装置2103与2105所构成的电压供 应装置会持续且对应地提供/施加一个稳定电压VS1 VS4给位于每一像素Ph 、
P12、 P21与P22的补偿配线CL。因此，各像素Pu、 P12、 P"与P22的补偿配线
CL的电位就不会因耦合效应而受到数据线Dl与D2上所输入的信号的影O向， 从而使得单一晶穴间距的半穿透半反射液晶显示器4300整体的串音现象可抑 制到出货产品的制定规格以下(例如2%以下，但并不限制于此)。
第二十三示范性实施例图45绘示为本发明第二十三示范性实施例的单一晶穴间距的半穿透半反 射液晶显示器4500的局部示意图。请参照图45，单一晶穴间距的半穿透半反 射液晶显示器4500包括显示面板3701以及由第一与第二子电压供应装置 2603与2605所构成的电压供应装置，其中显示面板3701为单一晶穴间距液 晶显示面板。当然，单一晶穴间距的半穿透半反射液晶显示器4500更包括其 他部件，例如栅极驱动器、源极驱动器、时序控制器以及背光模块等，但第二 十三示范性实施例仅绘示出与本发明相关的部件来进行说明。
于第二十三示范性实施例中，显示面板3701的结构与第十九示范性实施 例相同，故在此并不再加以赘述之。另外，第一子电压供应装置2603耦接第 2列像素中的奇像素P21与第3列像素中的偶像素P32的补偿配线CL，用以持 续且对应地供应稳定电压VS1与/或VS2给像素P21与P32的补偿配线CL。第 二子电压供应装置2605耦接第2列像素中的偶像素P22与第3列像素中的奇像 素P31的补偿配线CL，用以持续且对应地供应稳定电压VS3与减VS4给像素 P22与P^的补偿配线CL。
更清楚来说，第一子电压供应装置2603具有多个电压供应单元2603—1 与2603—2。当采用点反转(dot inversion)的驱动方式来驱动显示面板3701 时，则第1个电压供应单元2603—1会依据第1个扫描信号SS1 (—般由栅极 驱动器所产生)、第一时脉信号CK1以及相位差180度的第二与第三时脉信 号CK2与XCK2,而提供例如负极性的稳定电压VS1 (亦即VS-)给第2列 像素中的奇像素P21的补偿配线CL。
另外，第2个电压供应单元2603—2会依据第2个扫描信号SS2、第一时 脉信号CK1以及相位差180度的第二与第三时脉信号CK2与XCK2，而提供 例如负极性的稳定电压VS2 (亦即VS-)给第3列像素中的偶像素P32的补偿 配线CL。其中，第一时脉信号CK1的工作周期实质上为单一晶穴间距的半穿 透半反射液晶显示器4500的一个画面期间，而第二与第三时脉信号CK2与 XCK2的工作周期实质上为扫描信号SS1或SS2的致能期间(通常扫描信号 SS1与SS2的致能期间相同)。 '
除此之外，第二子电压供应装置2605具有多个电压供应单元2605—1与 2605—2。当采用点反转(dot inversion)的驱动方式来驱动显示面板3701时， 则第1个电压供应单元2605—1会依据第1个扫描信号SS1、第一时脉信号CK1以及相位差180度的第二与第三时脉信号CK2与XCK2，而提供例如正极性 的稳定电压VS3 (亦即VS+)给第2列像素中的偶像素P22的补偿配线CL。 另外，第2个电压供应单元2605一2会依据第2个扫描信号SS2、第一时脉信 号CK1以及柑位差180度的第二与第三时脉信号CK2与XCK2，而提供例如 正极性的稳定电压VS4 (亦即VS+)给第3列像素中的奇像素？31的补偿配线 CL。
于第二十三示范性实施例中，电压供应单元2603—1、 2603—2、 2605—1与 2605—2的电路结构与第十一示范性实施例相同，故在此并不再加以赘述之。
图46A绘示为第二十三示范性实施例的电压供应单元2603—1与2603—2 的操作时序图。请合并参照图27A、图27B、图45以及图46A，从图28A中 可清楚看出，当扫描信号SS1致能时，电压供应单元2603—1内的第三N型晶 体管N3会被导通。由于此时第一与第三时脉信号CK1与XCK2处于致能的状 态，而第二时脉信号CK2处于禁能的状态。因此，电压供应单元2603一1内的 第四与第五N型晶体管N4与Ns会被导通，而第二N型晶体管N2 N2会被截 止。如此一来，电压供应单元2603—1即会于一个画面期间FP都提供负极性的 稳定电压VS1 (亦即VS-)给第2列像素中的奇像素P^P^的补偿配线CL。
相似地，当扫描信号SS2致能时，电压供应单元2603—2内的第三N型晶 体管N3会被导通。由于此时第一与第二时脉信号CK1与CK2处于致能的状 态，而第三时脉信号XCK2处于禁能的状态。因此，电压供应单元2603—2内 的第四与第五N型晶体管N4与N5会被导通，而第二N型晶体管N2会被截止。 如此一来，电压供应单元2603—2即会于同一个画面期间FP都提供负极性的稳 定电压VS2 (亦即VS-)给第3列像素中的偶像素P32的补偿配线CL。
另外，图46B绘示为第二十三示范性实施例的电压供应单元2605—1与 2605—2的操作时序图。请合并参照图27C、图27D、图45以及图46B，从图 46B中可清楚看出，当扫描信号SS1致能时，电压供应单元2605—1内的第三 N型晶体管Ns会被导通。由于此时第一与第三时脉信号CK1与XCK2处于致 能的状态，而第二时脉信号CK2处于禁能的状态。因此，电压供。立单元2605—1 内的第四与第五N型晶体管N4与Ns会被导通，而第二 N型晶体管N2会被截 止。如此一来，电压供应单元2605—1即会于同一个画面期间FP都提供正极性 的稳定电压VS3 (亦即VS+)给第2列像素中的偶像素P22的补偿配线CL。相似地，当扫描信号SS2致能时，电压供应单元2605—2内的第三N型晶 体管N3会被导通。由于此时第一与第二时脉信号CK1与CK2处于致能的状 态，而第三时脉信号XCK2处于禁能的状态。因此，电压供应单元2605—2内 的第四与第五N型晶体管N4与Ns会被导通，而第二N型晶体管N2会被截止。 如此一来，电压供应单元2605—2即会于同一个画面期间FP都提供正极性的稳 定电压VS4 (亦即VS+)给第3列像素中的奇像素P31的补偿配线CL。
基于上述可知，由于第一与第二子电压供应装置2603与2605所构成的电 压供应装置会持续且对应地提供/施加一个稳定电压VS1 VS4给位于每一像 素P"、 P22、 P31与P32的补偿配线CL，借以来改变每一像素P21、 P22、 P^与 P32的反射区RA的电压夹差，进而调整各像素P21、 P22、 P^与P"的反射区 RA的反射伽玛曲线，并使之与穿透区TA的穿透伽玛曲线匹配。如此一来， 单一晶穴间距的半穿透半反射液晶显示器4500的穿透显示效果与反射显示效 果即可以同时达到最佳化。
除此之外，由于第一与第二子电压供应装置2603与2605所构成的电压供 应装置会持续且对应地提供/施加一个稳定电压VS1 VS4给位于每一像素P21、 P22、 P31与P32的补偿配线CL。因此，各像素P"、 P22、 P^与P32的补偿配线 CL的电位就不会因耦合效应而受到数据线Dl与D2上所输入的信号的影响， 从而使得单一晶穴间距的半穿透半反射液晶显示器4500整体的串音现象可抑 制到出货产品的制定规格以下(例如2%以下，但并不限制于此)。
第二十四示范性实施例
图47绘示为本发明第二十四示范性实施例的单一晶穴间距的半穿透半反 射液晶显示器4700的局部示意图。请参照图47，单一晶穴间距的半穿透半反 射液晶显示器4700包括显示面板3901以及由第一与第二子电压供应装置 2603与2605所构成的电压供应装置，其中显示面板3901为单一晶穴间距液 晶显示面板。当然，单一晶穴间距的半穿透半反射液晶显示器4700更包括其 他部件，例如栅极驱动器、源极驱动器、时序控制器以及背光模块等，但第二 十四示范性实施例仅绘示出与本发明相关的部件来进行说明。
于第二十四示范性实施例中，显示面板3901的结构与第二十示范性实施 例相同，故在此并不再加以赘述之。另外，第一子电压供应装置2603耦接第1列像素中的奇像素Pu与第2列像素中的偶像素P22的补偿配线CL，用以持
续且对应地供应稳定电压VS1与减VS2给像素P 与P22的补偿配线CL。另 外，第二子电压供应装置2605耦接第1列像素中的偶像素P,2与第2列像素中 都担当奇像素P21的补偿配线CL，用以持续且对应地供应稳定电压VS3与/或 VS4给像素P12与P21的补偿配线CL。
更清楚来说，第一子电压供应装置2603具有多个电压供应单元2603—1 与2603_2。当采用点反转(dot inversion)的驱动方式来驱动显示面板3卯1 时，则第1个电压供应单元2603—1会依据第1个扫描信号SS1 (—般由栅极 驱动器所产生)、第一时脉信号CK1以及相位差180度的第二与第三时脉信 号CK2与XCK2，而提供例如负极性的稳定电压VS1 (亦即VS-)给第1列 像素中的奇像素Pn的补偿配线CL。
另外，第2个电压供应单元2603—2会依据第2个扫描信号SS2、第一时 脉信号CK1以及相位差180度的第二与第三时脉信号CK2与XCK2，而提供 例如负极性的稳定电压VS2 (亦即VS-)给第2列像素中的奇像素P^的补偿 配线CL。其中，第一时脉信号CK1的工作周期实质上为单一晶穴间距的半穿 透半反射液晶显示器4700的一个画面期间，而第二与第三时脉信号CK2与 XCK2的工作周期实质上为扫描信号SS1或SS2的致能期间(通常扫描信号 SS1与SS2的致能期间相同)。
除此之外，第二子电压供应装置2605具有多个电压供应单元2605—1与 2605—2。当采用点反转(dot inversion)的驱动方式来驱动显示面板3901时， 则第1个电压供应单元2605—1会依据第1个扫描信号SS1、第一时脉信号CK1 以及相位差180度的第二与第三时脉信号CK2与XCK2，而提供例如正极性 的稳定电压VS3 (亦即VS+)给第1列像素中的偶像素Pu的补偿配线CL。 另外，第2个电压供应单元2605—2会依据第2个扫描信号SS2、第一时脉信 号CK1以及相位差180度的第二与第三时脉信号CK2与XCK2，而提供例如 正极性的稳定电压VS4 (亦即VS+)给第2列像素中的奇像素P2I的补偿配线 CL。
于第二十四示范性实施例中，电压供应单元2603—1 、 2603—2、 2605—1与 2605—2的电路结构与第十一示范性实施例相同，故在此并不再加以赘述之。 图48A绘示为第二十四示范性实施例的电压供应单元2603 1与2603 2的操作时序图。请合并参照图27A、图27B、图47以及图48A，从图48A中 可清楚看出，当扫描信号SS1致能时，电压供应单元2603—1内的第三N型晶 体管Ns会被导通。由于此时第一与第二时脉信号CK1与CK2处于致能的状 态，而第三时脉信号XCK2处于禁能的状态因此，电压供应单元2603_1内 的第四与第五N型晶体管N4与N5会被导通，而第二 N型晶体管N2会被截止。 如此一来，电压供应单元2603—1即会于一个画面期间FP都提供负极性的稳定 电压VS1 (亦即VS-)给第1列像素中的奇像素Pn的补偿配线CL。
相似地，当扫描信号SS2致能时，电压供应单元2603—2内的第三N型晶 体管N3会被导通。由于此时第一与第三时脉信号CK1与XCK2处于致能的状 态，而第二时脉信号CK2处于禁能的状态。因此，电压供应单元2603—2内的 第四与第五N型晶体管N4与Ns会被导通，而第二N型晶体管N2会被截止。 如此一来，电压供应单元2603—2即会于同一个画面期间FP都提供负极性的稳 定电压VS2 (亦即VS-)给第2列像素中的偶像素P22的补偿配线CL。
另外，图48B绘示为第二十四示范性实施例的电压供应单元2605J与 2605—2的操作时序图。请合并参照图27C、图27D、图47以及图48B，从图 48B中可清楚看出，当扫描信号SS1致能时，电压供应单元2605一1内的第三 N型晶体管N3会被导通。由于此时第一与第二时脉信号CK1与CK2处于致 能的状态，而第三时脉信号XCK2处于禁能的状态。因此，电压供应单元2605—1 内的第四与第五N型晶体管N4与Ns会被导通，而第二N型晶体管N2 &会 被截止。如此一来，电压供应单元2605—1即会于同一个画面期间FP都提供正 极性的稳定电压VS3 (亦即VS+)给第1列像素中的偶像素Pu的补偿配线cx。
相似地，当扫描信号SS2致能时，电压供应单元2605_2内的第三>1型晶 体管N3会被导通。由于此时第一与第三时脉信号CK1与XCK2处于致能的状 态，而第二时脉信号CK2处于禁能的状态。因此，电压供应单元2605_2内的 第四与第五N型晶体管N4 N4与Ns会被导通，而第二N型晶体管N2会被截 止。如此一来，电压供应单元2605—2即会于同一个画面期间FP都提供正极性 的稳定电压VS4 (亦即VS+)给第2列像素中的奇像素P2,的补偿配线CL。
基于上述可知，由于第一与第二子电压供应装置2603与2605所构成的电 压供应装置会持续且对应地提供/施加一个稳定电压VS1 VS4给位于每一像素Pn、 P12、 P21与P22的补偿配线CL，借以来改变每一像素P 、 P12、 P"与
P22的反射区RA的电压夹差，进而调整各像素Pu、 P12、 P^与P22的反射区
RA的反射伽玛曲线，并使之与穿透区TA的穿透伽玛曲线匹配。如此一来， 即可使得单一晶穴间距的半穿透半反射液晶显示器4700的穿透显示效果与反 射显示效果可以同时达到最佳化。
除此之外，由于第一与第二子电压供应装置2603与2605所构成的电压供 应装置会持续且对应地提供/施加一个稳定电压VS 1~VS4给位于每一像素&,、
Pl2、 P21与P22的补偿配线CL。因此，各像素Pu、 P12、 P"与P22的补偿配线
CL的电位就不会因耦合效应而受到数据线Dl与D2上所输入的信号的影响， 从而使得单一晶穴间距的半穿透半反射液晶显示器4700整体的串音现象可抑 制到出货产品的制定规格以下(例如2%以下，但并不限制于此)。第二十五示范性实施例
图49绘示为本发明第二十五示范性实施例的单一晶穴间距的半穿透半反 射液晶显示器4900的局部示意图。请参照图49，单一晶穴间距的半穿透半反 射液晶显示器4900包括显示面板4901以及由第一与第二子电压供应装置 1603与1605所构成的电压供应装置，其中显示面板4901为单一晶穴间距液 晶显示面板。当然，单一晶穴间距的半穿透半反射液晶显示器4900更包括其 他部件，例如栅极驱动器、源极驱动器、时序控制器以及背光模块等，但第二 十五示范性实施例仅绘示出与本发明相关的部件来进行说明。
显示面板4901包括多条扫描线G2与G3 (仅绘示出2条扫描线以方便做 说明)、多条大体与扫描线G2与G3垂直设置的数据线D1与D2 (仅绘示出 2条数据线以方便做说明)，以及位于显示面板4901的显示区AA内的多个 像素P2,、 P22、 P3,与P32 (仅绘示出4个像素以方便做说明)。
像素P^、 P22、 P3,与P32分别会与对应的数据线以及扫描线电性连接，且
以矩阵方式排列。举例来说，像素P21分别与数据线Dl与扫描线G2电性连接; 像素P22分别与数据线D2与扫描线G2电性连接；像素P3,分别与数据线Dl 与扫描线G3电性连接；而像素P32分别与数据线D2与扫描线G3电性连接。 另外，像素P21表示为显示面板4901中第2列像素中的第1个像素；像素P22 表示为显示面板4901中第2列像素中的第2个像素;像素P31表示为显示面板 4901中第3列像素中的第1个像素；而像素&2表示为显示面板4901中第3列像素中的第2个像素。
每一像素P2" P22、 Pw与P32包括共用配线CE2、辅助共用配线CE3与补
偿配线CL。共用配线CE2、辅助共用配线CE3举例位于各像素P2i、 P22、 P31 与P32的穿透区TA内，用以各别接收正极性与负极性的稳定电压VS+与VS-。
补偿配线CL举例位于各像素P2,、 P22、 Pw与P32的反射区RA内，用以对应 地接收稳定电压VS1 VS4。除此之外，每一像素P^、 P22、 Py与P32更包括像 素晶体管T、第一液晶电容Qn、第一储存电容Csn、第二储存电容CsT2、第 一电容C,、第二液晶电容CLC2，以及第二电容C2。由于所有像素P2,、 P22、 p^与P32的电路结构与耦接关系皆类似，故以下仅以单一像素来进行说明。
以像素P21为例，像素晶体管T的栅极耦接扫描线G2，而像素晶体管T 的源极则耦接至数据线D1。 一般而言，与像素晶体管T的漏极电性连接的像 素电极(pixel electrode)与用以接收共用电压Vcom的共用电极CE,之间会形
成第一液晶电容CLd，与共用配线CE2之间会形成储存电容CsTp而与辅助共
用配线CE3之间会形成储存电容CS17。
第一液晶电容ClC1的第一端耦接像素晶体管T的漏极，而第一液晶电容 Cun的第二端则耦接至共用电极CE。第一储存电容CST1的第一端耦接像素晶 体管T的漏极，而第一储存电容CST1的第二端则耦接至共用配线CE2。第二储 存电容Qx2的第一端耦接像素晶体管T的漏极，而第二储存电容Cm的第二 端则耦接至辅助共用配线CE3。其中，像素晶体管T、第一液晶电容Qxn，第
一储存电容C^以及第二储存电容Csx2位于像素P2,的穿透区TA内。
另外，第一电容d的第一端耦接像素晶体管T的漏极。第二液晶电容Clc2 的第一端耦接第一电容C,的第二端，而第二液晶电容ClC2的第二端则耦接至 共用电极CE,。第二电容Q的第一端耦接第一电容d的第二端，而第二电容 C2的第二端则耦接至补偿配线CL。其中，第一电容Q、第二液晶电容Qx:2 以及第二电容C2位于像素P21的反射区RA内。
于第二十五示范性实施例中，电压供应单元1603—1、 1603_2、 1605—1与 1605—2的电路结构与第七示范性实施例相同，故在此并不再加以赘述之。
基于上述可知，第二十五示范性实施例与第十九示范性实施例的相异处仅 在于第二十五示范性实施例的显示面板4901的各像素P2,、 P22、 P3,与P"中 的穿透区TA内具有两个储存电容Cm与CS17，且其第二端会各别接收正极性与负极性的稳定电压vs+与vs-,而其余皆与第十九示范性实施例相同。因
此，关于第二十五示范性实施例的详细运作原理请参照第七与第十九示范性实 施例所揭示的内容后即可得知，故而在此并不再加以赘述之。
第二十六示范性实施例
图50绘示为本发明第二十六示范性实施例的单一晶穴间距的半穿透半反 射液晶显示器5000的局部示意图。请参照图50，单一晶穴间距的半穿透半反 射液晶显示器5000包括显示面板5001以及由第一与第二子电压供应装置 1603与1605所构成的电压供应装置。当然，单一晶穴间距的半穿透半反射液 晶显示器5000更包括其他部件，例如栅极驱动器、源极驱动器、时序控制器 以及背光模块等，但第二十六示范性实施例仅绘示出与本发明相关的部件来进 行说明。
显示面板5001包括多条扫描线Gl与G2 (仅绘示出2条扫描线以方便做 说明)、多条大体与扫描线G1与G2垂直设置的数据线D1与D2 (仅绘示出 2条数据线以方便做说明)，以及位于显示面板5001的显示区AA内的多个 像素Pn、 P12、 P2,与P22 (仅绘示出4个像素以方便做说明)。
像素PU、 P12、 P2,与P22分别会与对应的数据线以及扫描线电性连接，且
以矩阵方式排列。举例来说，像素Pn分别与数据线Dl与扫描线Gl电性连接； 像素P,2分别与数据线D2与扫描线Gl电性连接；像素P21分别与数据线Dl 与扫描线G2电性连接；而像素P22分别与数据线D2与扫描线G2电性连接。 另外，像素Pn表示为显示面板5001中第1列像素中的第1个像素；像素P^ 表示为显示面板5001中第1列像素中的第2个像素;像素P21表示为显示面板 5001中第2列像素中的第1个像素；而像素P22表示为显示面板5001中第2 列像素中的第2个像素。
每一像素Pn、 P12、 P2,与P22包括共用配线CE2、辅助共用配线CE3与补
偿配线CL。共用配线CE2、辅助共用配线CE3举例位于各像素Pu、 P12、 P21 与P22的穿透区TA内，用以各别接收正极性与负极性的稳定电压VS+与VS-。 补偿配线CL位于各像素Pn、 P12、 Py与P22的反射区RA内，用以对应地接 收稳定电压VS1 VS4。除此之外，每一像素Pn、 P12、 P^与P22更包括像素晶 体管T、第一液晶电容Qx,、第一储存电容CsT,、第二储存电容Cs^、第一电容Ci、第二液晶电容Qx2，以及第二电容C2。由于所有像素Pu、 P12、 Pu与 P22的电路结构与耦接关系皆类似，故以下仅以单一像素来进行说明。
以像素P 为例，像素晶体管T的栅极耦接扫描线Gl，而像素晶体管T 的源极则耦接至数据线D1。 一般而言，与像素晶体管T的漏极电性连接的像 素电极(pixel electrode)与用以接收共用电压Vcom的共用电极CE,之间会形 成第一液晶电容Qxp与第一共用配线CE2之间会形成储存电容C^，而与辅 助共用配线CE3之间会形成储存电容CST2。
第一液晶电容ClC1的第一端耦接像素晶体管T的漏极，而第一液晶电容 ClC1的第二端则耦接至共用电极CE。第一储存电容CST1的第一端耦接像素晶 体管T的漏极，而第一储存电容CST1的第二端则耦接至共用配线CE2。第二储 存电容CST2的第一端耦接像素晶体管T的漏极，而第二储存电容CS12的第二 端则耦接至辅助共用配线CE3。其中，像素晶体管T、第一液晶电容Q^、第 一储存电容CST1以及第二储存电容Cst2位于像素P 的穿透区TA内。
另外，第一电容的第一端耦接像素晶体管T的漏极。第二液晶电容Qx2 的第一端耦接第一电容的第二端，而第二液晶电容Qx2的第二端则耦接至 共用电极CEi。第二电容C2的第一端耦接第一电容d的第二端，而第二电容 C2的第二端则耦接至补偿配线CL。其中，第一电容C,、第二液晶电容CLC2 以及第二电容C2位于像素Pn的反射区RA内。
于第二十六示范性实施例中，电压供应单元1603—1、 1603—2、 1605—1与 1605—2的电路结构与第七示范性实施例相同，故在此并不再加以赘述之。
基于上述可知，第二十六示范性实施例与第二十示范性实施例的相异处仅
在于第二十六示范性实施例的显示面板5001的各像素Pu、 P12、 P^与P22中
的穿透区TA内具有两个储存电容CST1与CST2，且其第二端会各别接收正极 性与负极性的稳定电压VS+与VS-，而其余皆与第二十示范性实施例相同。因 此，关于第二十六示范性实施例的详细运作原理请合并参照第七及二十示范性 实施例所揭示的内容后即可得知，故而在此并不再加以赘述之。
第二十七示范性实施例
图51绘示为本发明第二十七示范性实施例的单一晶穴间距的半穿透半反 射液晶显示器5100的局部示意图。请参照图51，单一晶穴间距的半穿透半反射液晶显示器5100包括显示面板4901以及由第一与第二子电压供应装置 2103与2105所构成的电压供应装置，其中显示面板4901为单一晶穴间距液 晶显示面板。当然，单一晶穴间距的半穿透半反射液晶显示器5100更包括其 他部件，例如栅极驱动器、源极驱动器、时序控制器以及背光模块等，但第二 十七示范性实施例仅绘示出与本发明相关的部件来进行说明。
于第二十七示范性实施例中，显示面板4901的结构与第二十五示范性实 施例相同，故在此并不再加以赘述之。另外，电压供应单元2103—1、 2103—2、 2105—1以及2105—2的电路结构与第九示范性实施例相同，故在此亦不再加以 赘述之。
基于上述可知，第二十七示范性实施例与第二十一示范性实施例的相异处 仅在于第二十七示范性实施例的显示面板4901的各像素P21、 P22、 Pa与P32 中的穿透区TA内具有两个储存电容CsT,与CST2，且其第二端会各别接收正 极性与负极性的稳定电压VS+与VS-，而其余皆与第二十一示范性实施例相 同。因此，关于第二十七示范性实施例的详细运作原理请合并参照第九与第二 十一示范性实施例所揭示的内容后即可得知，故而在此并不再加以赘述之。
第二十八示范性实施例
图52绘示为本发明第二十八示范性实施例的单一晶穴间距的半穿透半反 射液晶显示器5200的局部示意图。请参照图52，单一晶穴间距的半穿透半反 射液晶显示器5200包括显示面板5001以及由第一与第二子电压供应装置 2103与2105所构成的电压供应装置，其中显示面板5001为单一晶穴间距液 晶显示面板。当然，单一晶穴间距的半穿透半反射液晶显示器5200更包括其 他部件，例如栅极驱动器、源极驱动器、时序控制器以及背光模块等，但第二 十八示范性实施例仅绘示出与本发明相关的部件来进行说明。
于第二十八示范性实施例中，显示面板5001的结构与第二十六示范性实 施例相同，故在此并不再加以赘述之。另外，电压供应单元2103_1、 2103—2、 2105—1以及2105—2的电路结构与第九示^:性实施例相同，故在此亦不再加以 赘述之。
基于上述可知，第二十八示范性实施例与第二十二示范性实施例的相异处 仅在于第二十八示范性实施例的显示面板5001的各像素P 、 P12、 P^与P22中的穿透区TA内具有两个储存电容CsT,与CS17，且其第二端会各别接收正 极性与负极性的稳定电压VS+与VS-，而其余皆与第二十二示范性实施例相 同。因此，关于第二十八示范性实施例的详细运作原理请合并参照第九、第十 与第二十二示范性实施例所揭示的内容后即可得知，故而在此并不再加以赘述 之。
第二十九示范性实施例
图53绘示为本发明第二十九示范性实施例的单一晶穴间距的半穿透半反 射液晶显示器5300的局部示意图。请参照图53，单一晶穴间距的半穿透半反 射液晶显示器5300包括显示面板4901以及由第一与第二子电压供应装置 2603与2605所构成的电压供应装置，其中显示面板4901为单一晶穴间距液 晶显示面板。当然，单一晶穴间距的半穿透半反射液晶显示器5300更包括其 他部件，例如栅极驱动器、源极驱动器、时序控制器以及背光模块等，但第二 十九示范性实施例仅绘示出与本发明相关的部件来进行说明。
于第二十九示范性实施例中，显示面板4901的结构与第二十五示范性实 施例相同，故在此并不再加以赘述之。另外，电压供应单元2603J、 2603—2、 2605—1与2605—2的电路结构与第十一示范性实施例相同，故在此亦不再加以 赘述之。
基于上述可知，第二十九示范性实施例与第二十三示范性实施例的相异处 仅在于第二十九示范性实施例的显示面板4901的各像素P21、 P22、 Pm与P32 中的穿透区TA内具有两个储存电容CST与CS17，且其第二端会各别接收正 极性与负极性的稳定电压VS+与VS-，而其余皆与第二十三示范性实施例相 同。因此，关于第二十九示范性实施例的详细运作原理请合并参照第十一与第 二十三示范性实施例所揭示的内容后即可得知，故而在此并不再加以赘述之。
第三十示范性实施例
图54绘示为本发明第三十示范性实施例的单一晶穴间距的半穿透半反射 液晶显示器5400的局部示意图。请参照图54，单一晶穴间距的半穿透半反射 液晶显示器5400包括显示面板5001以及由第一与第二子电压供应装置2603 与2605所构成的电压供应装置，其中显示面板5001为单一晶穴间距液晶显示面板。当然，单一晶穴间距的半穿透半反射液晶显示器5400更包括其他部件， 例如栅极驱动器、源极驱动器、时序控制器以及背光模块等，但第三十示范性 实施例仅绘示出与本发明相关的部件来进行说明。
于第三十示范性实施例中，显示面板5001的结构与第二十六示范性实施 例相同，故在此并不再加以赘述之。另外，电压供应单元2603—1、 2603—2、 2605—1与2605—2的电路结构与第H^—示范性实施例相同，故在此亦不再加以 赘述之。
基于上述可知，第三十示范性实施例与第二十四示范性实施例的相异处仅
在于第三十示范性实施例的显示面板5001的各像素Pu、 P12、 P^与P22中的 穿透区TA内具有两个储存电容Cm与Cst2，且其第二端会各别接收正极性
与负极性的稳定电压VS+与VS-，而其余皆与第二十四示范性实施例相同。因 此，关于第三十示范性实施例的详细运作原理请合并参照第十一、第十二与第 二十四示范性实施例所揭示的内容后即可得知，故而在此并不再加以赘述之。
据此，上述每一示范性实施例皆以2*2的像素矩阵为例来做说明，但经由 上述每一示范性实施例所教示的内容后，本领域的技术人员应可轻易类推/推 演出2*2的像素矩阵以上的实施方式，故而在此并不再加以赘述之。
另外，虽然上述每一示范性实施例的电压供应单元皆以N型晶体管为例 来做说明，但并不局限，只要是制程因素允许的条件下，亦可利用P型晶体管 来实施的，视需要而佐以调整其对应的栅极控制信号以及源汲接受信号，以达 到电压供应单元欲提供的功能及作用，而该等变形的示范性实施例亦属本发明 所欲保护的范畴之一。
再者，虽然上述每一示范性实施例的电压供应单元以应用在单一晶穴间距 的半穿透半反射液晶显示器为例来做说明，但其亦可应用在其他类型的液晶显 示器，而该等变形的示范性实施例亦属本发明所欲保护的范畴之一。
综上所述，本发明透过电压供应装置持续供应/施加一个稳定电压(或称 之为固定电压)给位于每一像素的补偿配线的方式来改变每一像素的反射区的 电压夹差，借此来调整各像素的反射区的反射伽玛曲线，并使之与穿透区的穿 透伽玛曲线匹配。如此一来，单一晶穴间距的半穿透半反射液晶显示器的穿透 显示效果与反射显示效果即可以同时达到最佳化。
除此之外，由于电压供应装置会持续且对应地供应/施加一个稳定电压给位于每一像素的补偿配线。因此，各像素的补偿配线的电位就不会因耦合效应 而受到数据线上所输入的信号的影响，从而使得单一晶穴间距的半穿透半反射 液晶显示器整体的串音现象可抑制到出货产品的制定规格以下。虽然在本发明 的各实施例中，以半穿透半反射液晶显示器为例，然而并不局，艮，本发明的主 要元件配置可应用于穿透式液晶显示器或反射式液晶显示器，用以改善色偏现
象(color washout)。电压供应装置另可利用栅极驱动器于阵列(gate on array, GOA)的制程方法与显示面板101的显示区AA内的多个元件整合形成，更可 具有较佳空间利用率的优点。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情 况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但 这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
权利要求
1. 一种液晶显示器，其特征在于，包括一显示面板，包括多条扫描线；多条数据线，大体与所述扫描线垂直设置；多个像素，分别与对应的数据线以及扫描线电性连接，所述像素以矩阵方式排列，且每一像素包括一共用配线，用以接收一共用电压；以及一补偿配线，用以接收一稳定电压；以及一电压供应装置，耦接每一像素的该补偿配线，用以持续且对应地供应该稳定电压给每一像素的该补偿配线。
2. 根据权利要求1所述的液晶显示器，其特征在于，第i列像素中的每一 像素更包括一像素晶体管，其栅极耦接第i条扫描线，而其源极则耦接至第i条数据 线，其中i为正整数；一第一液晶电容，其第一端耦接该像素晶体管的漏极，而其第二端则耦接 至一共用电极；以及一储存电容，其第一端耦接该像素晶体管的漏极，而其第二端则耦接至该 共用配线，其中，该像素晶体管、该第一液晶电容以及该储存电容位于一穿透区内。
3. 根据权利要求2所述的液晶显示器，其特征在于，第i列像素中的每一 像素更包括一第一电容，其第一端耦接该像素晶体管的漏极；一第二液晶电容，其第一端耦接该第一电容的第二端，而其第二端则耦接 至该共用电极；以及一第二电容，其第一端耦接该第一电容的第二端，而其第二端则耦接至该 补偿配线，其中，该第一电容、该第二液晶电容以及该第二电容位于一反射区内。
4. 根据权利要求3所述的液晶显示器，其特征在于，该电压供应装置具有多个电压供应单元，且第i个电压供应单元依据一对应的扫描信号以及相位差180度的一第一与一第二时脉信号，而提供正极性或负极性的该稳定电压给第i列或第(i+l)列像素中的每一像素的该补偿配线，其中，该第一与该第二时脉信号的工作周期实质上为该对应的扫描信号的z 致能期间。
5. 根据权利要求4所述的液晶显示器，其特征在于，第i个电压供应单元包括一第一 N型晶体管，其栅极耦接第i条扫描线以接收该对应的扫描信号， 而其源极用以接收该第一时脉信号；一第三电容，其第一端耦接该第一 N型晶体管的漏极，而其第二端则耦 接至该共用配线；一第二N型晶体管，其栅极耦接该第一N型晶体管的漏极，其源极用以 接收正极性的该稳定电压，而其漏极则耦接至第i列或第(i+l)列像素中的每一 像素的该补偿配线；一第三N型晶体管，其栅极耦接第i条扫描线以接收该对应的扫描信号， 而其源极则用以接收该第二时脉信号；一第四电容，其第一端耦接该第三N型晶体管的漏极，而其第二端则耦 接至该共用配线；以及一第四N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以 接收负极性的该稳定电压，而其漏极则耦接至第i列或第(i+l)列像素中的每一 像素的该补偿配线。
6. 根据权利要求3所述的液晶显示器，其特征在于，该电压供应装置具有 多个电压供应单元，且第i个电压供应单元依据一对应的扫描信号、 一第一时 脉信号以及一第二时脉信号，而提供正极性或负极性的该稳定电压给第i列或 第(i+l)列像素中的每一像素的该补偿配线。
7. 根据权利要求6所述的液晶显示器，其特征在于，该第一时脉信号的工 作周期实质上为该对应的扫描信号的致能期间，而该第二时脉信号则持续维持 在致能的状态。
8. 根据权利要求6所述的液晶显示器，其特征在于，第i个电压供应单元 包括一第一 N型晶体管，其栅极与其源极耦接在一起，以接收该第二时脉信号；一第二N型晶体管，其栅极耦接该第一N型晶体管的漏极，其源极用以 接收正极性的该稳定电压，而其漏极则耦接至第i列或第(i+l)列像素中的每一 像素的该补偿配线，-一第三N型晶体管，其栅极耦接第i条扫描线以接收该对应的扫描信号， 而其源极则用以接收该第一时脉信号；一第三电容，其第一端耦接该第三N型晶体管的漏极，而其第二端则耦 接至该共用配线；一第四N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以 接收负极性的该稳定电压，而其漏极则耦接至该第二 N型晶体管的栅极；以 及一第五N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以 接收负极性的该稳定电压，而其漏极则耦接至第i列或第(i+l)列像素中的每一 像素的该补偿配线，其中第i个电压供应单元更依据该对应的扫描信号、该第 一时脉信号以及相位差180度的该第二与一第三时脉信号，而提供正极性或负 极性的该稳定电压给第i列或第(i+l)列像素中的每一像素的该补偿配线。
9. 根据权利要求3所述的液晶显示器，其特征在于，该电压供应装置包括 一第一子电压供应装置，具有多个第一电压供应单元，其中第i个第一电压供应单元依据一对应的扫描信号以及相位差180度的一第一与一第二时脉 信号，而提供正极性的该稳定电压给第i列或第(i+l)列像素中的所有奇像素的 该补偿配线；以及一第二子电压供应装置，具有多个第二电压供应单元，其中第i个第二电 压供应单元依据该对应的扫描信号以及相位差180度的该第一与该第二时脉 信号，而提供负极性的该稳定电压给第i列或第(i+l)列像素中的所有偶像素的 该补偿配线，其中，该第一与该第二时脉信号的工作周期实质上为该液晶显示器的一画 面期间。
10. 根据权利要求9所述的液晶显示器，其特征在于，第i个第一电压供应单元包括一第一 N型晶体管，其栅极耦接第i条扫描线以接收该对应的扫描信号，而其源极用以接收该第一时脉信号；一第三电容，其第一端耦接该第一 N型晶体管的漏极，而其第二端则耦接至该共用电极； 《一第二N型晶体管，其栅极耦接该第一N型晶体管的漏极，其源极用以接收正极性的该稳定电压，而其漏极则耦接至第i列或第(i+l)列像素中的所有奇像素的该补偿配线；一第三N型晶体管，其栅极耦接第i条扫描线以接收该对应的扫描信号，而其源极则用以接收该第二时脉信号；一第四电容，其第一端耦接该第三N型晶体管的漏极，而其第二端则耦接至该共用配线；以及一第四N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以接收负极性的该稳定电压，而其漏极则耦接至第i列或第(i+l)列像素中的所有奇像素的该补偿配线。
11.根据权利要求9所述的液晶显示器，其特征在于，第i个第二电压供应单元包括一第一 N型晶体管，其栅极耦接第i条扫描线以接收该对应的扫描信号，而其源极则用以接收该第一时脉信号；一第三电容，其第一端耦接该第一 N型晶体管的漏极，而其第二端则耦接至该共用配线；一第二N型晶体管，其栅极耦接该第一N型晶体管的漏极，其源极用以接收负极性的该稳定电压，而其漏极则耦接至第i列或第(i+l)列像素中的所有偶像素的该补偿配线；一第三N型晶体管，其栅极耦接第i条扫描线以接收该对应的扫描信号，而其源极则用以接收该第二时脉信号；一第四电容，其第一端耦接该第三N型晶体管的漏极，而其第二端则耦接至该共用配线；以及一第四N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以接收正极性的该稳定电压，而其漏极则耦接至第i列或第(i+l)列像素中的所有偶像素的该补偿配线。
12. 根据权利要求3所述的液晶显示器，其特征在于，该电压供应装置包括一第一子电压供应装置，具有多个第一电压供应单元，其中第i个第一电压供应单元依据一对应的扫描信号、 一第一时脉信号以及一第二时脉信号，而提供正极性的该稳定电压给第i列或第(i+l)列像素中的所有奇像素的该补偿配线；以及一第二子电压供应装置，具有多个第二电压供应单元，其中第i个第二电压供应单元依据该对应的扫描信号、该第一时脉信号以及该第二时脉信号，而提供负极性的该稳定电压给第i列或第(i+l)列像素中的所有偶像素的该补偿配线。
13. 根据权利要求12所述的液晶显示器，其特征在于，该第一时脉信号的工作周期实质上为该液晶显示器的一画面期间，而该第二时脉信号则持续维持在致能的状态。
14. 根据权利要求12所述的液晶显示器，其特征在于，第i个第一电压供应单元包括一第一 N型晶体管，其栅极与其源极耦接在一起，以接收该第二时脉信号 一第二N型晶体管，其栅极耦接该第一N型晶体管的漏极，其源极用以接收正极性的该稳定电压，而其漏极则耦接至第i列或第(i+l)列像素中的所有奇像素的该补偿配线；一第三N型晶体管，其栅极耦接第i条扫描线以接收该对应的扫描信号，而其源极则用以接收该第一时脉信号；一第三电容，其第一端耦接该第三N型晶体管的漏极，而其第二端则耦接至该共用配线；一第四N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以接收负极性的该稳定电压，而其漏极则耦接至该第二 N型晶体管的栅极；以及一第五N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以接收负极性的该稳定电压，而其漏极则耦接至第i列或第(i+l)列像素中的所有奇像素的该补偿配线，其中第i个第一电压供应单元更依据该对应的扫描信号、该第一时脉信号以及相位差180度的该第二与一第三时脉信号，而提供正极性的该稳定电压给第i列或第(i+l)列像素中的所有奇像素的该补偿配线。
15. 根据权利要求12所述的液晶显示器，其特征在于，第i个第二电压供应单元包括一第一 N型晶体管，其栅极与其源极耦接在一起，以接收该第二时脉信号；一第二N型晶体管，其栅极耦接该第一N型晶体管的漏极，其源极用以接收负极性的该稳定电压，而其漏极则耦接至第i列或第(i+l)列像素中的所有偶像素的该补偿配线；一第三N型晶体管，其栅极耦接第i条扫描线以接收该对应的扫描信号，而其源极则用以接收该第一时脉信号；一第三电容，其第一端耦接该第三N型晶体管的漏极，而其第二端则耦接至该共用配线；一第四N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以接收负极性的该稳定电压，而其漏极则耦接至该第二N型晶体管的栅极；一第五N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以接收正极性的该稳定电压，而其漏极则耦接至第i列或第(i+l)列像素中的所有偶像素的该补偿配线，其中第i个第二电压供应单元更依据该对应的扫描信号、该第一时脉信号以及相位差180度的该第二与一第三时脉信号，而提供负极性的该稳定电压给第i列或第(i+l)列像素中的所有偶像素的该补偿配线，其中该第二与该第三时脉信号的工作周期实质上为该对应的扫描信号的致能期间；以及一第六N型晶体管，其栅极与其源极耦接在一起以接收该第三时脉信号，而其漏极则耦接至该第一 N型晶体管的漏极。
16. 根据权利要求3所述的液晶显示器，其特征在于，该电压供应装置包 括一第一子电压供应装置，具有多个第一电压供应单元，其中第i个第一电压供应单元依据一对应的扫描信号以及相位差180度的一第一与一第二时脉信号，而提供正极性的该稳定电压给第i列或第(i+l)列像素中的所有奇像素的该补偿配线；以及第(i+l)个第一电压供应单元依据另一对应的扫描信号以及相位差180度的该第一与该第二时脉信号，而提供正极性的该稳定电压给第(i+l)列或第(i+2)列像素中的所有偶像素的该补偿配线；以及一第二子电压供应装置，具有多个第二电压供应单元，其中第i个第二电压供应单元依据该对应的扫描信号以及相位差180度的该第一与该第二时脉信号，而提供负极性的该稳定电压给第i列或第(i+l)列像素中的所有偶像素的该补偿配线；以及第(i+l)个第二电压供应单元依据所述另一对应的扫描信号以及相位差180度的该第一与该第二时脉信号，而提供负极性的该稳定电压给第(i+l)列或第(i+2)列像素中的所有奇像素的该补偿配线，其中，该第一与该第二时脉信号的工作周期实质上为该液晶显示器的一画面期间。
17. 根据权利要求16所述的液晶显示器，其特征在于，第i个第一电压供应单元包括一第一 N型晶体管，其栅极耦接第i条扫描线以接收该对应的扫描信号，而其源极则用以接收该第一时脉信号；一第三电容，其第一端耦接该第一 N型晶体管的漏极，而其第二端则耦接至该共用配线；一第二N型晶体管，其栅极耦接该第一N型晶体管的漏极，其源极用以接收正极性的该稳定电压，而其漏极则耦接至第i列或第(i+l)列像素中的所有奇像素的该补偿配线；一第三N型晶体管，其栅极耦接第i条扫描线以接收该对应的扫描信号，而其源极则用以接收该第二时脉信号；一第四电容，其第一端耦接该第三N型晶体管的漏极，而其第二端则耦接至该共用配线；以及一第四N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以接收负极性的该稳定电压，而其漏极则耦接至第i列或第(i+l)列像素中的所有奇像素的该补偿配线。
18. 根据权利要求16所述的液晶显示器，其特征在于，第(i+l)个第一电压供应单元包括一第一 N型晶体管，其栅极耦接第(i+l)条扫描线以接收所述另一对应的扫描信号，而其源极则用以接收该第一时脉信号；一第三电容，其第一端耦接该第一 N型晶体管的漏极，而其第二端则耦接至该共用配线； ，一第二N型晶体管，其栅极耦接该第一N型晶体管的漏极，其源极用以接收正极性的该稳定电压，而其漏极则耦接至第(i+l)列或第(i+2)列像素中的所有偶像素的该补偿配线；一第三N型晶体管，其栅极耦接第(i+l)条扫描线以接收所述另一对应的扫描信号，而其源极则用以接收该第二时脉信号；一第四电容，其第一端耦接该第三N型晶体管的漏极，而其第二端则耦接至该共用配线；以及一第四N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以接收负极性的该稳定电压，而其漏极则耦接至第(i+l)列或第(i+2)列像素中的所有偶像素的该补偿配线。
19.根据权利要求16所述的液晶显示器，其特征在于，第i个第二电压供应单元包括一第一 N型晶体管，其栅极耦接第i条扫描线以接收该对应的扫描信号，而其源极则用以接收该第一时脉信号；一第三电容，其第一端耦接该第一 N型晶体管的漏极，而其第二端则耦接至该共用配线；一第二N型晶体管，其栅极耦接该第一N型晶体管的漏极，其源极用以接收负极性的该稳定电压，而其漏极则耦接至第i列或第(i+l)列像素中的所有偶像素的该补偿配线；一第三N型晶体管，其栅极耦接第i条扫描线以接收该对应的扫描信号，而其源极则用以接收该第二时脉信号；一第四电容，其第一端耦接该第三N型晶体管的漏极，而其第二端则耦接至该共用配线；以及 y一第四N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以接收正极性的该稳定电压，而其漏极则耦接至第i列或第(i+l)列像素中的所有偶像素的该补偿配线。
20. 根据权利要求16所述的液晶显示器，其特征在于，第(i+l)个第二电压供应单元包括一第一 N型晶体管，其栅极耦接第(i+l)条扫描线以接收所述另一对应的扫描信号，而其源极则用以接收该第一时脉信号；一第三电容，其第一端耦接该第一 N型晶体管的漏极，而其第二端则耦接至该共用配线；一第二N型晶体管，其栅极耦接该第一N型晶体管的漏极，其源极用以接收负极性的该稳定电压，而其漏极则耦接至第(i+l)列或第(i+2)列像素中的所:有奇像素的该补偿配线；一第三N型晶体管，其栅极耦接第(i+l)条扫描线以接收所述另一对应的扫描信号，而其源极则用以接收该第二时脉信号；一第四电容，其第一端耦接该第三N型晶体管的漏极，而其第二端则耦接至该共用配线；以及一第四N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以接收正极性的该稳定电压，而其漏极则耦接至第(i+l)列或第(i+2)列像素中的所有奇像素的该补偿配线。
21. 根据权利要求3所述的液晶显示器，其特征在于，该电压供应装置包括.'一第一子电压供应装置，具有多个第一电压供应单元，其中第i个第一电压供应单元依据一对应的扫描信号、 一第一时脉信号以及一第二时脉信号，而提供正极性的该稳定电压给第i列或第(i+l)列像素中的所有奇像素的该补偿配线；以及第(i+l)个第一电压供应单元依据另一对应的扫描信号、该第一时脉信号以及该第二时脉信号，而提供正极性的该稳定电压给第(i+l)列或第(i+2)列像素中的所有偶像素的该补偿配线；以及一第二子电压供应装置，具有多个第二电压供应单元，其中第i个第二电压供应单元依据该对应的扫描信号该第一时脉信号以及该第二时脉信号，而提供负极性的该稳定电压给第i列或第(i+l)列像素中的所有偶像素的该补偿配线；以及第(i+l)个第二电压供应单元依据所述另一对应的扫描信号该第一时脉信号以及该第二时脉信号，而提供负极性的该稳定电压给第(i+l)列或第(i+2)列像素中的所有奇像素的该补偿配线。
22. 根据权利要求21所述的液晶显示器，其特征在于，该第一时脉信号的工作周期实质上为该液晶显示器的一画面期间，而该第二时脉信号则持续维持在致能的状态。
23. 根据权利要求21所述的液晶显示器，其特征在于，第i个第一电压供应单元包括一第一 N型晶体管，其栅极与其源极耦接在一起，以接收该第二时脉信号；一第二N型晶体管，其栅极耦接该第一N型晶体管的漏极，其源极用以接收正极性的该稳定电压，而其漏极则耦接至第i列或第(i+l)列像素中的所有奇像素的该补偿配线；一第三N型晶体管，其栅极耦接第i条扫描线以接收该对应的扫描信号，而其源极则用以接收该第一时脉信号；一第三电容，其第一端耦接该第三N型晶体管的漏极，而其第二端则耦接至该共用配线；一第四N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以接收负极性的该稳定电压，而其漏极则耦接至该第二N型晶体管的栅极；一第五N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以接收负极性的该稳定电压，而其漏极则耦接至第i列或第(i+l)列像素中的所有奇像素的该补偿配线，其中第i个第一电压供应单元更依据该对应的扫描信号、该第一时脉信号以及相位差180度的该第二与一第三时脉信号，而提供正极性的该稳定电压给第i列或第(i+l)列像素中的所有奇像素的该补偿配线，其中该第二与该第三时脉信号的工作周期实质上为该对应的扫描信号的致能期间；以及一第六N型晶体管，其栅极与其源极耦接在一起以接收该第三时脉信号，而其漏极则耦接至该第一 N型晶体管的漏极。
24. 根据权利要求21所述的液晶显示器，其特征在于，第(i+l)个第一电压供应单元包括一第一 N型晶体管，其栅极与其源极耦接在一起，以接收该第二时脉信号；一第二N型晶体管，其栅极耦接该第一N型晶体管的漏极，其源极用以接收正极性的该稳定电压，而其漏极则耦接至第(i+l)列或第(i+2)列像素中的所有偶像素的该补偿配线；一第三N型晶体管，其栅极耦接第(i+l)条扫描线以接收所述另一对应的扫描信号，而其源极则用以接收该第一时脉信号；一第三电容，其第一端耦接该第三N型晶体管的漏极，而其第二端则耦接至该共用配线；一第四N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以接收负极性的该稳定电压，而其漏极则耦接至该第二 N型晶体管的栅极；一第五N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以接收负极性的该稳定电压，而其漏极则耦接至第(i+l)列或第(i+2)列像素中的所有偶像素的该补偿配线，其中第(i+l)个第一电压供应单元更依据所述另一对应的扫描信号、该第一时脉信号以及相位差180度的该第二与一第三时脉信号，而提供正极性的该稳定电压给第(i+l)列或第(i+2)列像素中的所有偶像素的该补偿配线，其中，该第二与该第三时脉信号的工作周期实质上为该对应的扫描信号的致能期间；以及一第六N型晶体管，其栅极与其源极耦接在一起以接收该第三时脉信号，而其漏极则耦接至该第一 N型晶体管的漏极。
25.根据权利要求21所述的液晶显示器，其特征在于，第i个第二电压供应单元包括一第一 N型晶体管，其栅极与其源极耦接在一起，以接收该第二时脉信号；一第二N型晶体管，其栅极耦接该第一N型晶体管的漏极，其源极用以接收负极性的该稳定电压，而其漏极则耦接至第i列或第(i+l)列像素中的所有偶像素的该补偿配线；一第三N型晶体管，其栅极耦接第,i条扫描线以接收该对应的扫描信号，而其源极则用以接收该第一时脉信号；一第三电容，其第一端耦接该第三N型晶体管的漏极，而其第二端则耦接至该共用配线；一第四N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以接收负极性的该稳定电压，而其漏极则耦接至该第二N型晶体管的栅极；一第五N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以接收正极性的该稳定电压，而其漏极则耦接至第i列或第(i+l)列像素中的所有偶像素的该补偿配线，其中第i个第二电压供应单元更依据该对应的扫描信号、该第一时脉信号以及相位差180度的该第二与一第三时脉信号，而提供负极性的该稳定电压给第i列或第(i+l)列像素中的所有偶像素的该补偿配线，其中该第二与该第三时脉信号的工作周期实质上为该对应的扫描信号的致能期间；以及一第六N型晶体管，其栅极与其源极耦接在一起以接收该第三时脉信号，而其漏极则耦接至该第一 N型晶体管的漏极。
26.根据权利要求21所述的液晶显示器，其特征在于，第(i+l)个第二电压供应单元包括一第一 N型晶体管，其栅极与其源极耦接在一起，以接收该第二时脉信号；一第二N型晶体管，其栅极耦接该第一N型晶体管的漏极，其源极用以接收负极性的该稳定电压，而其漏极则耦接至第(i+l)列或第(i+2)列像素中的所有奇像素的该补偿配线；一第三N型晶体管，其栅极耦接第(i+l)条扫描线以接收所述另一对应的扫描信号，而其源极则用以接收该第一时脉信号；一第三电容，其第一端耦接该第三N型晶体管的漏极，而其第二端则耦接至该共用配线；一第四N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以接收负极性的该稳定电压，而其漏极则耦接至该第二 N型晶体管的栅极；一第五N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以接收正极性的该稳定电压，而其漏极则耦接至第(i+l)列或第(i+2)列像素中的所有奇像素的该补偿配线，其中第(i十1 )个第二电压供应单元更依据所述另 一对应的扫描信号、该第一时脉信号以及相位差180度的该第二与一第三时脉信号，而提供负极性的该稳定电压给第(i+l)列或第(i+2)列像素中的所有奇像素的该补偿配线，其中该第二与该第三时脉信号的工作周期实质上为该对应的扫描信号的致能期间；以及一第六N型晶体管，其栅极与其源极耦接在一起以接收该第三时脉信号,而其漏极则耦接至该第一 N型晶体管的漏极。
27. 根据权利要求1所述的液晶显示器，其特征在于，第i列像素中的每一像素更包括一像素晶体管，其栅极耦接第i条扫描线，而其源极则耦接至第i条数据线，其中i为正整数；一第一液晶电容，其第一端耦接该像素晶体管的漏极，而其第二端则耦接至一共用电极；一第一储存电容，其第一端耦接该像素晶体管的漏极，而其第二端则耦接至该共用配线以接收正极性的该稳定电压；一辅助共用配线；以及一第二储存电容，其第一端耦接该像素晶体管的漏极，而其第二端则耦接至该辅助共用配线以接收负极性的该稳定电压，其中，该像素晶体管、该第一液晶电容以及该第一与该第二储存电容位于一穿透区内。
28. 根据权利要求27所述的液晶显示器，其特征在于，第i列像素中的每一像素更包括一第一电容，其第一端耦接该像素晶体管的漏极；一第二液晶电容，其第一端耦接该第一电容的第二端，而其第二端则耦接至该共用电极；以及一第二电容，其第一端耦接该第一电容的第二端，而其第二端则耦接至该补偿配线，其中，该第一电容、该第二液晶电容以及该第二电容位于一反射区内。
29. 根据权利要求28所述的液晶显示器，其特征在于，该电压供应装置包括..一第一子电压供应装置，具有多个第一电压供应单元，其中第i个第一电压供应单元依据一对应的扫描信号以及相位差180度的一第一与一第二时脉信号，而提供正极性的该稳定电压给第i列或第(i+l)列像素中的所有奇像素的该补偿配线与该第一储存电容的第二端；以及一第二子电压供应装置，具有多个第二电压供应单元，其中第i个第二电压供应单元依据该对应的扫描信号以及相位差180度的该第一与该第二时脉信号，而提供负极性的该稳定电压给第i列或第(i+l)列像素中的所有偶像素的该补偿配线与该第二储存电容的第二端，其中，该第一与该第二时脉信号的工作周期实质上为该液晶显示器的一画面期间。
30. 根据权利要求29所述的液晶显示器，其特征在于，第i个第一电压供应单元包括一第一 N型晶体管，其栅极耦接第i条扫描线以接收该对应的扫描信号，而其源极则用以接收该第一时脉信号；一第三电容，其第一端耦接该第一 N型晶体管的漏极，而其第二端则耦接至该共用配线；一第二N型晶体管，其栅极耦接该第一N型晶体管的漏极，其源极用以接收正极性的该稳定电压，而其漏极则耦接至第i列或第(i+l)列像素中的所有奇像素的该补偿配线与该第一储存电容的第二端；一第三N型晶体管，其栅极耦接第i条扫描线以接收该对应的扫描信号，而其源极则用以接收该第二时脉信号；一第四电容，其第一端耦接该第三N型晶体管的漏极，而其第二端则耦接至该共用配线；以及一第四N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以接收负极性的该稳定电压，而其漏极则耦接至第i列或第(i+l)列像素中的所有奇像素的该补偿配线与该第一储存电容的第二端。
31. 根据权利要求29所述的液晶显示器，其特征在于，第i个第二电压供应单元包括一第一 N型晶体管，其栅极耦接第i条扫描线以接收该对应的扫描信号，而其源极则用以接收该第一时脉信号；, 一第三电容，其第一端耦接该第一 N型晶体管的漏极，而其第二端则耦接至该共用配线；一第二N型晶体管，其栅极耦接该第一N型晶体管的漏极，其源极用以接收负极性的该稳定电压，而其漏极则耦接至第i列或第(i+l)列像素中的所有偶像素的该补偿配线与该第二储存电容的第二端；一第三N型晶体管，其栅极耦接第i条扫描线以接收该对应的扫描信号，而其源极则用以接收该第二时脉信号；一第四电容，其第一端耦接该第三N型晶体管的漏极，而其第二端则耦接至该共用配线；以及一第四N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以接收正极性的该稳定电压，而其漏极则耦接至第i列或第(i+l)列像素中的所有偶像素的该补偿配线与该第二储存电容的第二端。
32. 根据权利要求28所述的液晶显示器，其特征在于，该电压供应装置包括一第一子电压供应装置，具有多个第一电压供应单元，其中第i个第一电压供应单元依据一对应的扫描信号以及一第一与一第二时脉信号，而提供正极性的该稳定电压给第i列或第(i+l)列像素中的所有奇像素的该补偿配线与该第一储存电容的第二端；以及一第二子电压供应装置，具有多个第二电压供应单元，其中第i个第二电压供应单元依据该对应的扫描信号以及该第一与该第二时脉信号，而提供负极性的该稳定电压给第i列或第(i+l)列像素中的所有偶像素的该补偿配线与该第二储存电容的第二端。
33. 根据权利要求32所述的液晶显示器，其特征在于，该第一时脉信号的工作周期实质上为该液晶显示器的一画面期间，而该第二时脉信号则持续维持在致能的状态。
34. 根据权利要求32所述的液晶显示器，其特征在于，第i个第一电压供应单元包括一第一 N型晶体管，其栅极与其源极耦接在一起，以接收该第二时脉信号；一第二N型晶体管，其栅极耦接该第一N型晶体管的漏极，其源极用以接收正极性的该稳定电压，而其漏极则耦接至第i列或第(i+l)列像素中的所有奇像素的该补偿配线与该第一储存电容的第二端；一第三N型晶体管，其栅极耦接第i条扫描线以接收该对应的扫描信号，而其源极则用以接收该第一时脉信号；一第三电容，其第一端耦接该第三N型晶体管的漏极，而其第二端则耦接至该共用配线；一第四N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以接收负极性的该稳定电压，而其漏极则耦接至该第二 N型晶体管的栅极；一第五N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以接收负极性的该稳定电压，而其漏极则耦接至第i列或第(i+l)列像素中的所有奇像素的该补偿配线与该第一储存电容的第二端，其中第i个第一电压供应单元更依据该对应的扫描信号、该第一时脉信号以及相位差180度的该第二与一第三时脉信号，而提供正极性的该稳定电压给第i列或第(i+l)列像素中的所有奇像素的该补偿配线与该第一储存电容的第二端，其中该第二与该第三时脉信号的工作周期实质上为该对应的扫描信号的致能期间；以及一第六N型晶体管，其栅极与其源极耦接在一起以接收该第三时脉信号，而其漏极则耦接至该第一 N型晶体管的漏极。
35.根据权利要求32所述的液晶显示器，其特征在于，第i个第二电压供应单元包括一第一 N型晶体管，其栅极与其源极耦接在一起，以接收该第二时脉信号 一第二N型晶体管，其栅极耦接该第一N型晶体管的漏极，其源极用以接收负极性的该稳定电压，而其漏极则耦接至第i列或第(i+l)列像素中的所有偶像素的该补偿配线与该第二储存电容的第二端；一第三N型晶体管，其栅极耦接第i条扫描线以接收该对应的扫描信号，而其源极则用以接收该第一时脉信号；一第三电容，其第一端耦接该第三N型晶体管的漏极，而其第二端则耦接至该共用配线；一第四N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以接收负极性的该稳定电压，而其漏极则耦接至该第二N型晶体管的栅极；一第五N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以接收正极性的该稳定电压，而其漏极则耦接至第i列或第(i+l)列像素中的所有偶像素的该补偿配线与该第二储存电容的第二端，其中第i个第二电压供应单元更依据该对应的扫描信号、该第一时脉信号以及相位差180度的该第二与一第三时脉信号，而提供负极性的该稳定电压给第i列或第(i+l)列像素中的所有偶像素的该补偿配线与该第二储存电容的第二端，其中该第二与该第三时脉信号的工作周期实质上为该对应的扫描信号的致能期间；以及一第六N型晶体管，其栅极与其源极耦接在一起以接收该第三时脉信号，而其漏极则耦接至该第一 N型晶体管的漏极。
36. 根据权利要求28所述的液晶显示器，其特征在于，该电压供应装置包括一第一子电压供应装置，具有多个第一电压供应单元，其中第i个第一电压供应单元依据一对应的扫描信号以及相位差180度的一第一与一第二时脉信号，而提供正极性的该稳定电压给第i列或第(i+l)列像素中的所有奇像素的该补偿配线与该第一储存电容的第二端；以及第(i+l)个第一电压供应单元依据另一对应的扫描信号以及相位差180度的该第一与该第二时脉信号，而提供正极性的该稳定电压给第(i+l)列或第(i+2)列像素中的所有偶像素的该补偿配线与该第一储存电容的第二端；以及一第二子电压供应装置，具有多个第二电压供应单元，其中第i个第二电压供应单元依据该对应的扫描信号以及相位差180度的该第一与该第二时脉信号，而提供负极性的该稳定电压给第i列或第(i+l)列像素中的所有偶像素的该补偿配线与该第二储存电容的第二端；以及第(i+l)个第二电压供应单元依据所述另一对应的扫描信号以及相位差180度的该第一与该第二时脉信号，而提供负极性的该稳定电压给第(i+l)列或第(i+2)列像素中的所有奇像素的该补偿配线与该第二储存电容的第二端，其中，该第一与该第二时脉信号的工作周期实质上为该液晶显示器的一画面期间。
37. 根据权利要求36所述的液晶显示器，其特征在于，第i个第一电压供应单元包括一第一 N型晶体管，其栅极耦接第i条扫描线以接收该对应的扫描信号，而其源极则用以接收该第一时脉信号；一第三电容，其第一端耦接该第一 N型晶体管的漏极，而其第二端则耦接至该共用配线；一第二N型晶体管，其栅极耦接该第一N型晶体管的漏极，其源极用以接收正极性的该稳定电压，而其漏极则耦接至第i列或第(i+l)列像素中的所有奇像素的该补偿配线与该第一储存电容的第二端；一第三N型晶体管，其栅极耦接第i条扫描线以接收该对应的扫描信号，而其源极则用以接收该第二U寸脉信号；一第四电容，其第一端耦接该第三N型晶体管的漏极，而其第二端则耦接至该共用配线；以及一第四N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以接收负极性的该稳定电压，而其漏极则耦接至第i列或第(i+l)列像素中的所有奇像素的该补偿配线与该第一储存电容的第二端。
38. 根据权利要求36所述的液晶显示器，其特征在于，第(i+l)个第一电压供应单元包括一第一 N型晶体管，其栅极耦接第(i+l)条扫描线以接收所述另一对应的扫描信号，而其源极则用以接收该第一时脉信号；一第三电容，其第一端耦接该第一 N型晶体管的漏极，而其第二端则耦接至该共用配线；一第二N型晶体管，其栅极耦接该第一N型晶体管的漏极，其源极用以接收正极性的该稳定电压，而其漏极则耦接至第(i+l)列或第(i+2)列像素中的所有偶像素的该补偿配线与该第一储存电容的第二端；一第三N型晶体管，其栅极耦接第(i+l)条扫描线以接收所述另一对应的扫描信号，而其源极则用以接收该第二时脉信号；一第四电容，其第一端耦接该第三N型晶体管的漏极，而其第二端则耦接至该共用配线；以及一第四N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以接收负极性的该稳定电压，而其漏极则耦接至第(i+l)列或第(i+2)列像素中的所有偶像素的该补偿配线与该第一储存电容的第二端。
39. 根据权利要求36所述的液晶显示器，其特征在于，第i个第二电压供应单元包括一第一 N型晶体管，其栅极耦接第i条扫描线以接收该对应的扫描信号，而其源极则用以接收该第一时脉信号；一第三电容，其第一端耦接该第一 N型晶体管的漏极，而其第二端则耦接至该共用配线；一第二N型晶体管，其栅极耦接该第一N型晶体管的漏极，其源极用以接收负极性的该稳定电压，而其漏极则耦接至第i列或第(i+l)列像素中的所有偶像素的该补偿配线与该第二储存电容的第二端；一第三N型晶体管，其栅极耦接第i条扫描线以接收该对应的扫描信号，而其源极则用以接收该第二时脉信号；一第四电容，其第一端耦接该第三N型晶体管的漏极，而其第二端则耦接至该共用配线；以及一第四N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以接收正极性的该稳定电压，而其漏极则耦接至第i列或第(i+l)列像素中的所有偶像素的该补偿配线与该第二储存电容的第二端。
40. 根据权利要求36所述的液晶显示器，其特征在于，第(i+l)个第二电压供应单元包括一第一 N型晶体管，其栅极耦接第(i+l)条扫描线以接收所述另一对应的扫描信号，而其源极则用以接收该第一时脉信号；一第三电容，其第一端耦接该第一 N型晶体管的漏极，而其第二端则耦接至该共用配线；一第二N型晶体管，其栅极耦接该第一N型晶体管的漏极，其源极用以接收负极性的该稳定电压，而其漏极则耦接至第(i+l)列或第(i+2)列像素中的所有奇像素的该补偿配线与该第二储存电容的第二端；一第三N型晶体管，其栅极耦接第(i+l)条扫描线以接收所述另一对应的扫描信号，而其源极则用以接收该第二时脉信号；一第四电容，其第一端耦接该第三N型晶体管的漏极，而其第二端则耦接至该共用配线；以及一第四N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以接收正极性的该稳定电压，而其漏极则耦接至第(i+l)列或第(i+2)列像素中的所有奇像素的该补偿配线与该第二储存电容的第二端。
41. 根据权利要求28所述的液晶显示器，其特征在于，该电压供应装置包括一第一子电压供应装置，具有多个第一电压供应单元，其中第i个第一 电压供应单元依据一对应的扫描信号以及一第一与一第二时脉信号，而提供正极性的该稳定电压给第i列或第(i+l)列像素中的所有奇像素的该补偿配线与该第一储存电容的第二端；以及第(i+l)个第一电压供应单元依据另一对应的扫描信号以及该第一与该第二时脉信号，而提供正极性的该稳定电压给第(i+l)列或第(i+2)列像素中的所有偶像素的该补偿配线与该第一储存电容的第二端；以及一第二子电压供应装置，具有多个第二电压供应单元，其中第i个第二电压供应单元依据该对应的扫描信号以及该第一与该第二时脉信号，而提供负极性的该稳定电压给第i列或第(i+l)列像素中的所有偶像素的该补偿配线与该第二储存电容的第二端；以及第(i+l)个第二电压供应单元依据所述另一对应的扫描信号以及该第一与该第二时脉信号，而提供负极性的该稳定电压给第(i+l)列或第(i+2)列像素中的所有奇像素的该补偿配线与该第二储存电容的第二端。
42. 根据权利要求41所述的液晶显示器，其特征在于，该第一时脉信号的工作周期实质上为该液晶显示器的一画面期间，而该第二时脉信号则持续维持在致能的状态。
43. 根据权利要求41所述的液晶显示器，其特征在于，第i个第一电压供应单元包括一第一 N型晶体管，其栅极与其源极耦接在一起，以接收该第二时脉信号；一第二N型晶体管，其栅极耦接该第一N型晶体管的漏极，其源极用以接收正极性的该稳定电压，而其漏极则耦接至第i列或第(i+l)列像素中的所有奇像素的该补偿配线与该第一储存电容的第二端；一第三N型晶体管，其栅极耦接第i条扫描线以接收该对应的扫描信号，而其源极则用以接收该第一时脉信号；一第三电容，其第一端耦接该第三N型晶体管的漏极，而其第二端则耦接至该共用配线；一第四N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以接收负极性的该稳定电压，而其漏极则耦接至该第二N型晶体管的栅极；一第五N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以接收负极性的该稳定电压，而其漏极则耦接至第i列或第(i+l)列像素中的所有奇像素的该补偿配线与该第一储存电容的第二端，其中第i个第一电压供应单元更依据该对应的扫描信号、该第一时脉信号以及相位差180度的该第二与一第三时脉信号，而提供正极性的该稳定电压给第i列或第(i+l)列像素中的所有奇像素的该补偿配线与该第一储存电容的第二端，其中该第二与该第三时脉信号的工作周期实质上为该对应的扫描信号的致能期间；以及一第六N型晶体管，其栅极与其源极耦接在一起以接收该第三时脉信号，而其漏极则耦接至该第一 N型晶体管的漏极。
44.根据权利要求41所述的液晶显示器，其特征在于，第(i+l)个第一电压供应单元包括一第一 N型晶体管，其栅极与其源极耦接在一起，以接收该第二时脉信号；一第二N型晶体管，其栅极耦接该第一N型晶体管的漏极，其源极用以接收正极性的该稳定电压，而其漏极则耦接至第(i+l)列或第(i+2)列像素中的所有偶像素的该补偿配线与该第一储存电容的第二端；一第三N型晶体管，其栅极耦接第(i+l)条扫描线以接收所述另一对应的扫描信号，而其源极则用以接收该第一时脉信号；一第三电容，其第一端耦接该第三N型晶体管的漏极，而其第二端则耦接至该第一共用配线；一第四N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以接收负极性的该稳定电压，而其漏极则耦接至该第二 N型晶体管的栅极；一第五N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以接收负极性的该稳定电压，而其漏极则耦接至第(i+l)列或第(i+2)列像素中的所有偶像素的该补偿配线与该第一储存电容的第二端，其中第(i+l)个第一电压供应单元更依据所述另一对应的扫描信号、该第一时脉信号以及相位差180度的该第二与一第三时脉信号，而提供正极性的该稳定电压给第(i+l)列或第(i+2)列像素中的所有偶像素的该补偿配线与该第一储存电容的第二端，其中该第二与该第三时脉信号的工作周期实质上为该对应的扫描信号的致能期间；以及一第六N型晶体管，其栅极与其源极耦接在一起以接收该第三时脉信号，而其漏极则耦接至该第一 N型晶体管的漏极。
45. 根据权利要求41所述的液晶显示器，其特征在于，第i个第二电压供应单元包括一第一 N型晶体管，其栅极与其源极耦接在一起，以接收该第二时脉信号； z一第二N型晶体管，其栅极耦接该第一N型晶体管的漏极，其源极用以接收负极性的该稳定电压，而其漏极则耦接至第i列或第(i+l)列像素中的所有偶像素的该补偿配线与该第二储存电容的第二端；一第三N型晶体管，其栅极耦接第i条扫描线以接收该对应的扫描信号，而其源极则用以接收该第一时脉信号；一第三电容，其第一端耦接该第三N型晶体管的漏极，而其第二端则耦接至该共用配线；一第四N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以接收负极性的该稳定电压，而其漏极则耦接至该第二N型晶体管的栅极；一第五N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以接收正极性的该稳定电压，而其漏极则耦接至第i列或第(i+l)列像素中的所有偶像素的该补偿配线与该第二储存电容的第二端，其中第i个第二电压供应单元更依据该对应的扫描信号、该第一时脉信号以及相位差180度的该第二与一第三时脉信号，而提供负极性的该稳定电压给第i列或第(i+l)列像素中的所有偶像素的该补偿配线与该第二储存电容的第二端，其中该第二与该第三时脉信号的工作周期实质上为该对应的扫描信号的致能期间；以及一第六N型晶体管，其栅极与其源极耦接在一起以接收该第三时脉信号，而其漏极则耦接至该第一 N型晶体管的漏极。
46. 根据权利要求41所述的液晶显示器，其特征在于，第(i+l)个第二电压供应单元包括一第一 N型晶体管，其栅极与其源极耦接在一起，以接收该第二时脉信号；一第二N型晶体管，其栅极耦接该第一N型晶体管的漏极，其源极用以接收负极性的该稳定电压，而其漏极则耦接至對i+l)列或對i+2)列像素中的所有奇像素的该补偿配线与该第二储存电容的第二端；一第三N型晶体管，其栅极耦接第(i+l)条扫描线以接收所述另一对应的扫描信号，而其源极则用以接收该第一时脉信号；一第三电容，其第一端耦接该第三N型晶体管的漏极，而其第二端则耦接至该共用配线；一第四N型晶体管，其if极耦接该第三N型晶体管的漏极，其源极用以接收负极性的该稳定电压，而其漏极则耦接至该第二N型晶体管的栅极；一第五N型晶体管，其栅极耦接该第三N型晶体管的漏极，其源极用以接收正极性的该稳定电压，而其漏极则耦接至第(i+l)列或第(i+2)列像素中的所有奇像素的该补偿配线与该第二储存电容的第二端，其中第(i+l)个第二电压供应单元更依据所述另一对应的扫描信号、该第一时脉信号以及相位差180度的该第二与一第三时脉信号，而提供负极性的该稳定电压给第(i+l)列或第(i+2)列像素中的所有奇像素的该补偿配线与该第二储存电容的第二端，其中，该第二与该第三时脉信号的工作周期实质上为该对应的扫描信号的致能期间；以及一第六N型晶体管，其栅极与其源极耦接在一起以接收该第三时脉信号，而其漏极则耦接至该第一 N型晶体管的漏极。
47. 根据权利要求1所述的液晶显示器，其特征在于，该显示面板为一单一晶穴间距的半穿透半反射液晶显示面板。
48. —种液晶显示器，其特征在于，包括一显示面板，包括多条扫描线；多条数据线，大体与所述扫描线垂直设置；多个像素，分别与对应的数据线以及扫描线电性连接，所述像素以矩阵方式排列，且每一像素包括一共用配线，用以接收一共用电压；一补偿配线；一像素晶体管，其栅极耦接第i条扫描线，而其源极则耦接至第i条数据线，其中i为正整数；一第一液晶电容，其第一端耦接该像素晶体管的漏极，而其第二端则耦接至一共用电极；一第一储存电容，其第一端耦接该像素晶体管的漏极，而其第二端则耦接至该共用配线；一辅助共用配线；一第二储存电容，其第一端耦接该像素晶体管的漏极，而其第二端则耦接至该辅助共用配线；一第一电容，其第一端耦接该像素晶体管的漏极；一第二液晶电容，其第一端耦接该第一电容的第二端，而其第二端则耦接至该共用电极；以及一第二电容，其第一端耦接该第一电容的第二端，而其第二端则耦接至该补偿配线；以及一电压供应装置，耦接每一像素的该补偿配线，该电压供应装置包括.-一第一子电压供应装置，具有多个第一电压供应单元，其中第i个第一电压供应单元耦接第i列或第(i+l)列像素中的所有奇像素的该补偿配线与该第一储存电容的第二端；以及一第二子电压供应装置，具有多个第二电压供应单元，其中第i个第二电压供应单元耦接第i列或第(i+l)列像素中的所有偶像素的该补偿配线与该第二储存电容的第二端。
全文摘要
本发明公开一种液晶显示器，其包括显示面板与电压供应装置。所述显示面板包括多条扫描线、多条大体与所述多条扫描线垂直设置的数据线，以及多个像素。所述多个像素分别与对应的数据线以及扫描线电性连接，且以矩阵方式排列。每一像素包括共用配线与补偿配线，其中所述共用配线位于穿透区内，用以接收一共用电压；而所述补偿配线位于反射区内，用以接收一稳定电压。所述电压供应装置耦接每一像素的补偿配线，用以持续且对应地供应所述稳定电压给每一像素的补偿配线。
文档编号G02F1/1362GK101546083SQ200910135240
公开日2009年9月30日 申请日期2009年4月21日 优先权日2009年4月21日
发明者刘匡祥, 刘圣超, 林敬桓, 林祥麟, 许时嘉 申请人:友达光电股份有限公司