专利名称：形成像素结构的方法
技术领域：
本发明涉及一种形成像素结构的方法，且特别涉及一种形成屏蔽位于数据线上方 (shield above data line, SAD)的像素结构的方法。
背景技术：
在液晶显示器的制造上，元件像素开口率的大小直接影响到背光源的利用率，也 影响到面板的显示亮度。影响开口率大小的主要因素，在于像素电极(Pixel electrode) 与数据线(data line)之间的距离。但是，当像素与数据线过于接近时，其所受到的杂散电 容(capacitance between pixel and data line, Cpd)会变大，导至文像素电极上充饱的电 荷在下个帧(frame)转换前，会因数据线传送不同电压，而产生串音效应(cross talk)。
为减少杂散电容的效应，已有许多方式被研究，例如当像素电极与数据线间有稳 定电场作为屏蔽时，可降低数据线对像素电极的寄生电容(parasiticc即acitance)。以 下即以图l及图2说明公知具有遮蔽电极的像素结构。图l为公知像素结构的俯视图，图 2为图1沿剖面线Z-Z'切割所得的剖面示意图。如图l及图2所示，像素结构包括下基 板10、扫描线12、共同电极14、栅极绝缘层32、沟道层16、数据线18、漏极电极20、保护层 (passivationlayer)34、像素电极28、连接层30、上基板40、黑色矩阵(black matrix)42、 彩色滤光片44与共同电极46 。 扫描线12与共同电极14均由第一导电层所形成，设置于下基板10上。其中，各 扫描线12可横向延伸而跨越多个次像素区域。各扫描线12具有多个栅极电极部分，分别 对应各次像素区域。共同电极14对应于各次像素区域的三边而设置，且不连接也不跨越扫 描线12。栅极绝缘层32全面覆盖于扫描线12与共同电极14上，而沟道层16则设置于栅 极绝缘层32上方，对应于扫描线12的各栅极电极部分。数据线18与漏极电极20均由第 二导电层所形成，设置于扫描线12、共同电极14、栅极绝缘层32与沟道层16之上。数据线 18可纵向延伸而跨越扫描线12。各数据线18具有多个源极电极部分，源极电极部分与漏 极电极20均接触沟道层16，以形成薄膜晶体管的结构。 保护层34覆盖栅极绝缘层32、沟道层16、数据线18与漏极电极20，具有接触孔 22、接触孔24与接触孔26。各次像素区域中均设置有一个接触孔22，用以暴露出漏极电极 20，而像素结构中仅一个次像素区域中设置有接触孔24与接触孔26，用以暴露出共同电极 14。像素电极28与连接层30均由透明导电层所形成，设置于保护层34上。像素电极28 通过接触孔22连接，而漏极电极20与上基板40的共同电极46搭配而控制液晶材料。连 接层30对应于接触孔24与接触孔26而仅位于单一次像素区域中。连接层30跨越扫描线 12，通过接触孔24与接触孔26而串连不同像素结构的共同电极14。 黑色矩阵42位于上基板40的内侧，对应于各次像素区域而设置，用以遮蔽漏光 区。各彩色滤光片44也对应于各次像素区域而设置，可具有各种所需的色彩，搭配次像素 区域所提供的灰度亮度而呈像。 共同电极14位于数据线18下方，作为遮蔽电极之用，形成屏蔽位于数据线下方(shield under data line, SUD)的像素结构。虽然共同电极14可降低数据线18对像素 电极28的寄生电容效应，使像素电极28与共同电极14得以部分重叠，然而在此结构中，各 导电结构之间仍须具有一段适当的间距，更具体地说，各导电结构的布局具有下列限制
(1)由于扫描线12与共同电极14均由第一导电层所形成，为考虑工艺良率问题， 扫描线12与共同电极14两者间需距离一定的间距。 (2)为避免信号耦合产生杂散电容，像素电极28与数据线18之间需保持一定的间 距。 (3)同理，为避免信号耦合产生杂散电容，像素电极28与扫描线12之间需保持一 定的间距。 (4)由于连接层30的存在会减少像素电极28的面积，为了避免开口率大幅下降， 共同电极14仅能在单一次像素区域中利用连接层30进行连接，也即仅能在单一次像素区 域中制作网状连接。 因此，公知像素结构仍需要较大面积的黑色矩阵来遮蔽漏光区，使得开口率无法 有效降低。
发明内容
本发明的目的就是在提供一种形成像素结构的方法，进而解决前述公知问题。
本发明提出一种形成像素结构的方法，此方法首先提供基板，于基板上形成图案 化第一导电层，包括扫描线与数据线段。之后，于扫描线与数据线段上形成栅极绝缘层。接 着，于栅极绝缘层上形成沟道层，再于沟道层与栅极绝缘层上形成第二导电层。然后，去除 部分的第二导电层，以形成源极电极、漏极电极与共同电极，其中共同电极部分重叠于扫描 线与数据线段。其后于沟道层、栅极绝缘层、源极电极、漏极电极与共同电极上形成介电层。 随后去除部分的介电层与部分的栅极绝缘层，以形成第一开口，其中第一开口暴露出部分 的源极电极与数据线段。接着，于介电层上形成透明导电层，之后再去除部分的透明导电 层，以形成像素电极与连接层，其中连接层通过第一开口而电连接源极电极与数据线段。
根据上述方法，本发明仅需利用五道光掩模即可制作出SAD的像素结构。本发明 可利用连接层来连结第一导电层的数据线段与第二导电层的源极电极，作为传输数据信号 的数据线；可利用第二导电层的共同电极屏蔽像素电极与第一导电层的数据线段之间的信 号耦合；且可利用第二导电层的共同电极屏蔽像素电极与第一导电层的扫描线之间的信号 耦合。再者，因为SAD结构的共同电极与像素电极间的电容可以仅相隔一层介电层，而SUD 结构的共同电极与像素电极间的电容至少相隔两层介电层，所以SAD结构所需要的电容电 极板的面积较小。据此，本发明可以大幅提升像素结构的开口率，提供更好的显示效果。此 外，由于开口率的提升，本发明的各个像素结构或各个次像素结构均可利用共同电极而形 成网状连接(mesh common electrode)效果，因此可靠度与电性传输能力也可同时提升。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例， 并配合附图，作详细说明如下。
图1为公知像素结构的俯视图。
图2为图1沿剖面线Z-Z'切割所得的剖面示意图。 图3至图12B为本发明一较佳实施例形成像素结构的方法示意图。 图13至图15为本发明另一较佳实施例形成像素结构的方法示意图。 上述附图中的附图标记说明如下 10 :下基板 12、112:扫描线 14、46、118 :共同电极 16、116:沟道层 18 :数据线 20、120:漏极电极 22 、24、26 :接触孔 28、128:像素电极 30、130、131、230、231 :连接层 32、132、232 :栅极绝缘层 34 :保护层 36 :液晶层 40 :上基板 42 :黑色矩阵 44 :彩色滤光片 110 :基板 114、214、219 :数据线段 118a:第一电极条 118b:第二电极条 118c:第三电极条 119:源极电极 124、126、224、226 :第一开口 122:第二开口 134、234:介电层 S :源极接触区 D :漏极接触区
具体实施例方式
下文依本发明形成像素结构的方法，特举实施例配合附图作详细说明，但所提供 的实施例并非用以限制本发明所涵盖的范围，而方法流程步骤描述非用以限制其执行的顺 序，任何由方法步骤重新组合的执行流程，所产生具有均等功效的方法，都为本发明所涵盖 的范围。其中附图仅以说明为目的，并未依照原尺寸作图。 请参照图3至图12B，图3至图12B为本发明一较佳实施例形成像素结构的方法 示意图。其中，图3、图5、图7、图9与图11为布局示意图，图4A、图6A、图8A、图IOA与图 12A分别为图3、图5、图7、图9与图11沿剖面线A-A'切割所得的剖面示意图，而图4B、图6B、图8B、图10B与图12B分别为图3、图5、图7、图9与图11沿剖面线B-B'、剖面线C-C' 与剖面线D-D'切割所得的剖面示意图。附图中相同的元件或部位沿用相同的符号来表示。 为了清楚显示出本发明的布局结构，本实施例的栅极绝缘层、介电层与透明导电层均以透 视方式示出，然而实际上栅极绝缘层与介电层并不局限为透明材料。 如图3、图4A与图4B所示，首先提供基板110，基板110可定义有一个或多个像素 区域，而各像素区域内可进一步定义出一个或多个次像素区域。图中仅示出一个次像素区 域作为表示，而于本实施例中，基板110上的各个次像素区域均可具有相似的结构。各次像 素区域将可对应一个彩色滤光片(图未示)，搭配液晶材料与背光源的控制而可以呈现单 一色彩的各种灰度亮度，各像素区域则可能对应至一个或多个彩色滤光片，可通过不同颜 色的彩色滤光片而呈现出更丰富的色彩。 其后于基板110上形成图案化第一导电层，例如先全面沉积第一导电层，再去除 部分的第一导电层而成为图案化第一导电层。图案化第一导电层包括扫描线112与数据线 段114。以一个像素阵列为例，形成扫描线112与数据线段114的步骤可包括形成多条数 据线段114与多条扫描线112。各扫描线112可横向延伸而跨越多个像素区域与次像素区 域，而数据线段114可位于扫描线112的相对两侧，大致上与扫描线112垂直设置，并对应 至各次像素区域的两侧边。各扫描线112可具有一个或多个栅极电极部分，分别对应各次 像素区域。 如图5、图6A与图6B所示，之后，形成栅极绝缘层132，全面覆盖于扫描线112与 数据线段114上。接着，于栅极绝缘层132上形成沟道层116。沟道层116设置于栅极绝缘 层132上方，且对应于扫描线112的各栅极电极部分。形成沟道层116的步骤可包括先于 栅极绝缘层132上形成半导体层，例如多晶硅层或非晶硅层，再去除部分的半导体层，以形 成沟道层116，使沟道层116可以部分重叠于扫描线112的栅极电极部分。此外，形成沟道 层116之后也可针对沟道层116进行进一步的掺杂工艺。 如图7、图8A与图8B所示，然后，于沟道层116与栅极绝缘层132上形成第二导电 层，设置于扫描线112、数据线段114、栅极绝缘层132与沟道层116之上，再去除部分的第 二导电层，以形成源极电极119、漏极电极120与共同电极118，其中共同电极118可部分重 叠于扫描线112与数据线段114，且源极电极119可不重叠数据线段114。
去除部分的第二导电层之后，源极电极119与漏极电极120均可接触沟道层116， 例如分别接触沟道层116的源极接触区S与漏极接触区D，以形成薄膜晶体管的结构。源极 电极119可纵向延伸而跨越扫描线112，并且邻近或甚至部分重叠于两侧的数据线段114。
共同电极118位于数据线段114与扫描线112上方，可作为遮蔽电极之用，形成 SAD的像素结构。以本实施例为例，共同电极118可形成网状电极结构，环绕各个次像素区 域的四边，但不限于此。更具体地说，本实施例的共同电极118可包括第一电极条118a、第 二电极条118b与第三电极条118c。第一电极条118a平行且部分重叠于扫描线112 ;第二 电极条118b平行于扫描线112，且部分重叠于扫描线112与像素电极128，第一电极条118a 与第二电极条118b分别设置于扫描线112的相对两侧；第三电极条118c平行于数据线段 114，且部分重叠于数据线段114与像素电极128。位于第一、第二与第三电极条118a、118b、 118c间的第二导电层并未被蚀刻去除，例如第一、第二与第三电极条118a、118b、118c间可 利用C字型的第二导电层作连接，因此可以使第一、第二与第三电极条118a、118b、118c彼
7此连接而形成网状电极。 如图9、图10A与图10B所示，其后可于沟道层116、栅极绝缘层132、源极电极119、 漏极电极120与共同电极118上形成介电层134，再去除部分的介电层134与部分的栅极绝 缘层132，以于各次像素区域中形成第一开口 124、126与第二开口 122。介电层134主要可 作为各元件的保护层，提升像素结构的可靠度。此外，介电层134也可作为存储电容的介电 层。第一开口 124、126可分别位于扫描线112的相对两侧，且第一开口 124、126分别用以 暴露出源极电极119的相对两端，其中第一开口 124与第一开口 126均可暴露出部分的源 极电极119与数据线段114。第二开口 122则可暴露出部分的漏极电极120。
换言之，于第一开口 124、126会同时去除部分的介电层134与部分的栅极绝缘层 132 ;而于第二开口 122处主要则是去除部分的介电层134，可不需去除栅极绝缘层132。因 此，此处的去除步骤可以利用半透光掩模或半色调光掩模进行，但不限于此。例如，可先于 介电层134上形成光致抗蚀剂层，利用半透光掩模或半色调光掩模作为掩模而图案化光致 抗蚀剂层；再利用图案化的光致抗蚀剂层作为蚀刻掩模而进行各向异性蚀刻工艺，以同时 形成第一开口 124、126与第二开口 122。在其他实施例中也可不需利用半透光掩模或半色 调光掩模进行此步骤，例如可利用两次以上的图案化工艺形成第一开口 124U26与第二开 口 122，或是利用蚀刻选择比的控制而同时形成第一开口 124U26与第二开口 122。
如图11、图12A与图12B所示，接着，于介电层134上形成透明导电层，例如是由 铟锡氧化物(ITO)或铟锌氧化物(IZO)所构成，再去除部分的透明导电层，以形成像素电极 128与连接层130、131。像素电极128通过第二开口 122连接而漏极电极120，用以与彩色 滤光片基板的共同电极搭配而控制液晶层。连接层130与连接层131均不需跨越扫描线 112，仅需分别对应第一开口 124与第一开口 126而设置，直接通过第一开口 124与第一开 口 126而电连接源极电极119与两侧的数据线段114，进而达到串连不同像素结构的数据线 段114的目的。 本发明可利用连接层、数据线段与源极电极的连接作为传输数据信号的数据线， 但其具体连接方式不需局限于前述实施例与附图。请参照图13至图15，图13至图15为本 发明另一较佳实施例形成像素结构的方法示意图。其中，图13至图14为布局示意图，而图 15为图14沿剖面线E-E'切割所得的剖面示意图。为清楚显示出本实施例的特点，本实施 例与前述实施例的相似处不再赘述。为了清楚显示出本发明的布局结构，本实施例的栅极 绝缘层、介电层与源极电极均以透视方式示出，然而实际上栅极绝缘层、介电层与源极电极 并不局限为透明材料。 如图13所示，本实施例与前述实施例的主要差别处在于第一开口 224、226、连接 层230、231、数据线段214与数据线段219的形状与位置。其中，数据线段214与扫描线均 由第一导电层所形成，而数据线段219、共同电极与漏极电极均由第二导电层所形成。数据 线段219可以跨越沟道层而兼作源极电极之用，也可另外电连接至源极电极。数据线段214 与数据线段219在相邻处均具有较大的布局面积，且数据线段219可部分重叠于数据线段 214。第一开口 224与第一开口均226跨越了数据线段219与数据线段214的重叠处，并且 同时暴露出数据线段219与数据线段214的表面。如图14与图15所示，连接层230与连接 层231分别对应于第一开口 224与第一开口 226而设置，可通过栅极绝缘层232与介电层 234的第一开口 224与第一开口 226直接接触数据线段214与数据线段219，使连接层230、
8231、数据线段214与数据线段219彼此连接而作为传输数据信号的数据线。由于数据线段 214与数据线段219间距极小，且均在第一开口 224内，因此数据线不会因为连接层230使 用IT0等材料而造成信号的延迟，而连接层231也同。
综上所述，本发明所形成的像素结构具有以下优势 (1)本发明可利用连接层、第一导电层的数据线段与第二导电层的源极电极的连 接作为传输数据信号的数据线。 (2)可利用第二导电层的共同电极屏蔽像素电极与第一导电层的数据线段之间的 信号耦合，减少产生杂散电容的机会，所以像素电极可以邻近或甚至部分重叠于两侧的数 据线段。 (3)可利用第二导电层的共同电极屏蔽像素电极与第一导电层的扫描线之间的信 号耦合，减少产生杂散电容的机会，所以像素电极可以邻近或甚至部分重叠于两侧的扫描 线。 (4)由于连接层与第一开口所占的面积微小，且位置邻近于薄膜晶体管，所以不易 影响到像素电极的面积，进而维持开口率。
(5)本发明的各个像素结构或各个次像素结构均可直接利用共同电极而形成网状
连接结构，因此不但能避免开口率大幅下降，可靠度与电性传输能力也可同时提升。 (6)因为SAD结构的共同电极与像素电极间的电容可以仅相隔一层介电层，而SUD
结构的共同电极与像素电极间的电容至少相隔两层介电层，所以SAD结构所需要的电容电
极板的面积较小。 据此，本发明可以大幅提升像素结构的开口率，提供更好的显示效果。此外，本发 明仅需利用五道光掩模即可制作出SAD的像素结构，因此更具有工艺简易的优点，有利于 提升产品良率与降低成本。 虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域普 通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保 护范围当视所附的权利要求所界定的范围为准。
9
权利要求
一种形成像素结构的方法，包括提供一基板；于该基板上形成一图案化第一导电层，包括一扫描线与一数据线段；于该扫描线与该数据线段上形成一栅极绝缘层；于该栅极绝缘层上形成一沟道层；于该沟道层与该栅极绝缘层上形成一第二导电层；去除部分的该第二导电层，以形成一源极电极、一漏极电极与一共同电极，其中该共同电极部分重叠于该扫描线与该数据线段；于该沟道层、该栅极绝缘层、该源极电极、该漏极电极与该共同电极上形成一介电层；去除部分的该介电层与部分的该栅极绝缘层，以形成一第一开口，其中该第一开口暴露出部分的该源极电极与该数据线段；于该介电层上形成一透明导电层；以及去除部分的该透明导电层，以形成一像素电极与一连接层，其中该连接层通过该第一开口而电连接该源极电极与该数据线段。
2. 如权利要求1所述的方法，其中形成该扫描线与该数据线段的步骤包括形成至少两条数据线段，分别位于该扫描线的相对两侧。
3. 如权利要求2所述的方法，其中去除部分的该第二导电层的步骤包括使该源极电极跨越该扫描线。
4. 如权利要求3所述的方法，其中去除部分的该介电层与部分的该栅极绝缘层的步骤包括形成至少两个第一开口 ，分别位于该扫描线的相对两侧，且所述第一开口分别暴露出该源极电极的相对两端。
5. 如权利要求4所述的方法，其中去除部分的该透明导电层的步骤包括形成至少两个连接层，分别对应所述第一开口 ，所述连接层通过所述第一开口而电连接该源极电极与所述数据线段。
6. 如权利要求1所述的方法，其中去除部分的该介电层与部分的该栅极绝缘层的步骤包括形成一第二开口，对应于该漏极电极，且该像素电极通过该第二开口而电连接该漏极电极。
7. 如权利要求l所述的方法，其中该共同电极包括一第一电极条，平行且部分重叠于该扫描线；一第二电极条，平行于该扫描线，且部分重叠于该扫描线与该像素电极，该第一与该第二电极条分别设置于该扫描线的相对两侧；以及一第三电极条，平行于该数据线段，且部分重叠于该数据线段与该像素电极。
8. 如权利要求7所述的方法，其中去除部分的该第二导电层的步骤包括保留位于该第一、该第二与该第三电极条间的部分的该第二导电层，以使该第一、该第二与该第三电极条彼此连接而形成一网状电极。
9. 如权利要求1所述的方法，其中该源极电极不与该数据线段重叠。
10. 如权利要求1所述的方法，其中于该第一开口内，该源极电极部分重叠于该数据线段。
11. 如权利要求1所述的方法，其中形成该沟道层的步骤包括于该栅极绝缘层上形成一半导体层；以及去除部分的该半导体层，以形成该沟道层，其中该沟道层部分重叠于该扫描线。
12.如权利要求1所述的方法，其中去除部分的该介电层与部分的该栅极绝缘层的步骤包括于该介电层上形成一光致抗蚀剂层；利用一半透光掩模或一半色调光掩模作为掩模而图案化该光致抗蚀剂层；以及进行一各向异性蚀刻工艺，以形成该第一开口。
全文摘要
一种形成像素结构的方法，此方法利用第一导电层形成扫描线与数据线段，利用第二导电层形成源极电极、漏极电极与共同电极，并利用透明导电层，以形成像素电极与连接层，其中共同电极部分重叠于扫描线与数据线段，而连接层通过介电层的开口而电连接源极电极与数据线段。据此，本发明仅需利用五道光掩模即可制作出屏蔽位于数据线上方的像素结构，以大幅提升像素结构的开口率。
文档编号G02F1/13GK101752308SQ20091026247
公开日2010年6月23日 申请日期2009年12月18日 优先权日2009年12月18日
发明者万仁文, 刘竹育, 吴宙秦, 施明宏, 陈怡君 申请人:友达光电股份有限公司