一种液晶显示器的驱动方法及像素排列结构的制作方法
【专利摘要】本发明提供一种液晶显示器的驱动方法及像素排列结构。像素排列结构包括：复数条数据线、复数条扫描线以及复数条共同电极，其中奇数列的数据线和偶数列的数据线交错排列，奇数行的扫描线和偶数行的扫描线交错排列，共同电极和扫描线彼此交错排列，相邻的数据线与扫描线定义出一像素单元，像素单元的每一者各自包含一第一开关、一储存电容和一液晶电容，第一开关与储存电容和液晶电容耦接，储存电容与共同电极耦接，液晶电容与一基板导电电极耦接，其中第偶数列的数据线用以驱动第偶数行的像素单元中相应的第一开关，第奇数列的数据线用以驱动第奇数行的像素单元中相应的第一开关。采用本发明的像素排列结构，可以使得液晶显示器同时满足较高的充电效率和较短的闸极延迟时间。
【专利说明】一种液晶显示器的驱动方法及像素排列结构
【技术领域】
[0001] 本发明涉及一种液晶显示器，尤其涉及该液晶显示器的像素排列结构。
【背景技术】
[0002] 以现有像素排列结构和驱动方法驱动超视角高清晰（Advanced Hyper Viewing Angle，AHVA)液晶显示器时，充电效率和液晶显示器的闸极延迟时间皆会受到薄膜晶体管 宽度的限制，若要提升充电效率，则须要增加薄膜晶体管的宽度，若要降低闸极延迟时间， 则须要减小薄膜晶体管的宽度，因此往往无法在提升充电效率的同时符合闸极延迟时间的 需求。
[0003] 若闸极延迟时间过长，容易产生画面闪烁等不良效应，有鉴于此，如何设计一种改 进的像素排列结构和驱动方法，可以在较小的薄膜晶体管宽度下提升充电效率，使得液晶 显示器可以同时满足较高的充电效率和较短的闸极延迟时间，是业内相关技术人员亟待解 决的一项课题。
【发明内容】
[0004] 针对现有技术中的像素排列结构和驱动方法所存在的上述缺陷，本发明提供了一 种新颖的像素排列结构和一种新颖的驱动方法。
[0005] 依据本发明的一个方面，提供了一种像素排列结构，包括：
[0006] 复数条数据线，其中奇数列的数据线和偶数列的数据线交错排列；
[0007] 复数条扫描线，奇数行的扫描线和偶数行的扫描线交错排列；以及
[0008] 复数条共同电极，共同电极和扫描线彼此交错排列，相邻的数据线与扫描线定义 出一像素单兀，像素单兀的每一者各自包含一第一开关、一储存电容和一液晶电容，第一开 关与储存电容和液晶电容耦接，储存电容与共同电极耦接，液晶电容与一基板导电电极耦 接，其中第偶数列的数据线用以驱动第偶数行的像素单元中相应的第一开关，第奇数列的 数据线用以驱动第奇数行的像素单元中相应的第一开关。
[0009] 优选地，所述第一开关为薄膜晶体管。
[0010] 在其中的一实施例中，在所述第一开关为N型薄膜晶体管。
[0011] 优选地，所述共同电极的一共同电压于一高电平与一低电平之间切换。
[0012] 优选地，于一图框时间中，所述数据线中的每一者分别维持在同一个极性。
[0013] 依据本发明的另一个方面，提供了一种液晶显示器的驱动方法，用以驱动一像素 排列结构，其特征在于，该像素排列结构包含复数条扫描线、复数条数据线与复数条共同电 极，其中相邻的数据线与扫描线定义出一像素单元，该些像素单元的每一者各自包含一第 一开关、一储存电容和一液晶电容，所述第一开关与所述储存电容和所述液晶电容稱接，所 述储存电容与相对应的共同电极耦接，所述液晶电容与一基板导电电极耦接，所述驱动方 法包含：
[0014] 依序提供一扫描信号给该些扫描线，藉以导通每一像素单元的所述第一开关；
[0015] 依序提供一数据信号给该些数据线；
[0016] 以第偶数列的数据线驱动第偶数行的像素单元中相应的第一开关；
[0017] 透过偶数行的像素单元中相应的第一开关将所述数据信号写入相应的储存电容 而形成一像素电极电压；
[0018] 以第奇数列的数据线驱动第奇数行的像素单元中相应的第一开关；
[0019] 透过奇数行的像素单元中相应的第一开关将所述数据信号写入相应的储存电容 而形成所述像素电极电压；以及
[0020] 提供一第一电压给所述共同电极，当所述扫描信号扫描完所述扫描线后，提供一 第二电压给所述共同电极，其中所述第二电压可透过所述储存电容改变所述像素电极电 压。
[0021] 优选地，该扫描信号为一脉冲信号。
[0022] 在其中的一实施例中，于依序提供所述数据信号给该些数据线的步骤中更包括， 设定一第一数据信号对应于正极性的所述像素电极电压。
[0023] 在其中的一实施例中，于依序提供所述数据信号给该些数据线的步骤中更包括， 设定一第二数据信号对应于负极性的所述像素电极电压。
[0024] 在其中的一实施例中，在一个图框时间中，所述数据线中的每一者分别维持在同 一个极性。
[0025] 采用本发明的像素排列结构和驱动方法，可以在较小的薄膜晶体管宽度下使液晶 显示器具有较高的充电效率，使得液晶显示器可以同时满足较高的充电效率和较短的闸极 延迟时间。
【专利附图】
【附图说明】
[0026] 读者在参照附图阅读了本发明的【具体实施方式】以后，将会更清楚地了解本发明的 各个方面。其中，
[0027] 图1示出依据现有技术中的一像素驱动电路的示意图；
[0028] 图2示出依据现有技术中的液晶显示器的像素排列结构示意图；
[0029] 图3不出依据现有技术中的像素驱动电路的关键彳目号的时序不意图；
[0030] 图4示出依据本发明的一实施方式的一像素驱动电路的示意图；
[0031] 图5示出依据本发明的一实施方式的液晶显示器的像素排列结构示意图；
[0032] 图6示出依据本发明的一实施方式的像素驱动电路的关键信号的时序示意图；
[0033] 图7示出依据现有技术及本发明的一实施方式的薄膜晶体管宽度与充电效率的 关系曲线图；
[0034] 图8示出薄膜晶体管宽度与闸极延迟时间的关系曲线图。
【具体实施方式】
[0035] 为了使本申请所揭示的技术内容更加详尽与完备，可参照附图以及本发明的下述 各种具体实施例，附图中相同的标记代表相同或相似的组件。然而，本领域的共同技术人员 应当理解，下文中所提供的实施例并非用来限制本发明所涵盖的范围。此外，附图仅仅用于 示意性地加以说明，并未依照其原尺寸进行绘制。
[0036] 下面参照附图，对本发明各个方面的【具体实施方式】作进一步的详细描述。
[0037] 请一并参照图1和图2,图1示出依据现有技术中的一像素驱动电路的示意图。图 2示出依据现有技术中的液晶显示器的像素排列结构示意图。
[0038] 如图1所示，每一像素单元中，开关Q1的源极耦接于数据线XD，开关Q1的闸极耦 接于扫描线XG，开关Q1的漏极耦接于储存电容Cstl的一端和液晶电容Clcl的一端，液晶 电容Clcl的另一端接受共同电极的共同电压Coml。
[0039] 为了避免液晶显示器中的液晶极化，需要以交流方式驱动之，是故有各类极性反 转驱动方法，其中现有技术的一像素排列结构中采用了列反转（Column Inversion)的驱动 方法。如图2所示，图中每一像素单元XII?X44皆包含如图1所示的像素驱动电路，奇数 列数据线XD1、XD3用以驱动其相应列上奇数行的像素单元XII、X31、X13、X33以及偶数行 的像素单元X21、X41、X23、X43。在列反转的驱动方法中，于同一图框（frame)时间中，相邻 两列像素单元（如像素单元XII和像素单元X12)的极性互相相反。
[0040] 换言之，由于相邻两列像素单元的极性互相相反，必须对同一行像素单元（例如 说像素单元XII?X14)中奇数列的开关Q1 (像素单元XII、X13中的开关Q1)和偶数列的 开关Q1(像素单元X12、X14中的开关Q1)分别提供正极性和负极性的驱动。由于在共同电 压Coml变动的情形下，无法达成此效果，因此在列反转的驱动方法中共同电压Coml须固定 其电压大小，采取直流共同电压（DC Common Voltage)设计。
[0041] 参照图3,图3示出依据现有技术中的像素驱动电路的关键信号的时序示意图。在 一例中，开关Q1的闸极电压Vgate于高电平Vgh时约为22伏，于低电平Vgl时约为-6伏， 液晶电容两端的跨压Vic约为3. 9伏，共同电压Coml固定约为3. 9伏。源极驱动器须提供 的激励电压Vsource约为两倍共同电压Coml，于高电平时为7. 8伏，于低电平Vgl时为-0. 2 伏。
[0042] 换言之，由于闸极的电压Vgate于高电平Vgh时，共同电压Coml须固定在一直 流准位，因此源极驱动器（Source Driver)就必须提供约两倍共同电压Coml的激励电 压Vsource给数据线XD，以便向开关Q1的源极提供高于共同电压Coml的正极性电压 (positive voltage)与低于共同电压Coml的负极性电压（negative voltage)给液晶电容 Clcl与储存电容Cstl。此激励电压Vsource的大小将影响功耗的大小。
[0043] 请一并参照图4和图5,图4示出依据本发明一实施例的一像素驱动电路的示意 图。图5示出依据本发明的一实施方式的液晶显示器的像素排列结构示意图。
[0044] 如图4所示，每一像素单元中，第一开关Q2的源极耦接于数据线YD，第一开关Q2 的闸极耦接于扫描线YG，第一开关Q2的漏极耦接于储存电容Cst2的一端和液晶电容Clc2 的一端，液晶电容Clc2的另一端接受共同电极YC1?YC4的共同电压Com2。共同电压Com2 为交流电压。
[0045] 在本发明的一实施例中，第一开关Q2可以是一薄膜晶体管。举例来说，第一开关 Q2可以是一 N型薄膜晶体管。
[0046] 在图5的像素排列结构中，每一像素单元皆包含如图4所示的像素驱动电路，图5 的像素排列结构采用了行反转（Row Inversion)的驱动方法。如图所示，根据本实施例中 的像素结构，本实施例中奇数条的数据线YD1、YD3、YD5只对奇数排的像素单元Y11?Y16、 Y31?Y36充电，偶数条的数据线YD2、YD4、YD6只对偶数排的像素单元Y22?Y27、Y42? Y47充电，且在进行行反转的时候，同一个图框（frame)下同一条数据线会维持在同一电压 极性。例如图5的像素排列结构中，同一个图框下，奇数条的数据线YD1、YD3、YD5会维持在 正极性电压，偶数条的数据线YD2、YD4、YD6会维持在负极性电压，因此数据线不需要在每 一排像素写入之前进行极性反转。
[0047] 在本发明的一实施例中，扫描线YG1开启同时数据线YD1、YD3、YD5对像素单元 Y11?Y16充电，共同電極YC1?YC4的共同电压Com2亦同时反转极性。接着下一条扫描 线YG2开启同时数据线YD2、YD4、YD6对像素单元Y22?Y27充电，共同電極YC1?YC4的 共同电压Com2亦同时反转极性做行反转。当扫描线从第一条扫描到最后一条的图框期间， 所述数据线中的每一者分别维持在同一个极性，因此可以开启预充电功能。相对的，现有技 术的数据线于每次扫描线开启时都要切换极性，因此无法开启预充电功能，当然也无法达 到改善充电效率的终极目标。
[0048] 此外，由于同一行上所有列的像素单元（例如像素单元Y11?Y16)的极性都相 同，因此不须对同一行像素单元（例如像素单元Y11?Y16)中奇数列的第一开关Q2和偶 数列的第一开关Q2提供不同极性的驱动。如此一来，便可在共同電極YC1?YC4的共同电 压Com2为交流电压的情形下，达成此效果。
[0049] 参照图6,图6示出依据本发明的一实施方式的像素驱动电路的关键信号的时序 不意图。在一例中，闸极的电压Vgate于高电平Vgh时为22伏，于低电平Vgl时为-6伏， 液晶电容两端的跨压Vic为3. 9伏，交流的共同电压（Common Voltage)Com2于高电平时为 3. 9伏，于低电平时为-0. 1伏，和现有技术相比，源极驱动器所需提供激励电压Vsource于 高电平时为3. 9伏，于低电平时为-0. 1伏。
[0050] 换言之，由于共同电压Com2米交流设计，共同电压Com2可以于一高电平与一低电 平之间切换。因此当闸极的电压Vgate于高电平Vgh时，共同电压Com2处于低电平，因此 源极驱动器（Source Driver)提供给数据线YD的激励电压Vsource的大小仅须与液晶电 容两端的跨压Vic大约相同，便可向第一开关Q2的源极提供高于共同电压Com2的正极性 电压（positive voltage)与低于共同电压Com2的负极性电压（negative voltage)给液 晶电容Clc2与储存电容Cst2。
[0051] 也就是说，与习知技术相比，在激励电压Vsource降低的情况下仍能维持相同的 液晶电容Clc2两端的跨压。由于所需的激励电压Vsource大幅降低，因此在可以开启预充 电功能的同时，也能改善液晶显示器的充电效率。
[0052] 依据本发明的另一个方面，提供了一种液晶显示器的驱动方法，用以驱动一像素 排列结构。如图5所示，在图5的像素排列结构中，每一像素单元皆包含如图4所示的像素 驱动电路，换句话说，像素排列结构包含复数条扫描线YG1?YG5、复数条数据线YD1?YD6 与复数条共同电极YC1?YC4,其中相邻的数据线与扫描线定义出一像素单元（如Y11)，像 素单元Y11?Y47的每一者各自包含一第一开关Q2、一储存电容Cst2和一液晶电容Clc2， 第一开关Q2与储存电容Cst2和液晶电容Clc2耦接，储存电容Cst2与相对应的共同电极 YC1?YC4耦接，液晶电容Clc2与一基板导电电极耦接。
[0053] 驱动方法请一并参照图6,此驱动方法包含：
[0054] 依序提供一扫描信号（如图中闸极电压Vgate)给扫描线YG1?YG5,藉以导通每 一像素单元的第一开关Q2 ;
[0055] 依序提供一数据信号（如图中激励电压Vsource)给数据线YD1?YD6 ;
[0056] 以第偶数列的数据线YD2、YD4、YD6驱动第偶数行的像素单元Y22?Y27、Y42? Y47中相应的第一开关；
[0057] 透过偶数行的像素单元Y22?Y27、Y42?Y47中相应的第一开关Q2将数据信号 写入相应的储存电容而形成一像素电极电压；
[0058] 以第奇数列的数据线YD1、YD3、YD5驱动第奇数行的像素单元Y11?Y16、Y31? Y36中相应的第一开关；
[0059] 透过奇数行的像素单元Y11?Y16、Y31?Y36中相应的第一开关Q2将所述数据 信号写入相应的储存电容而形成所述像素电极电压；以及
[0060] 提供一第一电压给共同电极YC1?YC4,当扫描信号扫描完扫描线YG1?YG5后， 提供一第二电压信号给共同电极YC1?YC4,其中第二电压可透过所述储存电容改变像素 电极电压，如图6中采交流形式的共同电压Com2所示。
[0061] 优选地，扫描信号为一脉冲信号。
[0062] 在本发明的一实施例中，于依序提供数据信号给数据线的步骤中更包括，设定一 第一数据信号对应于正极性的所述像素电极电压，如图6中激励电压Vsource处于高准位 所示。
[0063] 在本发明的一实施例中，于依序提供数据信号给数据线的步骤中更包括，设定一 第二数据信号对应于负极性的所述像素电极电压，如图6中激励电压Vsource处于低准位 所示。
[0064] 在本发明的一实施例中，在一个图框时间（frame)中，数据线中的每一者分别维 持在同一个极性。举例来说，在同一个图框时间中，YD1、YD3、YD5可一直维持在正极性而 YD2、YD4、YD6可一直维持在负极性；在另一个图框时间中，两者极性交换，YD 1、YD3、YD5可 一直维持在负极性而YD2、YD4、YD6可一直维持在正极性。
[0065] 依据前述段落所揭露的驱动方法，可用以驱动本发明前述段落所揭露的特殊的像 素排列结构。达到开启预充电功能的同时，也能改善液晶显示器的充电效率的功效。
[0066] 参照图7,图7示出依据现有技术及本发明的一实施方式的薄膜晶体管宽度与充 电效率的关系曲线图。由图7中可看出本发明的一实施方式的像素排列结构A和现有技术 中的像素排列结构B相比，在相同的充电效率条件下，在本发明的实施方式的像素排列结 构A可采用较小薄膜晶体管宽度，现有技术中的像素排列结构B须采用较大的薄膜晶体管 览度。
[0067] 请一并参照图8示出薄膜晶体管宽度与闸极延迟时间的关系曲线图，可知薄膜晶 体管宽度较小时，闸极延迟时间也较短，薄膜晶体管宽度较大时，闸极延迟时间也较长，因 此在相同的充电效率条件下，在本发明的实施方式的像素排列结构A相较于现有技术中的 像素排列结构B，可有较短的闸极延迟时间，以同时满足充电效率和闸极延迟时间两者的要 求。
[0068] 换句话说，本发明的像素排列结构相对于现有技术，可以在较小的薄膜晶体管宽 度下提升充电效率，使得液晶显示器可以同时满足较高的充电效率和较短的闸极延迟时 间。
[0069] 上文中，参照附图描述了本发明的【具体实施方式】。但是，本领域中的共同技术人员 能够理解，在不偏离本发明的精神和范围的情况下，还可以对本发明的【具体实施方式】作各 种变更和替换。这些变更和替换都落在本发明权利要求书所限定的范围内。
【权利要求】
1. 一种像素排列结构，其特征在于，所述像素排列结构包括： 复数条数据线，其中奇数列的数据线和偶数列的数据线交错排列； 复数条扫描线，其中奇数行的扫描线和偶数行的扫描线交错排列； 复数条共同电极； 其中该些共同电极和该些条扫描线交错排列，相邻的数据线与扫描线定义出一像素单 元，该些像素单元的每一者各自包含一第一开关、一储存电容和一液晶电容，所述第一开关 与所述储存电容和所述液晶电容耦接，所述储存电容与相对应的共同电极耦接，所述液晶 电容与一基板导电电极耦接，其中第偶数列的数据线用以驱动第偶数行的像素单元中相应 的第一开关，第奇数列的数据线用以驱动第奇数行的像素单元中相应的第一开关。
2. 根据权利要求1所述的像素排列结构，其特征在于，所述第一开关为薄膜晶体管。
3. 根据权利要求1所述的像素排列结构，其特征在于，所述第一开关为N型薄膜晶体 管。
4. 根据权利要求1所述的像素排列结构，其特征在于，所述共同电极的一共同电压于 一高电平与一低电平之间切换。
5. 根据权利要求1所述的像素排列结构，其特征在于，于一图框时间中，所述数据线中 的每一者分别维持在同一个极性。
6. -种液晶显示器的驱动方法，用以驱动一像素排列结构，其特征在于，该像素排列 结构包含复数条扫描线、复数条数据线与复数条共同电极，其中相邻的数据线与扫描线定 义出一像素单兀，该些像素单兀的每一者各自包含一第一开关、一储存电容和一液晶电容， 所述第一开关与所述储存电容和所述液晶电容耦接，所述储存电容与相对应的共同电极耦 接，所述液晶电容与一基板导电电极耦接，所述驱动方法包含： 依序提供一扫描信号给该些扫描线，藉以导通每一像素单元的所述第一开关； 依序提供一数据信号给该些数据线； 以第偶数列的数据线驱动第偶数行的像素单元中相应的第一开关； 透过偶数行的像素单元中相应的第一开关将所述数据信号写入相应的储存电容而形 成一像素电极电压； 以第奇数列的数据线驱动第奇数行的像素单元中相应的第一开关； 透过奇数行的像素单元中相应的第一开关将所述数据信号写入相应的储存电容而形 成所述像素电极电压；以及 提供一第一电压给所述共同电极，当所述扫描信号扫描完所述扫描线后，提供一第二 电压给所述共同电极，其中所述第二电压可透过所述储存电容改变所述像素电极电压。
7. 根据权利要求6所述的液晶显示器的驱动方法，其特征在于，该扫描信号为一脉冲 信号。
8. 根据权利要求6所述的液晶显示器的驱动方法，其特征在于，于依序提供所述数据 信号给该些数据线的步骤中更包括，设定一第一数据信号对应于正极性的所述像素电极电 压。
9. 根据权利要求8所述的液晶显示器的驱动方法，其特征在于，于依序提供所述数据 信号给该些数据线的步骤中更包括，设定一第二数据信号对应于负极性的所述像素电极电 压。
10.根据权利要求6所述的液晶显示器的驱动方法，其特征在于，在一个图框时间中， 所述数据线中的每一者分别维持在同一个极性。
【文档编号】G02F1/133GK104155822SQ201410431114
【公开日】2014年11月19日 申请日期:2014年8月28日 优先权日:2014年8月28日
【发明者】吴文馨, 游伟盛 申请人:友达光电股份有限公司