适用于sfp+高速光电通信的收、发、控三合一芯片的制作方法
【专利摘要】一种适用于SFP+高速光电通信的收、发、控三合一芯片，采用CMOS工艺将主控模块、光发送模块、光接收模块、电源模块，和包括A/D转换单元和内部存储单元的功能电路有效的集成在一颗芯片上，电源模块，采用DC-DC电路和LDO电路相结合，提高了转换效率，降低芯片整体功耗，保证了电源质量。CDR电路具有三种状态，以及手动和自动检测两种模式，使用户在不同的应用场景下达到性能和功耗的最佳平衡状态。本发明有效的实现SFP+高速光电通信的三合一单芯片设计，在不牺牲性能和功耗的基础上，减小SFP+模组的BOM体积和成本，进而简化用户的板级电路设计，降低设计难度，缩短生产周期。
【专利说明】适用于SFP+高速光电通信的收、发、控三合一芯片
【技术领域】
[0001]本发明涉及SPF+系统设计领域，具体的，涉及一种适用于SFP+高速光电通信的收、发、控三合一芯片。
【背景技术】
[0002]随着光通信技术的普及，人们对于速率的要求越来越高。SFP+(SmallForm-factor Pluggables)作为一种高速小体积的规范,受到越来越多的关注。而由于成本、体积以及功耗等的要求，SFP+单芯片解决方案成为了人们关注的一个焦点。
[0003]为了减少PCB的BOM成本和外部元件数量，有一部分芯片厂商研发出了发射端激光驱动器和接收端限幅放大器结合的二合一光电转换芯片。
[0004]但是，由于市场竞争越来越激烈，光模块制造商多年来一直承受着降低产品价格的压力，市场迫切需要一款具有高集成度、低成本和低功耗特性的三合一高性能芯片组。
[0005]目前SFP+芯片厂商主要采用SiGe工艺技术，但是该技术无法用来制造实现MCU主控单元，而且成本很高，因此，在市面上没有类似的将光发送模块、光接收模块和主控模块三合一的芯片解决方案。
[0006]因此，如何集成MCU主控单元，兼顾芯片性能，达到减少SFP+模组整机体积、成本，甚至功耗的目的，成为SFP+单芯片解决方案的一个关注点。
【发明内容】
[0007]本发明的目的在于提出一种适用于SFP+高速光电通信的收、发、控三合一芯片实现方法，有效的将SFP+模组所需要的发送器、接收器和MCU主控单元集成在一个芯片上，在不牺牲性能和功耗的基础上，减小SFP+模组的BOM体积和成本，进而简化用户的板级电路设计，降低设计难度，缩短生产周期。
[0008]为达此目的，本发明采用以下技术方案:
[0009]一种适用于SFP+高速光电通信的收、发、控三合一芯片，其特征在于:采用CMOS制造工艺，将SFP+高速光通信中的光接收模块、光发送模块、主控模块、电源模块和包括A/D转换单元和内部存储单元的其它功能模块集成在一个收、发、控三合一芯片中。
[0010]优选地，所述CMOS制造工艺，为CMOS 28_90nm工艺。
[0011]优选地，所述主控模块包括MCU主控单元，所述MCU主控单元与光接收模块和光发送模块连接，通过相关参数控制光接收模块和光发送模块，实现相关信号的分析、处理、控制和传输，对输入信号和输出信号进行补偿和调整；
[0012]所述光发送模块，包括激光器驱动单元、时钟数据恢复电路CDR和自动功率控制单元，用于控制光发射组件将所述输入电信号转换为输出光信号，所述自动功率控制单元，通过光发射组件得到的输出光功率与所述MCU主控单元设置的目标光功率进行比较得出模拟电压信号，并发送至所述激光器驱动单元，所述激光器驱动单元，用于根据所述模拟电压信号生成相应的偏置电流和调制电流，并用来驱动光发射组件将外部输入电信号转换为所述输出光信号，所述激光器驱动单元还集成时钟数据恢复电路CDR，用于从传进来的电信号数据中恢复嵌入的时钟，然后按照恢复的时钟进行数据位对齐；
[0013]所述光接收模块，包括限幅放大电路单元和时钟数据恢复电路CDR，用于控制光接收组件将输入光信号转换为输出电信号，所述限幅放大电路单元，用于对光接收组件转换出的电信号进行三级放大以生成所述输出电信号，并将该输出电信号发送至外部电接口单元；所述限幅放大电路单元还集成有所述时钟数据恢复电路CDR，同样用于从数据中恢复嵌入的时钟，然后按照恢复的时钟进行数据位对齐。
[0014]优选地，所述A/D转换单元，用于将外部电压、温度、接收光功率、发射光功率、偏置电流等的模拟信号转换为数字信号，与MCU主控单元共同完成数字诊断功能；所述内部存储单元用于存储程序和数据。
[0015]优选地，所述电源模块包括DC-DC电路和LDO电路，外部电源先通过转换效率较高的DC-DC电路进行一次变压，转换成较低电压，达到节约功耗的目的；再将DC-DC转换得到的电压，通过低噪的LDO电路进行二次转换，供给内部电路使用，达到提高电源质量的目的。
[0016]进一步优选地，所述电源模块包括LD0_DIG电路，DC-DC电路，和与所述DC-DC电路连接的LD0_RX电路和LD0_TX电路，所述LD0_RX电路和光接收模块连接，所述LD0_TX电路和光发送模块连接，所述LD0_DIG电路，直接给所述MCU主控单元供电。
[0017]优选地，在电压转换电路的参数设计上，需要将DC-DC电路转换得到的电压值，尽可能贴近芯片内部电路需要的供电电压。
[0018]优选地,所述CDR电路具有normal、bypass和powered-down三种状态，
[0019]所述normal状态，表示⑶R电路会对输入的数据进行时钟提取和位对齐操作，
[0020]所述bypass状态，表示CDR电路只具有速率检测功能，而不会对输入的数据进行时钟提取和位对齐操作，
[0021]所述powered-down状态,表示Q)R电路处在关闭状态。
[0022]进一步优选地，所述⑶R电路具有手动设置模式和/或自动检测模式。
[0023]进入手动设置模式时，用户可以来开启和关闭⑶R，开启的时候⑶R默认工作在normal模式，会对输入的数据进行时钟提取和位对齐操作，关闭的时候，CDR处于powered-down 状态；
[0024]进入自动检测模式时，CDR会对输入数据速率进行检测，当检测到数据速率低于14.025Gb/s时，⑶R工作在bypass模式，电路只具有速率检测功能，但不会对输入的数据进行时钟提取和位对齐操作；当检测到系统数据速率高于或等于14.025Gb/s时，CDR工作在normal 模式。
[0025]因此，本发明公开了一种适用于SFP+高速光电通信的收、发、控三合一芯片，通过使用CMOS工艺，有效的将SFP+模块所需要的三个组成部分:光接收模块、光发送模块和MCU主控模块集成在一个芯片上，同时集成的还包括电源控制单元、包括A/D转换单元和内部存储单元在内的其他相关功能电路。并且通过制程的选择，以及DC-DC电路和LDO电路相结合的内部电源控制单元的设计运用，可以兼顾性能、成本以及功耗的需求。最终达到减小SFP+模组BOM体积和成本，降低设计难度，缩短生产周期的目的。
【专利附图】
【附图说明】
[0026]图1是根据本发明的一个具体实施例的收、发、控三合一芯片的结构框图；
[0027]图2是根据本发明的另一个具体实施例的收、发、控三合一芯片的采用1.5V为中间电压的结构框图；
[0028]图3是根据本发明的另一个具体实施例的收、发、控三合一芯片的采用1.5V为中间电压的芯片电源转换框图；
[0029]图4是根据本发明的再一个具体实施例的收、发、控三合一芯片的采用1.8V为中间电压的芯片电源转换框图。
[0030]图中的附图标记所分别指代的技术特征为:
[0031]1、光发送模块；2、光接收模块；3、主控模块；4、电源模块；5、外部电接口单元；101、激光器驱动单元/CDR ; 102、自动功率控制单元；201、限幅放大电路单元/CDR ；30UMCU主控单元；302、A/D转换单元；303、内部存储单元；401、DC_DC电路；402、LD0_TX电路；403、LD0_RX 电路；404、LD0_DIG 电路。
【具体实施方式】
[0032]下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
[0033]实施例1:
[0034]要将光发送模块、光接收模块和主控模块，集成在一起，必须综合考虑这三个模块的制造工艺、以及成本。参见图1，示出了根据本发明的一个具体实施例的收、发、控三合一芯片的结构框图。本发明采用CMOS制造工艺，将SFP+高速光通信中的光发送模块1、光接收模块2和主控模块3，以及电源模块4和包括A/D转换单元302和内部存储单元303的其它功能模块集成在一个收、发、控三合一芯片中。因此，相对于现有技术中的S1-Ge工艺，本发明的SFP+收、发、控三合一集成芯片解决了 MCU主控单元的逻辑功能的实现问题，从而在不牺牲性能和功耗的基础上，减小SFP+模组的BOM体积和成本，进而简化用户的板级电路设计，降低设计难度，缩短生产周期。
[0035]众所周知，CMOS工艺的特征尺寸越小，体积越小，速度越快，功耗越低，但是相对应的，制造成本也越高。在实际的应用中，设计者需要综合各方面因素选取一种最有利的CMOS制程。对于速率大于1G的高速SFP+芯片而言，例如对于速率为1G或者14G的SFP+三合一集成芯片来说，可以选取28nm-90nm的工艺制程,优选为90nm的工艺。90nm工艺制程不但在速度和体积上完全能够达到要求，技术相当成熟，成本也较低。当然，也可以选取更加先进的工艺，比如55nm、40nm、28nm等实现,但是相对应的成本也会随之增加。
[0036]如果选取90nm特征尺寸以上的工艺制程实现则在性能和功耗上很难达到标准。
[0037]实施例2:
[0038]参见图1，并采用CMOS 90nm工艺制成，所述三合一芯片包括光发送模块1、光接收模块2和主控模块3，以及电源模块4和包括A/D转换单元302和内部存储单元303，与外接的光发射组件和光接收组件相配合，组成SFP+模组。
[0039]其中，所述主控模块包括MCU主控单元301，所述MCU主控单元301与光发送模块I和光接收模块2连接，通过相关参数控制光发送模块I和光接收模块2，实现相关信号的分析、处理、控制和传输，对输入信号和输出信号进行补偿和调整，决定SFP+模组在接收端和发送端的功能和性能指标。
[0040]优选地，所述MCU主控单元301还和A/D转换单元302连接，将A/D转换单元302生成的数字诊断信号进行数据处理，最终通过外部电接口单元5向远程通讯设备发送数字诊断信号。
[0041]所述光发送模块1，包括激光器驱动单元101、时钟数据恢复电路⑶R和自动功率控制单元102，用于控制光发射组件将所述输入电信号转换为输出光信号，所述自动功率控制单元102，通过光发射组件得到的输出光功率与所述MCU主控单元301设置的目标光功率进行比较得出模拟电压信号，并发送至所述激光器驱动单元101 ;所述激光器驱动单元，用于根据所述模拟电压信号生成相应的偏置电流和调制电流，并用来驱动光发射组件将外部输入电信号转换为所述输出光信号；所述激光器驱动单元还集成时钟数据恢复电路CDR，用于从传进来的电信号数据中恢复嵌入的时钟，然后按照恢复的时钟进行数据位对齐。
[0042]所述光接收模块2，包括限幅放大电路单元201和时钟数据恢复电路⑶R，用于控制光接收组件将输入光信号转换为输出电信号，所述限幅放大电路单元201，用于对光接收组件转换出的电信号进行三级放大以生成所述输出电信号，并将该输出电信号发送至外部电接口单元；所述限幅放大电路单元201还集成有所述时钟数据恢复电路CDR，同样用于从数据中恢复嵌入的时钟，然后按照恢复的时钟进行数据位对齐。
[0043]具体应用中，外部调制信号由外部电接口单元进入SFP+模块，发送至芯片内部的激光器驱动单元ZtDR电路，经处理后发送至芯片外部的光发射组件，进而控制光发射组件产生光信号通过光纤传输到光通信网络中。另一方面，光通信网络中的光信号通过光纤传输到光接收组件，光接收组件将光信号转换为电信号传入芯片，经过放大以及时钟提取数据整形等处理，最终将电信号通过外部电接口单元传送到外部系统。其中，MCU主控单元会通过提供电压信号使激光器驱动单元/CDR电路产生相应的偏置电流和调制电流，也会通过调整光接收模块和光发送模块中均衡器、预加重等相关参数来补偿和处理输入输出信号。
[0044]优选地，所述A/D转换单元302接收光发射组件、光接收组件、温度传感器(内部或外部)以及内部的相关监控电路的发射光功率、接收光功率、温度、外部工作电压和偏置电流等表征信号，并将上述传输的模拟信号转换为数字信号传给MCU主控单元，MCU主控单元根据这些数据进行分析和处理，将得到的结果传输给远端设备，便于显示给用户；另一方面，也可以利用这些得到的结果进行自动功率控制、置起RxLos和TxFault等操作。
[0045]所述内部存储单元用于存储程序和数据。
[0046]实施例3:
[0047]根据SFF 8431规范，SFP+芯片要求功耗小于1W，并且客户也在不断寻求更低功耗的产品。在现有技术中，往往更多将低功耗着眼在功能电路上，导致电路连接复杂，难度变闻，风险变大。
[0048]本发明则主要着眼在供电电路上，先将外部电源先通过转换效率较高的DC-DC电路进行一次变压，转换成较低电压，达到节约功耗的目的；再将DC-DC转换得到的电压，通过低噪的LDO电路进行二次转换，供给内部电路使用，达到提高电源质量的目的。
[0049]参见图2，示出了根据本发明的另一个具体实施例的收、发、控三合一芯片的采用
1.5V为中间电压的结构框图。
[0050]所述电源模块4包括LD0_DIG电路404，DC-DC电路402，和与所述DC-DC电路连接的两个LDO电路，两个LDO电路包括LD0_RX电路403和LD0_TX电路402，分别与光接收模块2和光发送模块I连接，所述LD0_DIG电路404，直接给所述MCU主控单元供电。
[0051]参见图3，示出了 1.5V为中间电压的芯片电源转换框图。SFP+芯片的输入电压为
3.3V，先通过DC-DC电路转换为一个中间电压1.5V，然后分别通过LD0_TX和LD0_RX电路转换出1.2V，供给发送模块和接收模块使用。
[0052]DC-DC电路的转换效率通常为85%左右，而LDO输入输出的电流不变，因此，其功率转换效率之比为输出电压之比。
[0053]根据上述设计，本方案的电源最终使用效率为:
[0054]85% *(1.2/1.5) = 68%(I)
[0055]如果不加DC-DC电路，直接使用LDO电路从3.3V转换为1.2V，则电源的使用效率为:
[0056](1.2/3.3)*100%= 36.4%(2)
[0057]因此，可见，采用DC-DC电路和LDO电路结合的技术，既使得电源的使用效率得到了大幅度的提升，又保证了最终电源质量。
[0058]由于DC-DC电路工作需要一定的时间，而MCU主控单元需要较快的进入工作状态，并且MCU主控单元的工作电流较小，因此一般对于MCU主控单元的供电，不会通过DC-DC电路。因此，本发明还具有LD0_DIG电路，直接给所述MCU主控单元供电。
[0059]实施例4:
[0060]参见图4，示出了 1.8V为中间电压的芯片电源转换框图。同样采用实施例1的CMOS 90nm工艺制程，芯片内部电路的工作电压选为1.2V。
[0061]如果我们将DC-DC转换得到的电压设定为1.8V，即SFP+芯片输入电压的3.3V，先通过DC-DC电路转换为一个中间电压1.8V，然后再通过LD0_TX和LD0_RX电路转换出1.2V分别供给光发送模块和光接收模块使用。
[0062]此时最终的电源使用效率为:
[0063]85% *(1.2/1.8) = 56.7%(3)
[0064]可以看到，电源使用效率低于实施例3，因此在电压转换电路的参数设计上，需要将DC-DC电路转换得到的电压值，尽可能贴近芯片内部电路需要的供电电压，来最大限度的提升电源使用效率，进而降低SFP+模组的整体功耗。
[0065]实施例5:
[0066]同样采用实施例1的CMOS 90nm工艺制程，芯片内部电路的工作电压选为1.2V。
[0067]由于CDR电路具有一定的功耗，并且对于低于数据速率低于1G的应用来说，并不需要CDR的参与。同时，能够应用于高速通信的SFP+模组，要求能够向下兼容较低速率的通信。因此，本发明所述的三合一芯片，为了均衡模组性能和功耗达到一个较合适的点，CDR电路应该能够随具体应用环境(在不同速率)而或开或关。在本实施例中，选择14.025Gb/s作为分界。当速率大于等于14.025Gb/s时，打开CDR电路，当速率小于14.025Gb/s时，关闭CDR电路。
[0068]所述CDR 电路具有 normal、bypass 和 powered-down 三种状态。
[0069]所述normal状态，表示CDR电路会对输入的数据进行时钟提取和位对齐操作。
[0070]所述bypass状态，表示CDR电路只具有速率检测功能，而不会对输入的数据进行时钟提取和位对齐操作。
[0071]所述powered-down状态，表示CDR电路处在关闭状态。
[0072]优选地，⑶R电路具有手动设置和自动检测模式两种不同的控制方式。
[0073]通过手动设置，用户可以来开启和关闭⑶R。开启的时候⑶R默认工作在normal模式，会对输入的数据进行时钟提取和位对齐操作。关闭的时候，CDR处于powered-down状态。
[0074]当CDR开启时，可以打开自动检测模式，CDR会对输入数据速率进行检测，当检测到数据速率低于14.025Gb/s时，CDR工作在bypass模式，电路只具有速率检测功能，但不会对输入的数据进行时钟提取和位对齐操作；当检测到系统数据速率高于或等于14.025Gb/s时，CDR工作在normal模式。
[0075]因此，本发明通过采用CMOS工艺技术取代SiGe工艺，将主控模块、光发送模块、光接收模块、电源模块，和包括A/D转换单元和内部存储单元等的其它功能电路有效的集成在一颗芯片上，并且通过合适的工艺制程的选择，达到性能、成本和功耗的均衡。针对SFP+模组的低功耗需求，采用DC-DC电路和LDO电路结合的技术，在完成电源转换的同时，提高了转换效率来降低芯片的整体功耗，并且保证了电源的质量。同时，发送控制单元内部的CDR也具有三种状态，手动和自动检测两种设置方式，方便用户在不同的应用场景下达到性能和功耗的最佳平衡状态。
[0076]本发明能够有效的实现SFP+高速光电通信的三合一单芯片设计，在不牺牲性能和功耗的基础上，减小SFP+模组的BOM体积和成本，进而简化用户的板级电路设计，降低设计难度，缩短生产周期。
[0077]以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的【具体实施方式】仅限于此，对于本发明所属【技术领域】的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单的推演或替换，都应当视为属于本发明由所提交的权利要求书确定保护范围。
【权利要求】
1.一种适用于SFP+高速光电通信的收、发、控三合一芯片,其特征在于: 采用CMOS制造工艺，将SFP+高速光通信中的光接收模块、光发送模块、主控模块、电源模块和包括A/D转换单元和内部存储单元的其它功能模块集成在一个收、发、控三合一芯片中。
2.根据权利要求1所述的收、发、控三合一芯片，其特征在于: 所述CMOS制造工艺，为CMOS 28-90nm工艺。
3.根据权利要求1所述的收、发、控三合一芯片，其特征在于: 所述主控模块包括MCU主控单元，所述MCU主控单元与光接收模块和光发送模块连接，通过相关参数控制光接收模块和光发送模块，实现相关信号的分析、处理、控制和传输，对输入信号和输出信号进行补偿和调整； 所述光发送模块，包括激光器驱动单元、时钟数据恢复电路CDR和自动功率控制单元，用于控制光发射组件将所述输入电信号转换为输出光信号，所述自动功率控制单元，通过光发射组件得到的输出光功率与所述MCU主控单元设置的目标光功率进行比较得出模拟电压信号，并发送至所述激光器驱动单元，所述激光器驱动单元，用于根据所述模拟电压信号生成相应的偏置电流和调制电流，并用来驱动光发射组件将外部输入电信号转换为所述输出光信号，所述激光器驱动单元还集成时钟数据恢复电路CDR，用于从传进来的电信号数据中恢复嵌入的时钟，然后按照恢复的时钟进行数据位对齐； 所述光接收模块，包括限幅放大电路单元和时钟数据恢复电路CDR，用于控制光接收组件将输入光信号转换为输出电信号，所述限幅放大电路单元，用于对光接收组件转换出的电信号进行三级放大以生成所述输出电信号，并将该输出电信号发送至外部电接口单元；所述限幅放大电路单元还集成有所述时钟数据恢复电路CDR，同样用于从数据中恢复嵌入的时钟，然后按照恢复的时钟进行数据位对齐。
4.根据权利要求3所述的收、发、控三合一芯片,其特征在于: 所述A/D转换单元，用于将外部电压、温度、接收光功率、发射光功率、偏置电流等的模拟信号转换为数字信号，与MCU主控单元共同完成数字诊断功能； 所述内部存储单元用于存储程序和数据。
5.根据权利要求1所述的收、发、控三合一芯片，其特征在于: 所述电源模块包括DC-DC电路和LDO电路， 外部电源先通过转换效率较高的DC-DC电路进行一次变压，转换成较低电压，达到节约功耗的目的；再将DC-DC转换得到的电压，通过低噪的LDO电路进行二次转换，供给内部电路使用，达到提高电源质量的目的。
6.根据权利要求5所述的收、发、控三合一芯片,其特征在于: 所述电源模块包括LD0_DIG电路，DC-DC电路，和与所述DC-DC电路连接的LD0_RX电路和LD0_TX电路，所述LD0_RX电路和光接收模块连接，所述LD0_TX电路和光发送模块连接，所述LD0_DIG电路，直接给所述MCU主控单元供电。
7.根据权利要求6所述的收、发、控三合一芯片,其特征在于: 在电压转换电路的参数设计上，需要将DC-DC电路转换得到的电压值，尽可能贴近芯片内部电路需要的供电电压。
8.根据权利要求3所述的收、发、控三合一芯片,其特征在于: 所述CDR电路具有normal、bypass和powered-down三种状态， 所述normal状态，表示CDR电路会对输入的数据进行时钟提取和位对齐操作， 所述bypass状态，表示CDR电路只具有速率检测功能，而不会对输入的数据进行时钟提取和位对齐操作， 所述powered-down状态,表示Q)R电路处在关闭状态。
9.根据权利要求8所述的收、发、控三合一芯片,其特征在于: 所述CDR电路具有手动设置模式和/或自动检测模式。
10.根据权利要求9所述的收、发、控三合一芯片，其特征在于: 进入手动设置模式时，用户可以来开启和关闭⑶R，开启的时候⑶R默认工作在normal模式，会对输入的数据进行时钟提取和位对齐操作，关闭的时候，CDR处于powered-down状态； 进入自动检测模式时，CDR会对输入数据速率进行检测，当检测到数据速率低于14.025Gb/s时，⑶R工作在bypass模式，电路只具有速率检测功能，但不会对输入的数据进行时钟提取和位对齐操作；当检测到系统数据速率高于或等于14.025Gb/s时，CDR工作在normal 模式。
【文档编号】G02B6/42GK104202092SQ201410477542
【公开日】2014年12月10日 申请日期:2014年9月18日 优先权日:2014年9月18日
【发明者】章泉斌, 陈婷, 汤金宽 申请人:长芯盛（武汉）科技有限公司