技术领域本发明涉及具有氧化物半导体TFT的液晶面板和有源矩阵基板。
背景技术：
在液晶显示装置等中使用的有源矩阵基板，按每个像素具有薄膜晶体管(ThinFilmTransistor：以下称为“TFT”)等开关元件。作为这样的开关元件，一直以来广泛使用以非晶硅膜作为活性层的TFT(以下称为“非晶硅TFT”)或以多晶硅膜作为活性层的TFT(以下称为“多晶硅TFT”)。近年来，作为TFT的活性层的材料，尝试使用非晶硅或多晶硅以外的材料。例如，在专利文献1中，记载了使用InGaZnO(包含铟、镓、锌的氧化物)等氧化物半导体膜形成TFT的活性层的液晶显示装置。将这样的TFT称为“氧化物半导体TFT”。氧化物半导体TFT与非晶硅TFT相比能够以高速动作。此外，氧化物半导体膜能够以比多晶硅膜简单的工艺形成，因此也能够应用于需要大面积的装置中。氧化物半导体TFT作为能够抑制制造工序数和制造成本地制作出的高性能有源元件，逐渐应用于显示装置。此外，氧化物半导体的迁移率高，因此与现有的非晶硅TFT相比即使尺寸小型化，也能够得到同等或更高的性能。因此，如果使用氧化物半导体TFT，则能够使像素内的TFT的占有面积率下降，使像素开口率提高。由此，即使背光源的光量被抑制也能够进行明亮的显示，能够实现低电力消耗。例如，在使用于智能电话等中的小型高精细的显示装置中，由于配线的最小宽度限制(处理条件)等，难以使像素的开口率较高。在此，如果使用氧化物半导体TFT来提高像素开口率，则即使是小型的显示装置，也能够在抑制电力消耗的同时进行高精细的图像显示。此外，氧化物半导体TFT的截止漏电流特性优异，在TFT截止期间中也能够将像素电压大致保持一定。因此，也能够利用使图像的改写频率下降地进行显示的动作模式。例如，在显示静止图像时，能够以按照1秒中1次的频率(1Hz)改写图像数据的方式动作。这样的驱动方式被称为休止驱动方式或低频驱动方式等，能够大幅减小显示装置的电力消耗。现有技术文献专利文献专利文献1：日本特开2012-134475号公报专利文献2：日本特开平10-206823号公报专利文献3：日本特开2007-121485号公报
技术实现要素：
发明要解决的技术问题已知当对液晶面板进行直流驱动时，会发生液晶材料的劣化，出现烧屏(影像残留)等显示不良。因此，液晶显示装置通常被交流驱动，更具体地说，通过使施加于液晶层的电压的极性按每1帧反转的“帧反转方式”来进行驱动。在进行交流驱动时，对像素电极交替地施加：相对于在对置电极施加的相对电压(对置电极电位)Vcom为正的正电压；和相对于相对电压Vcom为负的负电压。此时，如果相对电压Vcom没有适当地设定成正电压与负电压的中央电平，则即使在施加相同绝对值的信号时，在正极性侧的显示和负极性侧的显示中也会产生亮度的不同。以帧单位产生的亮度的变化会被视认为显示图像的隐现，即闪烁。此外，已知以低频(例如10Hz)反复进行的点亮熄灭，与高频相比，更容易被人的眼睛感知而令人生厌。因此，在使用氧化物半导体TFT进行低频驱动时，即使是现有技术的60Hz驱动中不易被视认的每帧的亮度变化，也容易被视认为闪烁。由此，在使用氧化物半导体TFT的液晶显示装置中，要求更有效地抑制闪烁的发生。为了防止闪烁，必须适当地设定相对电压Vcom。考虑馈通电压ΔVd地决定适当的相对电压Vcom。此处，馈通电压(feedthroughvoltage)ΔVd是指，TFT刚从导通切换为截止后发生的像素电压的偏移，也称为“下拉电压”或“穿透电压”等。图10中表示进行交流驱动时的像素电压的变化。根据图10可知，在某帧(第N帧)的水平扫描期间H施加了正电压后，TFT成为截止状态时，像素电压Vd向负侧偏移馈通电压ΔVd的量(与馈通电压ΔVd相应)。此外，在之后的第N+1帧中施加相同大小的负电压时，与施加正电压时同样，像素电压Vd向负侧偏移馈通电压ΔVd的量(与馈通电压ΔVd相应)。这样，无论源极电压的极性如何，馈通电压ΔVd使像素电压Vd向负侧偏移。由此，通过不将相对电压Vcom设定于影像信号的中心电平S1，而设定为从该中心电平向负侧偏移与馈通电压ΔVd相应的量，能够补偿正极性和负极性中的对液晶层实际的施加电压的对称性。由此，能够抑制帧单位中的亮度变化的发生。馈通电压ΔVd例如能够以下式表示。ΔVd＝Cgd·(Vgh－Vgl)/(Clc+Ccs+Cgd+α)上述式中，(Vgh－Vgl)是TFT导通时的扫描电压(Vgh)与TFT截止时的扫描电压(Vgl)的差(栅极电压振幅)。此外，Clc是液晶电容，Ccs是辅助电容，Cgd是栅极与漏极间的寄生电容，α是其它的寄生电容(包含其它像素的Cgd)。另外，在上述式中，栅极与漏极间寄生电容Cgd表示：以与信号线(数据线)连接的一侧作为TFT的源极，以与像素电极连接的一侧作为TFT的漏极时的栅极与漏极间的寄生电容。但是，一般来说，有时会与此相反地定义TFT的源极和漏极，将与信号线连接的一侧称为漏极，将与像素电极连接的一侧称为源极。此时，上述式中的栅极与漏极间寄生电容Cgd和栅极与源极寄生电容Cgs对应。根据上述式子可知，很大程度地馈通电压ΔVd的大小被与像素电极连接的栅极与漏极间寄生电容Cgd所左右。因此，最佳的相对电压Vcom的值也与栅极与漏极间寄生电容Cgd相应地变化。另一方面，已知根据自栅极驱动器起的距离，使TFT的沟道宽度W、沟道长度L不同的技术(例如专利文献2)。如果使在处于距栅极驱动器较远的位置的像素设置的TFT的沟道宽度W增加，则能够缓和由扫描信号的延迟导致的显示时序的延迟。但是，当TFT的沟道宽度W不同时，栅极电极与漏极电极的重叠面积，即栅极与漏极间的寄生电容Cgd的大小也不同。此时，馈通电压ΔVd根据像素的位置(自栅极驱动器的距离)而不同，因此，例如以适合距离栅极驱动器较远的像素的方式设定的相对电压Vcom，对于距离栅极驱动器较近的像素来说可能不是最佳值。对于该问题，在专利文献3中记载了：在以自栅极驱动器起的距离较远的TFT的寄生电容Cgd较大的方式构成的液晶显示装置中，调整扫描电压Vgh的大小的技术。根据专利文献3中记载的方法，无论自栅极驱动器起的距离如何，据说都能够防止整个显示区域中的闪烁的发生。但是，根据本发明者的研究，发现在使用氧化物半导体TFT时，当进行长时间的驱动时，在现有的方法中不能够充分抑制闪烁的发生，特别是在面板周边部容易发生闪烁。本发明为了解决上述问题而提出，其目的在于在使用氧化物半导体TFT的液晶面板中，抑制整个显示区域中的闪烁的发生。用于解决问题的技术方案本发明的实施方式的一种液晶面板，其包括：一对基板；保持在上述一对基板间的液晶层；和在上述一对基板间以包围上述液晶层的方式设置的密封件，在由上述密封件包围的区域中呈矩阵状地形成有多个像素，该液晶面板中，上述多个像素分别包括：设置于上述一对基板中的一个基板的氧化物半导体TFT；和与设置于上述一个基板的上述氧化物半导体TFT连接的像素电极，在上述氧化物半导体TFT从导通状态切换为截止状态时，使用上述像素电极施加于上述液晶层的电压，向负方向电平位移馈通电压ΔVd的量，上述多个像素中的第一像素的馈通电压ΔVd1小于与上述第一像素相比位于离上述密封件更远的位置的第二像素的馈通电压ΔVd2。在一个实施方式中，还包括：与上述第一像素连接的第一栅极配线；与相邻于上述第一像素的像素连接且与上述第一栅极配线平行地延伸的第一相邻栅极配线；与上述第二像素连接的第二栅极配线；和与相邻于上述第二像素的像素连接且与上述第二栅极配线平行地延伸的第二相邻栅极配线，上述第一像素的像素电极与上述第一相邻栅极配线的重叠面积小于上述第二像素的像素电极与上述第二相邻栅极配线的重叠面积。在一个实施方式中，上述第一像素具有的氧化物半导体TFT的沟道宽度小于上述第二像素具有的氧化物半导体TFT的沟道宽度。在一个实施方式中，设置于上述第一像素的辅助电容大于设置于上述第二像素的辅助电容。在一个实施方式中，上述第一像素位于上述密封件的附近，上述第二像素位于被上述密封件包围的区域的中央部。在一个实施方式中，具有位于上述第一像素与上述第二像素之间的第三像素，上述第三像素的馈通电压ΔVd3大于上述第一像素的馈通电压ΔVd1，且小于上述第二像素的馈通电压ΔVd2。在一个实施方式中，上述氧化物半导体层包括In-Ga-Zn-O类半导体层。在一个实施方式中，上述In-Ga-Zn-O类半导体层包括结晶部分。本发明的实施方式的有源矩阵基板是在上述液晶面板中使用的设置有上述氧化物半导体TFT和上述像素电极的上述一个基板。发明效果根据本发明的实施方式的液晶面板，在使用氧化物半导体TFT进行长时间动作时，也能够抑制整个显示区域中发生闪烁。附图说明图1是表示本发明的实施方式的液晶面板的图，图1(a)是俯视图，图1(b)是图1(a)的x-x’截面图。图2是表示老化试验中的最佳相对电压的变化的图。图3是表示相对于动作时间的最佳相对电压的变化的图。图4是表示根据像素的位置而不同的最佳相对电压的图。图5是表示实施方式1的液晶面板所具有的TFT基板的与1个像素对应的区域的图，图5(a)是截面图，图5(b)是俯视图。图6是表示实施方式2的液晶面板所具有的TFT基板的与1个像素对应的区域的图，图6(a)是截面图，图6(b)是俯视图。图7是表示实施方式3的液晶面板所具有的TFT基板的与1个像素对应的区域的图，图7(a)是截面图，图7(b)是俯视图。图8是表示本发明的实施方式的液晶面板所具有的TFT基板的制造方法的工序截面图，图8(a)～(d)分别表示不同的工序。图9是表示图8(a)～(d)所示的TFT基板的制造方法的后续的工序截面图，图9(a)～(d)分别表示不同的工序。图10是表示进行帧反转驱动时的像素电压的推移的图。具体实施方式以下参照附图说明本发明的实施方式的液晶面板。以下说明以纵电场模式动作的液晶面板(例如VA(VerticalAlignment，垂直取向)模式、TN(TwistedNematic，扭曲向列)模式等)，但本发明并不限定于此，也可以是FFS(FringeFieldSwitching，边缘场开关)模式等的横电场模式的液晶面板。图1(a)和(b)是表示本发明的实施方式的液晶面板100的俯视图和截面图(x-x’截面图)。液晶面板100具有在TFT基板10与对置基板30之间保持有液晶层40的结构。液晶层40被在其周围设置的密封件42密封于TFT基板10与对置基板30之间。被密封件42包围的区域是用于显示的显示区域(有源区域)RA，在显示区域RA中呈矩阵状地设置有多个像素P1、P2。此外，在显示区域RA的外侧，设置有没有配置像素的非显示区域RF(被称为边框区域RF)。在边框区域RF中例如设置有端子、单片驱动器等。在图示的液晶面板100中，在下边的边框区域RF设置有端子区域。在该结构中，设置在密封件42的附近的像素(有时称为周边像素或第一像素)P1中，氧化物半导体TFT的阈值电压Vth容易偏移。认为这是因为水分、杂质经由密封件42混入了液晶层40中。另一方面，设置在显示区域RA的中央部的像素(有时称为中央像素或第二像素)P2中，氧化物半导体TFT的阈值电压Vth与周边像素P1相比不易变动。阈值电压Vth的变动例如在使氧化物半导体TFT退火的工序中产生。此外，阈值电压Vth在老化或长期间的动作时也会发生变动。此时，随着经过时间变长，在周边像素P1与中央像素P2间，阈值电压Vth的偏移量的差不断扩大。像这样，当氧化物半导体TFT的特性在周边像素P1和中央像素P2中不同时，在长时间的驱动后，最佳相对电压的值在周边像素P1与中央像素P2间也存在大幅偏差。图2是表示在温度60℃和湿度95％的条件下进行使液晶面板动作550小时的老化试验时的最佳相对电压的经时变化的图。根据图2可知，在面板中央部的像素P2中，最佳相对电压的经时变化较小。另一方面，在面板周边部的像素P1中，最佳相对电压的经时变化较大。因此，在经过长时间后，与面板中央部的像素P2相比，应该应用于面板周边部的像素P1的相对电压也更低。于是，本发明者们考虑，通过使周边像素P1的构造与中央像素P2的构造不同，在周边像素P1中将初始状态的最佳相对电压预先设定得较高。更具体地说，通过以周边像素P1中的馈通电压ΔVd1比中央像素P2中的馈通电压ΔVd2小的方式构成像素，成为初始状态时的周边像素P1的最佳相对电压比中央像素P2的最佳相对电压高的状态。由此，即使在进行长时间驱动，周边像素P1中最佳相对电压向负侧较大地偏移时，也能够抑制整个显示区域中的闪烁的发生。图3表示本实施方式和比较例的液晶面板中的、最佳相对电压相对于动作时间的变化。在本实施方式中，将初始状态中的周边像素P1的最佳相对电压设定得比中央像素P2的最佳相对电压高。另一方面，在以虚线表示的比较例中，初始状态中的最佳相对电压设定成在周边像素和中央像素中相同。根据图3可知，以在初始状态中，预先使周边像素P1的最佳相对电压比中央像素P2的最佳相对电压高ΔVb的方式构成像素。因此，在长时间动作后，与实际施加的相对电压Vcom(典型的是设定为与中央像素P2的最佳相对电压相同)的差，仅是图中所示的ΔVc的大小。比较例中，将初始状态中的最佳相对电压设定成在周边像素和中央像素中相同，则长时间动作后产生的最佳相对电压的偏差为ΔVa，上述ΔVc比ΔVa充分小。另外，上述的最佳相对电压的偏差量ΔVb、ΔVc、ΔVa满足ΔVa＝ΔVb+ΔVc的关系式。这样，通过在初始状态中将周边像素P1的最佳相对电压特意设定得较高(即，以中央像素P2为基准设定的实际的相对电压Vcom，在周边像素P1中比最佳值低)，在长时间的动作(例如5000小时～1万小时)中，能够在整个显示区域抑制闪烁的发生。但是，为了抑制初始状态中的周边像素P1处的闪烁的发生，优选上述最佳相对电压的偏差量ΔVb设定得不太大。偏差量ΔVb根据周边像素P1中的氧化物TFT的特性变化的程度等适当设定即可，例如设定为约100mV以下。在偏差量ΔVb较小时，每帧很小的亮度变化不会被视认为闪烁，能够在液晶面板的周边区域中从初始状态起实现良好的显示品质。图4表示在长时间动作中能够抑制周边部闪烁的初始状态中的最佳相对电压。根据图4可知，优选在周边部(外周部)，最佳相对电压设定得比中央部高。如上所述，通过使周边像素P1的馈通电压ΔVd1比中央像素P2的馈通电压ΔVd2小，能够将最佳相对电压设定得较高。另外，作为使馈通电压ΔVd1较小的方法，例如像以下的实施方式1～3中更详细说明的那样，能够采用使栅极与漏极间寄生电容Cgd较小的方法和使辅助电容Cs较大的方法。此外，在图4中表示了与图1的A-A线对应的部分，但在液晶面板100的各边中，外周部和中央部的图4所示的最佳相对电压的关系都成立。即，液晶面板100中，以在与包围液晶层40的密封件42的距离较近的任意的周边像素P1中，初始状态中的最佳相对电压较高的方式(即以馈通电压ΔV1较小的方式)构成像素。以下更详细地说明实施方式。(实施方式1)图5(a)和(b)是表示实施方式1的液晶面板所具有的TFT基板10A的与一个像素对应的区域的截面图和俯视图。如图5(a)和(b)所示，TFT基板10A具有在透明绝缘基板11上设置有在水平方向延伸的栅极配线2、在与栅极配线2交叉的方向(典型的是垂直方向)延伸的源极配线4和连接栅极配线2与源极配线4的TFT5的构造。TFT5包括：与栅极配线2连接的栅极电极12；覆盖栅极电极12的栅极绝缘层20；隔着栅极绝缘层20设置在栅极电极12上的典型的是岛状的氧化物半导体层16；和与氧化物半导体层16电连接的源极电极14和漏极电极15。源极电极14与源极配线4连接。此外，源极电极14和漏极电极15在栅极电极12上以隔开间隔的方式配置。在该结构中，在导通电压施加于栅极电极12时，TFT5成为导通状态，源极电极14和漏极电极15经由氧化物半导体层16的沟道导通。此外，在TFT基板10A中，以覆盖TFT5的方式设置有由无机绝缘膜形成的钝化层22、由有机绝缘膜形成的平坦化层24。进而，在平坦化层24之上，设置有由ITO(铟锡氧化物)、IZO(铟锌氧化物)等形成的透明CS电极18、由无机绝缘膜形成的透明绝缘层26、由ITO、IZO形成的像素电极19。像素电极19通过贯通钝化层22、平坦化层24和透明绝缘层26的接触孔，与TFT5的漏极电极15电连接。此外，透明CS电极18与像素电极19电绝缘，例如以被施加与对设置于对置基板30(参照图1)的对置电极(未图示)施加的相对电压相同的电压的方式构成。在该结构中，由像素电极19、透明CS电极18和介于它们之间的透明绝缘层26形成辅助电容Cs。在TFT导通时，在辅助电容Cs中积蓄电荷，用于维持TFT截止时的像素电极的电位。另外，在为FFS模式的液晶面板时，可以在像素电极19设置多个细长电极部分、隙缝，并且将透明CS电极18用作对置电极，在与像素电极19之间产生横电场或斜电场。此时不需要在对置基板30设置对置电极。此处说明图1所示的位于密封件42的附近的周边像素P1和面板中央部的中央像素P2中结构不同的部分。图5(b)的被虚线包围的区域C1表示像素电极19和相邻栅极配线2’的重叠部分。另外，相邻栅极配线2’是指对于相邻的像素设置的栅极配线，栅极与漏极间寄生电容Cgd的大小根据相邻栅极配线2’与像素电极19的重叠面积而发生变化。在区域C1中，以在周边像素P1中，像素电极19与相邻栅极配线2’的重叠面积较小的方式构成像素。此外，在自密封件42起的距离(或自显示区域RA的端部起的距离)较远的像素中以像素电极19与相邻栅极配线2’的重叠面积较大的方式构成像素。即，与周边像素P1相比，在中央像素P2中上述重叠面积设定得较大。重叠面积的调整例如能够通过使像素电极19的形状在周边像素P1与中央像素P2间不同而实现。具体地说，在周边像素P1中，将像素电极19形成得更小而使得与相邻栅极配线2’的重叠面积较小即可。根据这样的方法，能够不使各像素的开口率不同地调节栅极与漏极间寄生电容。但是，也可以采用其它各种结构，例如可以使面板周边部的栅极配线2的线宽比面板中央部的栅极配线2的线宽细。这样，距离液晶面板的边框区域RF或密封件42(参照图1)越远，使像素电极19与相邻栅极配线2’的重叠面积越大，由此能够使周边像素P1的馈通电压ΔVd1比中央像素P2的馈通电压ΔVd2小。由此，在初始状态中，周边像素P1的最佳相对电压比中央像素P2的最佳相对电压高，能够实现图4所示那样的能够抑制长时间动作后的周边闪烁的状态。另外，上述内容中说明了周边像素P1和中央像素P2这2个像素，但也可以以随着从面板周边向面板中央去，馈通电压ΔVd分阶段地变化的方式，调整各像素的栅极与漏极间寄生电容。此时设定为，位于周边像素P1与中央像素P2之间的像素(例如位于比周边像素P1稍靠面板中央侧的位置的像素)的馈通电压ΔVd3，比周边像素P1的馈通电压ΔVd1大，比中央像素P2的馈通电压ΔVd2小。(实施方式2)图6(a)和(b)是表示实施方式2的液晶面板所具有的TFT基板10B的与一个像素对应的区域的截面图和俯视图。另外，为了说明简单，对与实施方式1同样的构成要素标注相同的附图标记而省略说明。本实施方式的TFT基板10B中，以周边像素P1的馈通电压ΔVd1比中央像素P2的馈通电压ΔVd2小的方式构成像素。更具体的说，设计成TFT5的沟道宽度(漏极电极15的宽度)在面板周边部更小，使得在图6(b)中被虚线包围的区域C2中，周边像素P1的栅极与漏极间寄生电容Cgd比中央像素P2的栅极与漏极间寄生电容Cgd小。漏极电极15与栅极电极12的重叠面积越小，TFT5中的栅极与漏极间寄生电容Cgd越小。于是，在周边像素P1中通过将漏极电极15的宽度设定得比中央像素P2的窄，能够使栅极与漏极间寄生电容Cgd较小，即使馈通电压ΔVd1较小。此外，也可以利用其它结构，使栅极电极12与漏极电极15的重叠面积变化。例如，在周边像素P1中将栅极电极12的宽度形成得更小，由此使上述的重叠面积减小，从而与中央像素P2相比使得寄生电容Cgd较小。像这样，距离液晶面板的边框区域RF或密封件42(参照图1)越远，使TFT5的沟道宽度(或栅极电极12与漏极电极15的重叠面积)越大，由此能够使面板周边部的TFT中的馈通电压ΔVd1更小。由此，在初始状态中，周边像素P1的最佳相对电压比中央像素P2的最佳相对电压高，能够实现图4所示那样的能够抑制长时间动作后的周边闪烁的状态。(实施方式3)图7(a)和(b)是表示实施方式3的液晶面板所具有的TFT基板10C的与一个像素对应的区域的截面图和俯视图。另外，为了说明简单，对与实施方式1和2同样的构成要素标注相同的附图标记而省略说明。在本实施方式的TFT基板10C中，以周边像素P1的馈通电压ΔVd1比中央像素P2的馈通电压ΔVd2小的方式构成像素。更具体地说，在图7(a)中被虚线包围的区域C3中，设定为周边像素P1的辅助电容Cs比中央像素P2的辅助电容Cs大。在该结构中，在辅助电容Cs较大的周边像素P1中，与辅助电容Cs较小的中央像素P2相比，更不易受到寄生电容(Cgd)的影响，结果馈通电压ΔVd1变小。由此，周边像素P1的最佳相对电压比中央像素P2的最佳相对电压高。辅助电容Cs的大小例如能够通过变更像素电极19与透明Cs电极18的重叠面积来进行调整。透明Cs电极18例如以对多个像素共用地在整个显示区域扩展的方式设置。此外，透明Cs电极18以在包括各像素的TFT5以及像素电极19与漏极电极15的接触部(接触孔周围)的区域具有开口的方式形成。此时，通过将周边像素P1的开口区域形成得比中央像素P2的开口区域小，能够增加透明Cs电极18与像素电极19的重叠部分，增大辅助电容Cs。此外，在周边像素P1中，通过使介于像素电极19与透明Cs电极18之间的透明绝缘层26的厚度比中央像素P2薄，也能够使辅助电容Cs较大。像这样，使得距离液晶面板的边框区域RF或密封件42(参照图1)越远，设置于像素的辅助电容Cs越小，由此能够使得越是接近面板外周部的TFT，馈通电压ΔVd1越小。由此，在初始状态中，周边像素P1的最佳相对电压比中央像素P2的最佳相对电压高，能够实现图4所示那样的能够抑制长时间动作后的周边闪烁的状态。(实施方式4)以下，参照图8和图9说明实施方式1～3的液晶面板所具有的有源矩阵基板的制造方法。首先，如图8(a)所示，在玻璃或塑料等绝缘性的透明基板11上形成栅极电极12、栅极配线2(图5等)。该工序例如能够通过由溅射法形成Ti和Al的层叠膜，由光刻法进行图案化而进行。另外，作为用于形成栅极电极12等的金属膜，例如可以使用下层Ti、中层Al、上层Ti的3层膜，也可以使用Ti、Mo、Ta、W、Cu等的单层膜、层叠膜、合金膜等。之后，如图8(b)所示，通过CVD法，形成包括氧化硅膜或氮化硅膜、氧化氮化硅膜和它们的层叠膜等无机材料的栅极绝缘层20。之后，如图8(c)所示形成氧化物半导体层16。氧化物半导体层16例如能够通过由溅射法形成In-Ga-Zn-O类半导体膜，由光刻工序在成为TFT5(图8(d))的沟道的部位设置岛状的半导体层而形成。此处，In-Ga-Zn-O类半导体是In(铟)、Ga(镓)、Zn(锌)的三元氧化物，In、Ga和Zn的比例(组成比)例如设定为In:Ga:Zn＝1:1:1的比例。但是，组成比没有特别限定，例如可以为In:Ga:Zn＝2:2:1、In:Ga:Zn＝1:1:2。具有In-Ga-Zn-O类半导体层的TFT具有高迁移率(与a-SiTFT相比超过20倍)和低漏电流(与a-SiTFT相比低于100分之1)，因此适用于驱动TFT和像素TFT。如果使用具有In-Ga-Zn-O类半导体层的TFT，则能够大幅减少显示装置的电力消耗。In-Ga-Zn-O类半导体可以是非晶，也可以包含结晶部分。作为结晶In-Ga-Zn-O类半导体，优选c轴与层面大至垂直取向的结晶In-Ga-Zn-O类半导体。这样的In-Ga-Zn-O类半导体的结晶构造例如在日本特开2012-134475号公报(专利文献1)中有公开。为了参考，将日本特开2012-134475号公报的全部公开内容引入本说明书。此外，氧化物半导体层16也可以代替In-Ga-Zn-O类半导体而包含其它氧化物半导体。例如可以包含Zn-O类半导体(ZnO)、In-Zn-O类半导体(IZO(注册商标))、Zn-Ti-O类半导体(ZTO)、Cd-Ge-O类半导体、Cd-Pb-O类半导体、CdO(氧化镉)、Mg-Zn-O类半导体、In-Sn-Zn-O类半导体(例如In2O3-SnO2-ZnO)、In-Ga-Sn-O类半导体、In-Ga-O类半导体等。之后，如图8(d)所示，形成源极配线(未图示)、源极电极14、漏极电极15等。更具体地说，能够通过由溅射形成包括Ti/Al/Ti(或Mo)的成为源极-漏极配线的金属层，再图案化成为配线-电极形状，而形成源极电极14、漏极电极15等。由此得到底栅型的氧化物半导体TFT5。另外，像实施方式2中说明的那样，使周边像素P1和中央像素P2中TFT的沟道宽度不同时，在形成漏极电极15的工序中，以漏极电极15的宽度在周边像素P1中更细的方式使用适当的掩模进行图案化即可。之后，如图9(a)所示，在氧化物半导体TFT5上形成钝化层22和平坦化层24。更具体地说，利用CVD法形成包括氧化硅膜或氮化硅膜、氧化氮化硅膜和它们的层叠膜的钝化层22，在钝化层22上使用感光性的树脂材料形成平坦化膜24。之后，如图9(b)所示，在平坦化膜24之上形成透明CS电极(公共电极)18。透明CS电极18能够通过由溅射法形成ITO膜或IZO膜，进行利用光刻法的图案化而形成。透明CS电极18典型的是形成为在与TFT5和漏极电极15的延长部(后面设置有接触孔的区域)对应的区域具有开口。透明CS电极18可以形成为除了该开口之外，对于多个像素共用地在面板整体扩展。但是，也可以对于多个像素中的各像素，单独地设置透明CS电极18。另外，像实施方式3中说明的那样，当使周边像素P1和中央像素P2中的辅助电容Cs不同时，在形成透明CS电极18的工序中，以周边像素P1的上述开口部更小的方式(即，透明CS电极18和像素电极19的重叠面积较大的方式)，使用适当的掩模进行图案化即可。之后，如图9(c)所示，形成覆盖透明CS电极18的透明绝缘膜26。透明绝缘膜26能够通过由CVD法形成包括氧化硅膜或氮化硅膜、氧化氮化硅膜和它们的层叠膜的绝缘膜而形成。之后，如图9(d)所示，在透明绝缘膜26之上形成像素电极19。像素电极19能够通过在形成使漏极电极15的接触部露出的接触孔之后，由溅射法形成ITO膜或IZO膜、ZnO膜，进行利用光刻法的图案化而形成。另外，像实施方式1中说明的那样，当使周边像素P1和中央像素P2中的像素电极19与相邻栅极配线2’之间的寄生电容不同时，在形成像素电极19的工序中，以周边像素P1中的与相邻栅极配线2’的重叠面积更小的方式使用适当的掩模进行图案化即可。以上说明了本发明的实施方式，但当然也能够进行各种改变。例如，上述内容中说明了栅极电极12位于氧化物半导体层16的下方的底栅型TFT的结构，但也可以是栅极电极12位于氧化物半导体层16的上方的顶栅型TFT的结构。此外，源极-漏极电极形成工序中的用于防止对氧化物半导体层16的蚀刻损伤的保护层也可以设置在氧化物半导体层16上。此外，上述说明的实施方式1～3的结构当然也可以组合使用。工业上的可利用性本发明的实施方式的液晶面板能够广泛应用于电视、监视器、便携终端用显示器等各种显示装置、电子设备。附图标记的说明2栅极配线4源极配线5氧化物半导体TFT10、10A、10B、10CTFT基板11透明基板12栅极电极14源极电极15漏极电极16氧化物半导体层18透明CS电极19像素电极20栅极绝缘层22钝化层24有机绝缘层26透明绝缘层30对置基板40液晶层42密封件100液晶面板RF非显示区域(边框区域)RA显示区域(有源区域)P1周边像素(第一像素)P2中央像素(第二像素)。