显示装置的制作方法

本发明涉及一种电子装置，尤其涉及一种显示装置。

背景技术：

随着显示科技的进步，显示器已经在日常生活中占有重要的地位。目前，为了美观上的需求，显示器大多要求能具有较大的显示面积，也因此形成窄边框技术发展趋势。

以液晶显示面板为例，其主要是由一主动组件数组基板、一对向基板以及一夹于主动组件数组基板与对向基板之间的液晶层所构成，其中主动组件数组基板可分为显示区(display region)与非显示区(non-display region)，其中在显示区上配置有以数组排列的多个像素单元，而每一像素单元包括薄膜晶体管(TFT)以及与薄膜晶体管连接的像素电极(pixel electrode)。此外，在显示区内配置有多条扫描线(scan line)与数据线(data line)，每一个像素单元的薄膜晶体管是与对应的扫描线及数据线电性连接。在非显示区内则配置有信号线、源极驱动器(source driver)以及栅极驱动器(gate driver)。

当液晶显示面板显示影像画面时，其必须通过栅极驱动器来依序开启显示面板内的每一列(row)像素，且每一列像素在开启的时间内会对应的接收源极驱动器所提供的数据电压。如此一来，每一列像素中的液晶分子就会依据其所接收的数据电压而作适当的排列。然而，随着液晶显示面板的分辨率提升，非显示区内的信号线、栅极驱动器与源极驱动器亦相对应地增加，而使得非显示区(或称为边框)的面积变大，此外，液晶显示器的生产成本亦随着栅极驱动器、源极驱动器的使用数量而增加。

技术实现要素：

本发明是提供一种显示装置，可有效地减小边框面积，并降低显示装置的生产成本。

根据本发明的实施例，显示装置包括多条扫描线、多条数据线、k条时钟信号线以及多个像素群，其中k为大于1的整数。多个像素群分别由k条时钟信号线、多条数据线以及对应的多条扫描线驱动，各像素群包括多个像素单元，多个像素单元分别配置于对应的扫描线与对应的数据线的交错处，各所述像素单元包括第一开关、第二开关、第三开关、第四开关、第一像素电极以及第二像素电极。第一像素电极通过第一开关与第二开关耦接与第二像素电极共享的共享数据线，第二像素电极通过第三开关与第四开关耦接共享数据线，第一开关的导通状态受控于其对应的扫描线，第二开关的导通状态受控于第一时钟信号线，第三开关的导通状态受控于其对应的扫描线或其相邻的前一条扫描线，其中当第三开关的导通状态受控于其对应的扫描线时，第四开关的导通状态受控于第二时钟信号线，当第三开关的导通状态受控于其相邻的前一条扫描线时，第四开关的导通状态受控于其对应的扫描线或受控于第一时钟信号线。

在根据本发明的实施例中，k等于4，相邻的时钟信号线的时钟信号间具有1/4周期的相位差，第一开关对应的扫描线为第n条扫描线，第一时钟信号线为第m条时钟信号线，其中当n除以4的余数不等于0时，m等于n除以4的余数，而当n除以4的余数等于0时，m等于4，m、n为正整数。

在根据本发明的实施例中，第三开关的导通状态受控于第n-1条扫描线，且第四开关的导通状态受控于第n条扫描线。

在根据本发明的实施例中，第三开关的导通状态受控于第n-1条扫描线，且第四开关的导通状态受控于所述第m条时钟信号线。

在根据本发明的实施例中，第一开关、第二开关、第三开关以及第四开关为晶体管开关。

在根据本发明的实施例中，k等于8，相邻的时钟信号线间上的时钟信号具有1/8周期的相位差，第一开关对应的扫描线为第n条扫描线，第一时钟信号线为第m条时钟信号线，其中m等于2乘以v，其中当n除以4的余数不等于0时，v等于n除以4的余数，m、n为正整数，而当n除以4的余数等于0时，v等于4，第三开关的导通状态受控于第n条扫描线，且第四开关的导通状态受控于所述第m-1条时钟信号线。

在根据本发明的实施例中，k等于8，相邻的时钟信号线间上的时钟信号具有1/8周期的相位差，第一开关对应的扫描线为第n条扫描线，第一时钟信号线为第m条时钟信号线，其中m等于4乘以v，其中当n除以2的余数不等于0时，v等于n除以2的余数，m、n为正整数，而当n除以2的余数等于0时，v等于2，第三开关的导通状态受控于第n条扫描线，且第四开关的导通状态受控于第m-1条时钟信号线。

在根据本发明的实施例中，各所述像素单元还包括第五开关、第六开关、第七开关、第八开关、第三像素电极以及第四像素电极，第三像素电极通过第五开关与第六开关耦接共享数据线，第四像素电极通过第七开关与第八开关耦接共享数据线，第五开关的导通状态受控于第n条扫描线，第六开关的导通状态受控于第m-2条时钟信号线，第七开关的导通状态受控于第n条扫描线，第八开关的导通状态受控于第m-3条扫描线。

在根据本发明的实施例中，第一开关、第二开关、第三开关、第四开关、所述第五开关、所述第六开关、第七开关以及第八开关为晶体管开关。

在根据本发明的实施例中，驱动电路耦接多条扫描线、多条数据线以及k条时钟信号线，通过多条扫描线、多条数据线以及k条时钟信号线驱动多个像素群。

附图说明

包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。

图1是依照本发明的一实施例的显示装置的示意图；

图2是依照本发明的一实施例的像素电路的示意图；

图3是依照本发明的一实施例的扫描信号、数据信号以及时钟信号的波形示意图；

图4是依照本发明另一实施例的像素电路的示意图；

图5是依照本发明一实施例的扫描信号、数据信号以及时钟信号的波形示意图；

图6是依照本发明另一实施例的显示装置的示意图；

图7是依照本发明另一实施例的像素电路的示意图；

图8是依照本发明另一实施例的扫描信号、数据信号以及时钟信号的波形示意图；

图9是依照本发明另一实施例的显示装置的示意图；

图10是依照本发明另一实施例的像素电路的示意图；

图11是依照本发明另一实施例的扫描信号、数据信号以及时钟信号的波形示意图。

附图标号说明

G(0)～G(n+2)：扫描线；

DL1～DLM：数据线；

CK(1)～CK(k)、CK(m-3)、CK(m-2)、CK(m-1)、CK(m)：时钟信号线；

PG1～PGn+2：像素群；

102、602、902：驱动电路；

P1、P1’：像素单元；

SW1～SW8：开关；

PE1～PE4：像素电极；

DLC1：共享数据线；

SG0～SGn+2：扫描信号；

SD、SD1～SDM：数据信号；

SC1～SCk：时钟信号。

具体实施方式

现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同组件符号在附图和描述中用来表示相同或相似部分。

图1是依照本发明的一实施例的显示装置的示意图，请参照图1。显示装置可例如为液晶显示装置或电子纸(electronic paper)显示装置，然不以此为限，显示装置包括多条扫描线G(0)、G(1)、G(2)…G(n+2)、多条数据线DL1～DLM、k条时钟信号线CK(1)～CK(k)、多个像素群PG1、PG2…PGn+2以及驱动电路102，其中n、m为正整数，k为大于1的整数，在本实施例中k等于4，然不以此为限。驱动电路102耦接扫描线G(0)～G(n+2)、数据线DL1～DLM以及k条时钟信号线CK(1)～CK(k)，通过扫描线G(0)～G(n+2)、数据线DL1～DLM以及k条时钟信号线CK(1)～CK(k)驱动像素群PG1～PGn+2，各个像素群分别由时钟信号线CK(1)～CK(k)、数据线DL1～DLM以及对应的扫描线驱动，举例来说像素群PG1为由时钟信号线CK(1)～CK(k)、数据线DL1～DLM以及扫描线G(0)、G(1)驱动，而像素群PG2则为由时钟信号线CK(1)～CK(k)、数据线DL1～DLM以及扫描线G(1)、G(2)驱动。值得注意的是，在图1中显示出两条扫描线G(1)可耦接至驱动电路102的同一个信号输出接脚，而被同一个信号输出接脚所输出的扫描信号驱动。

进一步来说，各个像素群可分别包括多个像素单元，多个像素单元可分别配置于对应的扫描线与的数据线的交错处。例如，图2是依照本发明的一实施例的像素电路的示意图，请参照图2。在图2实施例中，显示装置包括4条时钟信号线CK(1)～CK(4)，亦即k等于4，相邻的时钟信号线的时钟信号间具有1/4周期的相位差，像素群中的各个像素单元P1包括开关SW1～SW4以及像素电极PE1、PE2，开关SW1～SW4可例如以晶体管开关来实施，然并不以此为限。像素电极PE1通过开关SW1与开关SW2耦接与电极PE2共享的共享数据线DLC1，共享数据线DLC1为像素单元P1所对应的数据线，随着像素单元P1的不同，共享数据线DLC1可能为数据线DL1～DLM中的其中一条数据线。像素电极PE2通过开关SW3与开关SW4耦接共享数据线DLC1，开关SW1的导通状态受控于其对应的扫描线(第n条扫描线G(n)，假设本实施例的像素单元P1属于第n个像素群)，开关SW2的导通状态受控于时钟信号线CK(m)，其中当n除以4的余数不等于0时，m等于n除以4的余数，而当n除以4的余数等于0时，m等于4，m、n为正整数。开关SW3的导通状态受控于与其相邻的前一条扫描线(第n-1条扫描线G(n-1))，开关SW4的导通状态受控于其对应的扫描线(第n条扫描线G(n))。

驱动电路102可通过扫描线G(0)～G(n+2)、数据线DL1～DLM以及k条时钟信号线CK(1)～CK(k)分别输出扫描信号SG0～SGn+2、数据信号SD1～SDM以及时钟信号SC1～SCk来驱动像素群PG1～PGn+2。举例来说，图3是依照本发明的一实施例的扫描信号、数据信号以及时钟信号的波形示意图，请参照图3。为简化说明，本实施例仅列举扫描线G(0)～G(8)上的扫描信号SG0～SG8、共享数据线DLC1上的数据信号SD以及时钟信号线CK(1)～CK(4)上的时钟信号SC1～SC4进行说明。如图3所示，相邻的时钟信号线的时钟信号间具有1/4周期的相位差，例如，时钟信号SC1的两个上升缘之间的区间可分成8等分，而时钟信号SC2相较于时钟信号SC1的相位延迟时间为上述区间的2等分，因此，时钟信号SC1与时钟信号SC2间具有1/4周期的相位差。当扫描信号SG0、SG1为高电压电平时，像素群PG1中像素单元P1的像素电极PE2可通过开关SW3与SW4接收来自共享数据线DLC1的数据信号SD，当时钟信号SC1与扫描信号SG1为高电压电平时，像素群PG1中像素单元P1的像素电极PE1可通过开关SW1与SW2接收来自共享数据线DLC1的数据信号SD(此时n＝1，m＝1)。当扫描信号SG1、SG2为高电压电平时，像素群PG2中像素单元P1的像素电极PE2可通过开关SW3与SW4接收来自共享数据线DLC1的数据信号SD，当时钟信号SC2与扫描信号SG2为高电压电平时，像素群PG2中像素单元P1的像素电极PE1可通过开关SW1与SW2接收来自共享数据线DLC1的数据信号SD(此时n＝2，m＝2)。依此类推，像素群P3～PG8中像素单元P1所对应的开关可受控于对应的扫描线信号与时钟信号而改变其导通状态，而使得像素群PG3～PG8可依序地接收数据信号SD，显示对应数据信号SD的影像画面。

如此通过扫描线配合时钟信号线来控制与共享数据线耦接的开关的导通状态，仅须增加4条时钟信号线而不需增设扫描线，且可减少一半的数据线数量，有效减少驱动电路(其可例如以芯片来实施)的输出信号线，减少电路布局面积，而有利于实现具有窄边框的显示装置，且可降低显示装置的生产成本。以分辨率240x1440为例，若应用本实施例的架构，则驱动电路102的输出信号线可仅包括241条扫描线、720条数据线以及4条时钟信号线，可减少(240+1440)-(241+720+4)＝715条输出信号线。

图4是依照本发明另一实施例的像素电路的示意图，请参照图4。本实施例的像素电路与图2实施例的像素电路的不同之处在于，在本实施例中，开关SW4的导通状态为受控于时钟信号线CK(m)，在本实施例中，当n除以4的余数不等于0时，m等于n除以4的余数，而当n除以4的余数等于0时，m等于4，m、n为正整数。图4实施例所对应的扫描信号、数据信号以及时钟信号的波形示意图可如图5所示，当扫描信号SG0与时钟信号SC1为高电压电平时，像素群PG1中像素单元P1的像素电极PE2可通过开关SW3与SW4接收来自共享数据线DLC1的数据信号SD，当时钟信号SC1与扫描信号SG1为高电压电平时，像素群PG1中像素单元P1的像素电极PE1可通过开关SW1与SW2接收来自共享数据线DLC1的数据信号SD(此时n＝1，m＝1)。当扫描信号SG1与时钟信号SC2为高电压电平时，像素群PG2中像素单元P1的像素电极PE2可通过开关SW3与SW4接收来自共享数据线DLC1的数据信号SD，当时钟信号SC2与扫描信号SG2为高电压电平时，像素群PG2中像素单元P1的像素电极PE1可通过开关SW1与SW2接收来自共享数据线DLC1的数据信号SD(此时n＝2，m＝2)。依此类推，像素群PG3～PG8中像素单元P1所对应的开关可受控于对应的扫描线信号与时钟信号而改变其导通状态，而使得像素群P3～PG8可依序地接收数据信号SD，显示对应数据信号SD的影像画面。

类似地，本实施例也可有效减少驱动电路的输出信号线，减少电路布局面积，并降低显示装置的生产成本。若以分辨率240x1440为例，应用本实施例的架构，亦可达到减少(240+1440)-(241+720+4)＝715条输出信号线的效果。

图6是依照本发明另一实施例的显示装置的示意图，请参照图6。本实施例与图1实施例的不同之处在于，在本实施例中，k等于8，相邻的时钟信号线的时钟信号间具有1/8周期的相位差(然不以此为限)。此外，图1实施例的各个像素群分别由对应的两条扫描线配合一条时钟信号线进行驱动，而在本实施例中，各个像素群则分别由对应的一条扫描线配合两条时钟信号线进行驱动。例如本实施例的像素群PG1为由扫描线G(1)以及时钟信号线CK(1)、CK(2)进行驱动。图7是依照本发明另一实施例的像素电路的示意图，请参照图7。进一步来说，图6实施例中像素群的各个像素单元对应的像素电路可如图7所示，图7实施例的像素电路与图2实施例的像素电路的不同之处在于，在本实施例中，开关SW3的导通状态受控于其对应的扫描线(第n条扫描线G(n)，假设本实施例的像素单元P1属于第n个像素群)，而开关SW4的导通状态受控于时钟信号线CK(m-1)，在本实施例中，m等于2乘以v，其中当n除以4的余数不等于0时，v等于n除以4的余数，m、n为正整数，而当n除以4的余数等于0时，v等于4。

驱动电路602可通过扫描线G(1)～G(n+2)、数据线DL1～DLM以及k条时钟信号线CK(1)～CK(k)分别输出扫描信号、数据信号以及时钟信号来驱动像素群PG1～PGn+2。举例来说，图8是依照本发明另一实施例的扫描信号、数据信号以及时钟信号的波形示意图。图6、图7实施例所对应的扫描信号、数据信号以及时钟信号的波形示意图可如图8所示，当扫描信号SG1与时钟信号SC1为高电压电平时，像素群PG1中像素单元P1的像素电极PE2可通过开关SW3与SW4接收来自共享数据线DLC1的数据信号SD，当时钟信号SC2与扫描信号SG1为高电压电平时，像素群PG1中像素单元P1的像素电极PE1可通过开关SW1与SW2接收来自共享数据线DLC1的数据信号SD(此时n＝1，m＝2)。当扫描信号SG2与时钟信号SC3为高电压电平时，像素群PG2中像素单元P1的像素电极PE2可通过开关SW3与SW4接收来自共享数据线DLC1的数据信号SD，当时钟信号SC4与扫描信号SG2为高电压电平时，像素群PG2中像素单元P1的像素电极PE1可通过开关SW1与SW2接收来自共享数据线DLC1的数据信号SD(此时n＝2，m＝4)。依此类推，像素群PG3～PG8中像素单元P1所对应的开关可受控于对应的扫描线信号与时钟信号而改变其导通状态，而使得像素群PG3～PG8可依序地接收数据信号SD，显示对应数据信号SD的影像画面。

类似地，本实施例也可有效减少驱动电路的输出信号线，减少电路布局面积，并降低显示装置的生产成本。若以分辨率240x1440为例，应用本实施例的架构，驱动电路602的输出信号线可仅包括240条扫描线、720条数据线以及8条时钟信号线，可减少(240+1440)-(240+720+8)＝712条输出信号线的效果。

图9是依照本发明另一实施例的显示装置的示意图，请参照图9。在本实施例中，k等于8，相邻的时钟信号线的时钟信号间具有1/8周期的相位差(然不以此为限)。本实施例与图1实施例的不同之处在于，图1实施例的各个像素群分别由对应的一条扫描线配合两条时钟信号线进行驱动，而在本实施例中，各个像素群则分别由对应的一条扫描线配合四条时钟信号线进行驱动。例如本实施例的像素群PG1为由扫描线G(1)以及时钟信号线CK(1)～CK(4)进行驱动。图10是依照本发明另一实施例的像素电路的示意图，请参照图10。进一步来说，图9实施例中像素群的各个像素单元对应的像素电路可如图10所示，图10实施例的像素电路与图7实施例的像素电路的不同之处在于，本实施例的像素单元P1’还包括开关SW5～SW8以及像素电极PE3、PE4，开关SW5～SW8也可例如以晶体管开关来实施，然并不以此为限。像素电极PE3通过开关SW5与开关SW6耦接与电极PE3共享的共享数据线DLC1，像素电极PE4通过开关SW7与开关SW8耦接共享数据线DLC1，开关SW5的导通状态受控于其对应的扫描线(第n条扫描线G(n)，假设本实施例的像素单元P1属于第n个像素群)，开关SW6的导通状态受控于时钟信号线CK(m-2)，在本实施例中，m等于4乘以v，其中当n除以2的余数不等于0时，v等于n除以2的余数，m、n为正整数，而当n除以2的余数等于0时，v等于2。开关SW7的导通状态受控于其对应的扫描线(第n条扫描线G(n))，开关SW8的导通状态受控于时钟信号线CK(m-3)。

驱动电路902可通过扫描线G(1)～G(n+2)、数据线DL1～DLM以及8条时钟信号线CK(1)～CK(8)分别输出扫描信号、数据信号以及时钟信号来驱动像素群PG1～PGn+2。图11是依照本发明另一实施例的扫描信号、数据信号以及时钟信号的波形示意图。图9、图10实施例所对应的扫描信号、数据信号以及时钟信号的波形示意图可如图11所示，当扫描信号SG1与时钟信号SC1为高电压电平时，像素群PG1中像素单元P1’的像素电极PE4可通过开关SW7与SW8接收来自共享数据线DLC1的数据信号SD，当时钟信号SC2与扫描信号SG1为高电压电平时，像素群PG1中像素单元P1’的像素电极PE3可通过开关SW5与SW6接收来自共享数据线DLC1的数据信号SD，当扫描信号SG1与时钟信号SC3为高电压电平时，像素群PG1中像素单元P1’的像素电极PE2可通过开关SW3与SW4接收来自共享数据线DLC1的数据信号SD，当时钟信号SC4与扫描信号SG1为高电压电平时，像素群PG1中像素单元P1’的像素电极PE1可通过开关SW1与SW2接收来自共享数据线DLC1的数据信号SD(此时n＝1，m＝4)。依此类推，像素群PG2中像素单元P1’所对应的开关可受控于对应的扫描线信号与时钟信号而改变其导通状态，而使得像素群PG2可依序地接收数据信号SD，显示对应数据信号SD的影像画面。

类似地，本实施例也可有效减少驱动电路的输出信号线，减少电路布局面积，并降低显示装置的生产成本。若以分辨率240x1440为例，应用本实施例的架构，驱动电路602的输出信号线可仅包括240条扫描线、360条数据线以及8条时钟信号线，可减少(240+1440)-(240+360+8)＝1072条输出信号线的效果。

综上所述，本发明的实施例通过扫描线配合时钟信号线来控制与共享数据线耦接的开关的导通状态，可有效减少驱动电路的输出信号线，减少电路布局面积，而有利于实现具有窄边框的显示装置，且可降低显示装置的生产成本。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。