全反射液晶显示面板的制作方法

本发明涉及一种液晶显示面板，且特别涉及一种全反射液晶显示面板。

背景技术：

近年来，电子纸(E-paper)与电子书(E-book)正蓬勃发展。电子纸与电子书通常是采用反射式显示设备来显示画面，其中所使用的显示介质包括液晶、电泳显示介质、电致变色显色介质、电解析出显示介质等，其中具有液晶的全反射液晶显示器备受关注。一般而言，若只进行文字显示，则黑白两灰阶应已足够，但若需要显示具层次感的图片，则黑白两灰阶并不足够。目前，全反射液晶显示器仍存有灰阶数不足而不具有良好视觉效果的问题，因此如何扩展灰阶数实为研发者所欲达成的目标之一。

技术实现要素：

本发明提供一种全反射液晶显示面板，其可用来显示16种灰阶，以达成良好的视觉效果。

本发明提供了一种全反射液晶显示面板，包括多个像素单元，其中每一像素单元包括：第一基板、第一扫描线、第二扫描线、第一数据线、第二数据线、第一像素结构、第二像素结构、第三像素结构、第四像素结构、第二基板、及液晶层。第一扫描线、第二扫描线、第一数据线以及第二数据线配置在第一基板上。第一像素结构、第二像素结构、第三像素结构及第四像素结构分别与第一扫描线、第二扫描线中的一个及第一数据线、第二数据线中的一个电性连接，其中第一像素结构、第二像素结构、第三像素结构及第四像素结构分别包括：主动组件、以及与主动组件电性连接的反射像素电极，且第一像素结构、第二像素结构、第三像素结构、及第四像素结构的反射面积比是1：2：4：8与2：1：4：8其中之一。第二基板位于第一基板的对向。液晶层设置于第一基板与第二基板之间。第一像素结构及第二像素结构共同电性连接至第二数据线，而第三像素结构及第四像素结构共同电性连接至第一数据线。

基于上述，通过每一像素单元包括反射面积比为1：2：4：8与2：1：4：8其中之一的第一像素结构、第二像素结构、第三像素结构、及第四像素结构，且第一像素结构及第二像素结构共同电性连接至第二数据线，第三像素结构及第四像素结构共同电性连接至第一数据线，本发明的全反射液晶显示面板具有新颖的架构，并且能够显示出16种灰阶以达成良好的视觉效果。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所示附图作详细说明如下。

附图说明

图1是依照本发明的第一实施例的全反射液晶显示面板的上视示意图；

图2是图1中的剖线A-A’的剖面示意图；

图3是依照本发明的第二实施例的全反射液晶显示面板的上视示意图；

图4是依照本发明的第三实施例的全反射液晶显示面板的局部剖面示意图；

图5是依照本发明的第四实施例的全反射液晶显示面板的上视示意图；

图6是图5中的共享电极层的上视示意图；

图7是图5中的剖线A-A’的剖面示意图；

图8是依照本发明的第五实施例的全反射液晶显示面板的局部剖面示意图。

符号说明：

10、10’、20、30、40：全反射液晶显示面板

100：第一基板

110：第二基板

120：液晶层

130：共享电极层

140：对向电极层

BM、4BM：遮光图案

BP：覆盖层

CE1～CE4：电容电极

CH1～CH4：通道层

CL1：共享电极线

CM1、CM2、CM3、CM4：共享电极图案

Cst1～Cst4：储存电容

D1～D4：漏极

DL1：第一数据线

DL2：第二数据线

G1～G4：栅极

GI：栅绝缘层

H1、H2、H3、H4：接触窗

O1：第一开口

O2：第二开口

P1：第一像素结构

P2：第二像素结构

P3：第三像素结构

P4：第四像素结构

PE1～PE4：反射像素电极

PS：间隙物

PV：绝缘层

S1～S4：源极

SL1：第一扫描线

SL2：第二扫描线

T1～T4：主动组件

U：像素单元

Vcom：共享电压

X：凸块

具体实施方式

图1是依照本发明的第一实施例的全反射液晶显示面板的上视示意图。图2是图1中的剖线A-A’的剖面示意图。

请同时参照图1及图2，全反射液晶显示面板10包括多个像素单元U。详细而言，每一像素单元U包括第一基板100、第一扫描线SL1、第二扫描线SL2、第一数据线DL1、第二数据线DL2、第一像素结构P1、第二像素结构P2、第三像素结构P3、第四像素结构P4、第二基板110、及液晶层120。另外，在本实施例中，像素单元U还包括共享电极层130、绝缘层PV、覆盖层BP、对向电极层140以及间隙物PS。为了方便说明起见，图1中仅显示出一个像素单元U，但实际上全反射液晶显示面板10是由多个数组排列的像素单元U所组成，且图1中省略显示第二基板110、对向电极层140、液晶层120、覆盖层BP、绝缘层PV以与门绝缘层GI等的构件。

在本实施例中，全反射液晶显示面板10的操作模式例如是电控双折射(electrically controlled birefringence，EBC)模式、垂直配向(vertical alignment，VA)模式、扭转向列(twist neumatic，TN)模式、共平面切换(in plane switch，IPS)模式、边际场切换(fringe field switch，FFS)模式、光学补偿弯曲(optical compensation bend，OCB)模式。因此，本实施例的全反射液晶显示面板10并不以图1及图2中所绘者为限，所述领域具有通常知识者应理解，全反射液晶显示面板10可更进一步设置有其他所需的构件，例如配向膜、偏光板等。

另外，在本实施例中，全反射液晶显示面板10的扫描频率为0以上且20Hz以下，较佳为0.5Hz至15Hz之间，例如扫描信号是以1Hz的扫描频率进行扫描。也就是说，全反射液晶显示面板10适于进行低频操作而具有省电的效果。

第一基板100的材质可为玻璃、石英、蓝宝石或有机聚合物。第二基板110位于第一基板100的对向。第二基板110的材质可为玻璃、石英、蓝宝石或有机聚合物。上述有机聚合物可例如是聚酰亚胺(Polyimide，简称PI)、聚酸甲酯(Polymethylmethacrylate，简称PMMA)、聚碳酸酯(Polycarbonate,简称PC)、聚对苯二甲酸乙二酯(Polyethylene terephthalate，简称PET)。

液晶层120设置于第一基板100与第二基板110之间。详细而言，液晶层120包括多个液晶分子(未显示)，且根据不同的操作模式来选用适当的液晶分子。

对向电极层140配置于第二基板110上，且界于第二基板110与液晶层120之间。对向电极层140的材质例如是铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物等高穿透率材质或其组合。另外，在本实施例中，液晶层120中的液晶分子会受第一像素结构P1、第二像素结构P2、第三像素结构P3及第四像素结构P4与对向电极层140对液晶层120施加的电场而驱动。

第一扫描线SL1、第二扫描线SL2、第一数据线DL1以及第二数据线DL2配置在第一基板100上。第一扫描线SL1、第二扫描线SL2与第一数据线DL1、第二数据线DL2的延伸方向不相同，较佳的是第一扫描线SL1、第二扫描线SL2的延伸方向与第一数据线DL1、第二数据线DL2的延伸方向垂直。

此外，第一扫描线SL1、第二扫描线SL2与第一数据线DL1、第二数据线DL2是位于不相同的膜层，且第一扫描线SL1、第二扫描线SL2与第一数据线DL1、第二数据线DL2之间夹有栅绝缘层GI(于后文进行详细描述)。基于导电性的考虑，第一扫描线SL1、第二扫描线SL2、第一数据线DL1以及第二数据线DL2一般是使用金属材料。然而，本发明并不限于此，根据其他实施例，第一扫描线SL1、第二扫描线SL2、第一数据线DL1以及第二数据线DL2也可以使用例如合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物等的其他导电材料，或是金属材料与前述其它导电材料的堆栈层。

第一像素结构P1、第二像素结构P2、第三像素结构P3、及第四像素结构P4分别与第一扫描线SL1、第二扫描线SL2中的一个及第一数据线DL1、第二数据线DL2中的一个电性连接，其中第一像素结构P1及第二像素结构P2共同电性连接至第二数据线DL2，而第三像素结构P3及第四像素结构P4共同电性连接至第一数据线DL1。详细而言，在本实施例中，第一像素结构P1及第二像素结构P2配置在第二数据线DL2的一侧，而第三像素结构P3及第四像素结构P4配置在第二数据线DL2的另一侧。

另外，在本实施例中，第一像素结构P1及第三像素结构P3共同电性连接至第一扫描线SL1，而第二像素结构P2及第四像素结构P4共同电性连接至第二扫描线SL2。也就是说，在本实施例中，第一像素结构P1与第一扫描线SL1及第二数据线DL2电性连接；第二像素结构P2与第二扫描线SL2及第二数据线DL2电性连接；第三像素结构P3与第一扫描线SL1及第一数据线DL1电性连接；第四像素结构P4与第二扫描线SL2及第一数据线DL1电性连接。另外，在本实施例中，第一像素结构P1、第二像素结构P2、第三像素结构P3及第四像素结构P4皆配置在第一扫描线SL1与第二扫描线SL2之间。

在本实施例中，第一像素结构P1包括主动组件T1、反射像素电极PE1以及电容电极CE1；第二像素结构P2包括主动组件T2、反射像素电极PE2以及电容电极CE2；第三像素结构P3包括主动组件T3、反射像素电极PE3以及电容电极CE3；第四像素结构P4包括主动组件T4、反射像素电极PE4以及电容电极CE4。

在本实施例中，主动组件T1、主动组件T2、主动组件T3、及主动组件T4可以是底部栅极型薄膜晶体管或是顶部栅极型薄膜晶体管，且主动组件T1包括栅极G1、通道层CH1、漏极D1以及源极S1；主动组件T2包括栅极G2、通道层CH2、漏极D2以及源极S2；主动组件T3包括栅极G3、通道层CH3、漏极D3以及源极S3；主动组件T4包括栅极G4、通道层CH4、漏极D4以及源极S4。

以底部栅极型薄膜晶体管为例，栅极G1、G3与第一扫描线SL1为一连续的导电图案，栅极G2、G4与第二扫描线SL2为一连续的导电图案，此表示栅极G1、G3皆与第一扫描线SL1电性连接，而栅极G2、G4皆与第二扫描线SL2电性连接。也就是说，在本实施例中，栅极G1～G4与第一扫描线SL1、第二扫描线SL2属于同一膜层。

通道层CH1～CH4分别位于栅极G1～G4的上方。在本实施例中，通道层CH1～CH4的材质例如是非晶硅、或氧化物半导体材料，其中氧化物半导体材料包括铟镓锌氧化物(Indium-Gallium-Zinc Oxide，IGZO)、氧化锌、氧化锡(SnO)、铟锌氧化物、镓锌氧化物(Gallium-Zinc Oxide，GZO)、锌锡氧化物(Zinc-Tin Oxide，ZTO)或铟锡氧化物等。也就是说，在本实施例中，主动组件T1～T4例如是非晶硅薄膜晶体管、或氧化物半导体薄膜晶体管。然而，本发明并不限于此。在其他实施例中，主动组件T1～T4也可以是低温多晶硅薄膜晶体管。举一较佳实施例为例，若是采用氧化物半导体材料(例如IGZO)搭配扫描信号是以0.5Hz～2Hz的扫描频率进行扫描，则本发明的全反射液晶显示面板将可以达到非常省电的功能。

源极S1与漏极D1位于通道层CH1的上方；源极S2与漏极D2位于通道层CH2的上方；源极S3与漏极D3位于通道层CH3的上方；以及源极S4与漏极D4位于通道层CH4的上方。源极S1～S2与第二数据线DL2为一连续的导电图案，源极S3～S4与第一数据线DL1为一连续的导电图案，此表示源极S1～S2皆与第二数据线DL2电性连接，而源极S3～S4皆与第一数据线DL1电性连接。漏极D1～D4分别与电容电极CE1～CE4为一连续的导电图案，此表示漏极D1～D4分别与电容电极CE1～CE4电性连接。另外，在本实施例中，漏极D1～D4、源极S1～S4以及电容电极CE1～CE4与第一数据线DL1、第二数据线DL2属于同一膜层。

在本实施例中，栅极G1与通道层CH1之间、栅极G2与通道层CH2之间、栅极G3与通道层CH3之间、与门极G4与通道层CH4之间还设置有栅绝缘层GI，其中栅绝缘层GI共同地形成在第一基板100上且覆盖栅极G1～G4；以及在主动组件T1、主动组件T2、主动组件T3及主动组件T4的上方还覆盖有绝缘层PV，以保护主动组件T1～T4。栅绝缘层GI、绝缘层PV的材质可为无机材料、有机材料或其组合，其中无机材料例如是氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆栈层；有机材料例如是聚酰亚胺系树脂、环氧系树脂或压克力系树脂等高分子材料。

另外，在本实施例中，绝缘层PV上还设置有覆盖层BP，以覆盖主动组件T1～T4，其中覆盖层BP的厚度可以大于绝缘层PV的厚度，以提供较佳的平坦性。详细而言，在本实施例中，覆盖层BP的顶部包括多个凸块X，即覆盖层BP具有不平整的表面。覆盖层BP的材质可为无机材料、有机材料或其组合，其中无机材料例如是氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆栈层；有机材料例如是聚酰亚胺系树脂、环氧系树脂或压克力系树脂等高分子材料。

反射像素电极PE1～PE4分别与主动组件T1～T4电性连接。详细而言，反射像素电极PE1是藉由接触窗H1而与电容电极CE1电性连接；反射像素电极PE2是藉由接触窗H2而与电容电极CE2电性连接；反射像素电极PE3是藉由接触窗H3而与电容电极CE3电性连接；反射像素电极PE4是藉由接触窗H4而与电容电极CE4电性连接。更详细而言，接触窗H1设置于覆盖层BP与绝缘层PV中，以暴露出部分的电容电极CE1；接触窗H2设置于覆盖层BP与绝缘层PV中，以暴露出部分的电容电极CE2；接触窗H3设置于覆盖层BP与绝缘层PV中，以暴露出部分的电容电极CE3；接触窗H4设置于覆盖层BP与绝缘层PV中，以暴露出部分的电容电极CE4。

值得一提的是，在本实施例中，通过第一像素结构P1及第二像素结构P2配置在第二数据线DL2的一侧，第三像素结构P3及第四像素结构P4配置在第二数据线DL2的另一侧，且第一像素结构P1、第二像素结构P2、第三像素结构P3及第四像素结构P4皆配置在第一扫描线SL1与第二扫描线SL2之间，藉此使得电容电极CE1～CE4不需为了避开数据线(即第一数据线DL1、第二数据线DL2)以避免发生短路，或为了降低扫描线(即第一扫描线SL1、第二扫描线SL2)上的寄生电容而区分为多个部分。如此一来，在像素单元U中，反射像素电极PE1～PE4分别仅需通过单一个接触窗(即接触窗H1～H4)与电容电极CE1～CE4电性连接，因而达成优异的开口率。举例而言，与电容电极为了避免与数据线接触或为了降低扫描线上的寄生电容而区分为多个部分的全反射液晶显示面板相比，本实施例的全反射液晶显示面板10提升了1.5％至10％的开口率。

反射像素电极PE1～PE4的材质包含有例如是银(Ag)、铝(Al)、或其他具有高反射率的导电材质。反射像素电极PE1～PE4的厚度例如是介于50nm至200nm之间。另外，为了避免反射像素电极PE1～PE4氧化而影响反射效率，反射像素电极PE1～PE4上分别可设置透明保护层，其材质例如是铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物等的透明导电材料。

另外，在本实施例中，反射像素电极PE1～PE4覆盖于覆盖层BP的凸块X上，藉此反射像素电极PE1～PE4会具有不平整的表面，使得全反射液晶显示面板10能够提升对于光线的反射率及反射视角分布。

另外，在本实施例中，反射像素电极PE1、反射像素电极PE2、反射像素电极PE3、反射像素电极PE4的面积比为1：1：2：4。并且，第一像素结构P1的电容电极CE1具有与第二像素结构P2的电容电极CE2相同或近似的面积。

值得说明的是，在本文所有实施例中，关于面积的比例关系(例如反射像素电极PE1、反射像素电极PE2、反射像素电极PE3、反射像素电极PE4的面积比为1：1：2：4等)是包括本发明任何所属技术领域中所容许的误差范围。具体而言，在本实施例中，即误差范围为精确的数值±10％的范围内。举例而言，反射像素电极PE1与反射像素电极PE2的面积比为1：1涵盖了反射像素电极PE1与反射像素电极PE2的面积比为1：0.9～1.2的情况，第三像素结构P3及第四像素结构P4的反射面积误差范围也是如此。

在本实施例中，像素单元U还包括共享电极层130，配置于第一基板100上且与反射像素电极PE1～PE4电性绝缘。详细而言，在本实施例中，共享电极层130包括多个共享电极图案CM1～CM4，其中共享电极图案CM1与第一像素结构P1的电容电极CE1相对应；共享电极图案CM2与第二像素结构P2的电容电极CE2相对应；共享电极图案CM3与第三像素结构P3的电容电极CE3相对应；共享电极图案CM4与第四像素结构P4的电容电极CE4相对应。另外，在本实施例中，共享电极层130与栅极G1～G4、第一扫描线SL1、及第二扫描线SL2属于同一膜层。如此一来，共享电极图案CM1与电容电极CE1会构成一储存电容Cst1；共享电极图案CM2与电容电极CE2会构成一储存电容Cst2；共享电极图案CM3与电容电极CE3会构成一储存电容Cst3；共享电极图案CM4与电容电极CE4会构成一储存电容Cst4；且位于电容电极CE1～CE4与共享电极图案CM1～CM4之间的栅绝缘层GI则作为储存电容Cst1～Cst4的电容介电层。

值得一提的是，在本实施例中，由于第一像素结构P1的反射像素电极PE1、第二像素结构P2的反射像素电极PE2、第三像素结构P3的反射像素电极PE3、第四像素结构P4的反射像素电极PE4的面积比为1：1：2：4，且电容电极CE1、共享电极图案CM1分别具有与电容电极CE2、共享电极图案CM2相同的面积，藉此使得第一像素结构P1、第二像素结构P2、第三像素结构P3、第四像素结构P4皆可具有适当的储存电容面积。如此一来，在低频操作下，本实施例的全反射液晶显示面板10不会发生因储存电容面积太小所导致的电荷无法保持而造成画面显示异常的问题，因而具有良好的画面显示效果。

从另一观点而言，在本实施例中，共享电极图案CM1～CM4彼此互相连接，以形成一共享电极线CL1，且共享电极线CL1电性连接至共享电压Vcom。

在本实施例中，像素单元U还包括间隙物PS，配置在第一基板100与第二基板110之间，且覆盖部分的反射像素电极PE1。详细而言，在本实施例中，间隙物PS配置在对向电极140上，且延伸至第一像素结构P1的反射像素电极PE1(如图2所示)。间隙物PS的材质例如是光阻材料或其他不透光的材料。

值得说明的是，在本实施例中，即使反射像素电极PE1、反射像素电极PE2、反射像素电极PE3、反射像素电极PE4的面积比为1：1：2：4，但通过于第一像素结构P1中设置间隙物PS使得像素单元U中间隙物PS所在位置的区域不存在液晶分子，藉此可达成第一像素结构P1、第二像素结构P2、第三像素结构P3、及第四像素结构P4的反射面积比实际上为1：2：4：8的效果。详细而言，反射像素电极PE1的反射面积在扣除间隙物PS所占的面积后，实际上反射像素电极PE1可用以反射环境光的反射面积将仅剩约原先的1/2，而其余各反射像素电极PE2、反射像素电极PE3、反射像素电极PE4的反射面积皆不改变，因此反射像素电极PE1、反射像素电极PE2、反射像素电极PE3、反射像素电极PE4的反射面积比实际上为1：2：4：8。换句话说，从垂直第一基板100的方向来看，间隙物PS、反射像素电极PE1、反射像素电极PE2、反射像素电极PE3、反射像素电极PE4的面积比可以为0.5：1：1：2：4。同样地如前文所述，此处关于面积的比例关系是包括本发明任何所属技术领域中所容许的误差范围，即误差范围为精确的数值±10％的范围内。如此一来，通过第一像素结构P1、第二像素结构P2、第三像素结构P3及第四像素结构P4具有所述特定的反射面积比，全反射液晶显示面板20可用来显示16种灰阶，藉此达成良好的视觉效果。

另外，在本实施例中，间隙物PS与部分的反射像素电极PE1相重叠，但本发明并不限于此。在其他实施例中，为了避免位于间隙物PS下方的反射像素电极PE1导致漏光现象，反射像素电极PE1亦可设计成不设置在对应间隙物PS处，即间隙物PS与反射像素电极PE1不相重叠，来达成反射像素电极PE1、反射像素电极PE2、反射像素电极PE3、反射像素电极PE4的面积比为1：2：4：8。如此一来，全反射液晶显示面板20仍包括反射面积比为1：2：4：8的第一像素结构P1、第二像素结构P2、第三像素结构P3、及第四像素结构P4，而可用来显示16种灰阶。

在本实施例中，一个像素单元U包括四个像素结构(即第一像素结构P1、第二像素结构P2、第三像素结构P3、第四像素结构P4)，且其反射面积比为1：2：4：8，藉由此四个像素结构来控制液晶层120，一个像素单元U可具备有显示16种灰阶的能力，例如当对应第一像素结构P1的液晶层120可让环境光穿透，而对应第二像素结构P2、第三像素结构P3及第四像素结构P4的液晶层120无法让环境光穿透时，此时一个像素单元U中可以反射环境光的有效反射面积约占可反射环境光的全部反射面积的1/15的比例，并定义此状态为一种灰阶状态；又例如当对应第一像素结构P1及第三像素结构P3的液晶层120可让环境光穿透，对应第二像素结构P2及第四像素结构P4的液晶层120环境光无法穿透时，此时一个像素单元U中可以反射环境光的反射面积占可反射环境光的全部反射面积的1/3的比例，并定义此为另一种灰阶状态，以此类推可以有16种的灰阶可排列组合，但本发明并不限于此。在其他实施例中，一个像素单元U亦可包括第五像素结构，即一个像素单元U亦可包括五个像素结构，且通过使其反射面积比为1：2：4：8：16可达成显示32种灰阶。

另外，在本实施例中，第一像素结构P1及第三像素结构P3共同电性连接至第一扫描线SL1，而第二像素结构P2及第四像素结构P4共同电性连接至第二扫描线SL2，但本发明并不限于此。在其他实施例中，在第一像素结构P1及第二像素结构P2共同电性连接至第二数据线DL2，而第三像素结构P3及第四像素结构P4共同电性连接至第一数据线DL1的情况下，也可以是第一像素结构P1及第四像素结构P4共同电性连接至第一扫描线SL1，而第二像素结构P2及第三像素结构P3共同电性连接至第二扫描线SL2。

图3是依照本发明的第二实施例的全反射液晶显示面板的上视示意图。详细而言，图3的实施例与图1至图2的实施例相似，因此相同或相似的组件以相同或相似的符号表示，且相关描述不再重复说明。

由图3以及图1可知，全反射液晶显示面板10’与全反射液晶显示面板10不相同之处主要在于：在全反射液晶显示面板10’中，间隙物PS是配置成覆盖部分的反射像素电极PE2；而在全反射液晶显示面板10中，间隙物PS是配置成覆盖部分的反射像素电极PE1。

如此一来，在本实施例的全反射液晶显示面板10’中，透过设置间隙物PS使得像素单元U中间隙物PS所在位置的区域不存在液晶分子，藉此可使得面积比为1：1：2：4的第一像素结构P1、第二像素结构P2、第三像素结构P3、及第四像素结构P4达成反射面积比实际上为2：1：4：8的效果。详细而言，反射像素电极PE2的反射面积在扣除间隙物PS所占的面积后，实际上反射像素电极PE2可用以反射环境光的反射面积将仅剩约原先的1/2，而其余各反射像素电极PE1、反射像素电极PE3、反射像素电极PE4的反射面积皆不改变，因此反射像素电极PE1、反射像素电极PE2、反射像素电极PE3、反射像素电极PE4的反射面积比实际上为2：1：4：8。换句话说，从垂直第一基板100的方来看，间隙物PS、反射像素电极PE1、反射像素电极PE2、反射像素电极PE3、反射像素电极PE4的面积比可以为0.5：1：1：2：4。同样地如前文所述，此处关于面积的比例关系是包括本发明任何所属技术领域中所容许的误差范围，即误差范围为精确的数值±10％的范围内。值得说明的是，如前文所述，透过第一像素结构P1、第二像素结构P2、第三像素结构P3及第四像素结构P4具有所述特定的反射面积比，全反射液晶显示面板20可用来显示16种灰阶，藉此达成良好的视觉效果。

图4是依照本发明的第三实施例的全反射液晶显示面板的局部剖面示意图。图4的全反射液晶显示面板20的上视示意图请参考图1，其中图4的剖面位置可参考图1中的剖线A-A’的位置。另外，图4的实施例与图1至图2的实施例相似，因此相同或相似的组件以相同或相似的符号表示，且相关描述不再重复说明。

由图2以及图4可知，全反射液晶显示面板20与全反射液晶显示面板10不相同之处主要在于：在全反射液晶显示面板20中，像素单元U包括配置在第二基板110上且在第二基板110的垂直投影方向上遮盖部份的反射像素电极PE1的遮光图案BM，而未设置间隙物。遮光图案BM的材质可例如是黑色树脂或是遮光金属(例如：铬)等反射性较低的材料。

详细而言，在本实施例中，通过设置遮光图案BM以遮蔽一部分来自第一像素结构P1的反射像素电极PE1的反射光线，使得即使第一像素结构P1的反射像素电极PE1、第二像素结构P2的反射像素电极PE2、第三像素结构P3的反射像素电极PE3、及第四像素结构P4的反射像素电极PE4的面积比为1：1：2：4，第一像素结构P1、第二像素结构P2、第三像素结构P3、及第四像素结构P4的反射面积比实际上仍为1：2：4：8。换句话说，从垂直第一基板100的方向来看，遮光图案BM、反射像素电极PE1、反射像素电极PE2、反射像素电极PE3、反射像素电极PE4的面积比可以为0.5：1：1：2：4。同样地如第一实施例中所述，本实施例关于面积的比例关系是包括本发明任何所属技术领域中所容许的误差范围，即误差范围为精确的数值±10％的范围内。如此一来，通过第一像素结构P1、第二像素结构P2、第三像素结构P3及第四像素结构P4具有所述特定的反射面积比，全反射液晶显示面板20可用来显示16种灰阶，藉此达成良好的视觉效果。

另外，在本实施例中，遮光图案BM配置在第二基板110上，但领域中具有通常知识者皆应理解，遮光图案BM亦可配置在第一基板100上。

另外，基于第一实施例、第二实施例及第三实施例可知，全反射液晶显示面板20同样地可透过将遮光图案BM设置成在第二基板110的垂直投影方向上遮盖部分的反射像素电极PE2，以达成像素单元U至少包括反射面积比实际上为2：1：4：8的第一像素结构P1、第二像素结构P2、第三像素结构P3、及第四像素结构P4。

图5是依照本发明的第三实施例的全反射液晶显示面板的上视示意图。图6是图5中的共享电极层的上视示意图。图7是图5中的剖线A-A’的剖面示意图。值得注意的是，图5的全反射液晶显示面板30与图1的全反射液晶显示面板10相似，差异主要在于两者的反射像素电极PE1～PE4的配置方式不相同以及共享电极层130的结构不相同，因此使用相同或相似的符号来表示相同或相似的组件，且相关说明皆可参照前文而不再赘述。以下，将仅针对两者之间的差异处进行说明。

请同时参照图5至图7，在本实施例中，第一像素结构P1的反射像素电极PE1与第一扫描线SL1及第二数据线DL2的一部分相重叠、第二像素结构P2的反射像素电极PE2与第二扫描线SL2及第二数据线DL2的一部分相重叠、第三像素结构P3的反射像素电极PE3与第一扫描线SL1及第一数据线DL1的一部分相重叠、以及第四像素结构P4的反射像素电极PE4与第一扫描线SL1、第二扫描线SL2及第一数据线DL1的一部分相重叠。

如此一来，在暗态时，第一扫描线SL1、第二扫描线SL2、第一数据线DL1及第二数据线DL2上方的液晶分子能受到控制以降低第一扫描线SL1、第二扫描线SL2、第一数据线DL1及第二数据线DL2反射环境光而造成漏光的风险，因此与前述第一实施例的全反射液晶显示面板10相比，本实施例的全反射液晶显示面板30有效地改善了第一扫描线SL1、第二扫描线SL2、第一数据线DL1及第二数据线DL2所造成的漏光问题，使得在暗态时达成良好的对比。

另外，在本实施例中，共享电极层130具有第一开口O1及第二开口O2。详细而言，第一开口O1对应于第一像素结构P1的反射像素电极PE1与第二像素结构P2的反射像素电极PE2之间的间隙，亦即第一开口O1位于共享电极图案CM1与共享电极图案CM2之间；而第二开口O2对应于第三像素结构P3的反射像素电极PE3与第四像素结构P4的反射像素电极PE4之间的间隙，亦即第二开口O2位于共享电极图案CM3与共享电极图案CM4之间。如此一来，在全反射液晶显示面板30中，被反射像素电极PE1～PE4遮蔽以外的共享电极层130的面积减少，等同于减少无法被反射像素电极PE1～PE4遮蔽的共享电极层130的面积，藉此有效降低共享电极层130在暗态时反射环境光而造成漏光的风险。因此，与前述第一实施例的全反射液晶显示面板10相比，本实施例的全反射液晶显示面板30有效地改善了共享电极层130所造成的漏光问题，使得在暗态时达成良好的对比。

另外，基于第一实施方式、第二实施方式及第四实施方式可知，全反射液晶显示面板30同样地可透过将间隙物PS设置成覆盖部分的反射像素电极PE2，以达成像素单元U至少包括反射面积比实际上为2：1：4：8的第一像素结构P1、第二像素结构P2、第三像素结构P3、及第四像素结构P4。

图8是依照本发明的第五实施例的全反射液晶显示面板的局部剖面示意图。图8的全反射液晶显示面板40的上视示意图请参考图5，其中图8的剖面位置可参考图5中的剖线A-A’的位置。另外，图8的实施例与图5至图7的实施例相似，因此相同或相似的组件以相同或相似的符号表示，且相关描述不再重复说明。

由图7以及图8可知，全反射液晶显示面板40与全反射液晶显示面板30不相同之处主要在于：在全反射液晶显示面板40中，像素单元U包括配置在第二基板110上且在第二基板110的垂直投影方向上遮盖部份的反射像素电极PE1的遮光图案4BM，而未设置间隙物。遮光图案4BM的材质可例如是黑色树脂或是遮光金属(例如：铬)等反射性较低的材料。

详细而言，在本实施例中，通过设置遮光图案4BM以遮蔽一部分来自第一像素结构P1的反射像素电极PE1的反射光线，使得即使第一像素结构P1的反射像素电极PE1、第二像素结构P2的反射像素电极PE2、第三像素结构P3的反射像素电极PE3、及第四像素结构P4的反射像素电极PE4的面积比为1：1：2：4，第一像素结构P1、第二像素结构P2、第三像素结构P3、及第四像素结构P4的有效反射面积比实际上仍为1：2：4：8。换句话说，从垂直第一基板100的方向来看，遮光图案4BM、反射像素电极PE1、反射像素电极PE2、反射像素电极PE3、反射像素电极PE4的面积比可以为0.5：1：1：2：4。同样地，本实施例关于面积的比例关系是包括本发明任何所属技术领域中所容许的误差范围，即误差范围为精确的数值±10％的范围内。如此一来，通过第一像素结构P1、第二像素结构P2、第三像素结构P3及第四像素结构P4具有所述特定的反射面积比，全反射液晶显示面板40可用来显示16种灰阶，藉此达成良好的视觉效果。

另外，在本实施例中，遮光图案4BM配置在第二基板110上，但领域中具有通常知识者皆应理解，遮光图案4BM亦可配置在第一基板100上。

另外，基于第一实施例、第二实施例及第五实施例可知，全反射液晶显示面板40同样地可透过将遮光图案BM设置成在第二基板110的垂直投影方向上遮盖部分的反射像素电极PE2，以达成像素单元U至少包括反射面积比实际上为2：1：4：8的第一像素结构P1、第二像素结构P2、第三像素结构P3、及第四像素结构P4。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。