本发明涉及一种基板及面板，尤其涉及一种像素阵列基板及显示面板。
背景技术：
液晶显示面板(liquidcrystaldisplay；简称lcd)为目前显示产业的主流。以扭转向列(twistednematic，简称tn)型液晶显示面板为例，其视角在水平方向上约120度、在垂直方向上约90度，而无法满足消费者的需求。为突破视角的瓶颈，各家厂商开发了多种的广视角技术，例如：垂直排列(verticalalignment；简称va)型、共面切(inplaneswitching；简称ips)型、边缘场切换(fringefieldswitching；简称ffs)型的显示面板。
以边缘场切换型的显示面板为例，其大幅改善了液晶显示面板的视角问题，且具有低色偏的优势。一般而言，边缘场切换型的显示面板可区分为top-com与middle-com二种。middle-com的ffs显示面板具有品味佳的优势。然而在传统的middle-com的ffs显示面板中，当电压增加时，液晶分子容易受到边缘电场中的垂直电场影响而大幅增加液晶分子的倾斜角度(tiltangle)的幅度，降低光穿透率。因此，一种可以改善垂直方向电场对液晶分子影响，以及提升显示面板透过率的像素基板，为本领域亟需解决的问题。
技术实现要素：
本发明是针对一种像素阵列基板及显示面板，改善液晶分子的倾斜角度的幅度，增加显示面板的穿透率，提升显示面板的性能。
本发明的像素阵列基板包括基板、多个像素单元以及多条信号线。这些像素单元阵列排列于基板，且每一像素单元包括主动元件、第一绝缘层、共用电极、第二绝缘层以及像素电极。第一绝缘层覆盖主动元件。共用电极配至于第一绝缘层上，且具有多个开口。第二绝缘层覆盖共用电极并填入这些开口。像素电极配置于第二绝缘层上且与共用电极重叠。像素电极与主动元件电性连接。这些信号线设置于基板上，分别与主动元件电性连接。这些开口包括至少一个第一开口，且至少一个第一开口于基板上的正投影位于像素电极于基板上的正投影与信号线于基板上的正投影之间。
在本发明的一实施例中，上述的这些信号线包括多条第一信号线及多条第二信号线。这些第一信号线与这些第二信号线交错设置。
在本发明的一实施例中，上述的至少一个第一开口于基板上的正投影位于第一信号线于基板上的正投影与像素电极于基板上的正投影之间。
在本发明的一实施例中，上述的第一信号线于基板上的正投影面积完全位于共用电极于基板上的正投影面积以内。
在本发明的一实施例中，上述的像素电极于基板上的正投影面积小于共用电极于基板上的正投影面积。
在本发明的一实施例中，上述的共用电极与这些第一信号线及这些第二信号线重叠。
在本发明的一实施例中，上述的这些像素单元的这些像素电极之间具有第一距离，且第一距离为一定值。
在本发明的一实施例中，上述的第一开口具有平行于第二信号线的第二距离，且第一距离大于第二距离。
在本发明的一实施例中，上述的第一信号线于所述基板上的正投影与最邻近的第一开口于所述基板上的正投影之间具有第三距离，第一距离大于第三距离，且第二距离以及第三距离为相同或不同。
在本发明的一实施例中，上述的像素电极具有与共用电极重叠的多个狭缝。
在本发明的一实施例中，上述的这些狭缝的图案为矩形或不规则形。
在本发明的一实施例中，上述的这些第一开口的图案为矩形或不规则形。
在本发明的一实施例中，上述的共用电极更包括第二开口，且第二开口暴露主动元件。
本发明的显示面板包括上述的像素阵列基板、对向基板以及液晶层。对向基板位于像素阵列基板的对向。液晶层位于像素阵列基板与对向基板之间。
基于上述，在本发明一实施例的像素阵列基板以及显示面板中，至少一个第一开口配置于共用电极上，且第一开口于基板上的正投影位于像素电极于基板上的正投影与第一信号线于基板上的正投影之间。因此，第一开口可以加强像素电极的边缘电场的稳定性，减少垂直电场对液晶分子的影响，降低液晶分子之间倾斜角度的幅度，以增加光的穿透率。也就是说，位于像素电极与第一信号线之间的第一开口可以解决上升电压对显示面板造成的透过率下降的问题，从而使像素阵列基板及显示面板具有改善显示品质以及提升性能的优势。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1为本发明一实施例的像素阵列基板的局部俯视放大示意图；
图2为根据图1的剖线a-a’所绘的像素阵列基板的剖面示意图；
图3为根据图1的剖线b-b’所会的像素阵列基板的剖面示意图；
图4为本发明另一实施例的像素阵列基板的局部俯视放大示意图；
图5为本发明一实施例的显示面板的剖面示意图。
附图标号说明：
1：显示面板；
10、10’：像素阵列基板；
100：基板；
110：栅绝缘层；
120、120a：共用电极；
122、122a：第一开口；
124：第二开口；
126、126a：开口；
130：第一绝缘层；
132、152：贯孔
140、140a：像素电极；
142、142a：狭缝；
144：长边；
150：第二绝缘层；
20：对向基板；
30：液晶层；
a-a’、b-b’：剖线；
d：漏极；
dl：数据线；
d1：第一距离；
d2：第二距离；
d3：第三距离；
g：栅极；
gl：栅极线；
s：源极；
se：半导体图案；
sl：信号线；
sl1、sl1a：第一信号线；
sl2：第二信号线；
sp、sp’：像素单元；
t：主动元件；
z：夹角。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
图1为本发明一实施例的像素阵列基板的局部俯视放大示意图。图2为根据图1的剖线a-a’所绘的像素阵列基板的剖面示意图。图3为根据图1的剖线b-b’所会的像素阵列基板的剖面示意图。请先参照图1及图2，像素阵列基板10包括基板100、多个像素单元sp以及多条信号线sl。这些像素单元sp设置于基板100上且阵列排列于基板100。在本实施例中，基板100可为透光基板，例如：玻璃、石英、塑胶或其他适当的材料。然而，本发明不以此为限，在其他实施例中，基板100也可为不透光/反射材料，例如：导电材料、大芯片、陶瓷或其它可适用的材料。
在此需注意的是，图1示出两个相邻的像素单元sp为例，本领域技术人员根据图1、图2及本说明书的内容能够实现像素阵列基板10，在此便不再示出所有像素单元sp。在本实施例中，每一像素单元sp包括主动元件t、具有多个开口126的共用电极120、与共用电极120重叠的像素电极140且像素电极140电性连接于主动元件t、第一绝缘层130以及第二绝缘层150。在本实施例中，像素单元sp以及信号线sl设置于基板100上，且多条信号线sl分别与主动元件t电性连接。详细而言，这些信号线sl包括多条第一信号线sl1及多条第二信号线sl2。第一信号线sl1与第二信号线sl2交错设置于基板100上。举例来说，第一信号线sl1例如为数据线dl，与第一信号线sl1交错的第二信号线sl2例如为栅极线gl。主动元件t与数据线dl及栅极线gl电性连接，但本发明不以此为限。在此须注意的是，图1为了图示清楚起见，而省略显示第一绝缘层130及第二绝缘层150，而将第一绝缘层130及第二绝缘层150显示于图2中。
请参考图1及图2，在本实施例中，主动元件t包括薄膜晶体管。主动元件t具有栅极g、与栅极g重叠的半导体图案se以及分别与半导体图案se两侧电性连接的源极s与漏极d。栅极g与栅极线gl(或称为第二信号线sl2)电性连接。源极s与数据线dl(或称为第一信号线sl1)电性连接。漏极d与像素电极140电性连接。在本实施例中，主动元件t可选择性地包括栅绝缘层110配置于栅极g上，将半导体图案se与栅极g隔离。在本实施例中，栅极g与栅极线gl可选择性地属于同一膜层，源极s与数据线dl可选择性地属于同一模层，但本发明不以此为限。在本实施例中，栅极g位于半导体图案se下方。换句话说，本实施例的主动元件t可为底部栅极型薄膜晶体管(bottomgatetft)，但本发明不限于此，在其他实施例中，主动元件t也为顶部栅极型薄膜晶体管(topgatetft)或其他适当型式的元件。
在本实施例中，基于导电性的考量，栅极线gl与数据线dl是使用金属材料，但本发明不限于此，在其他实施例中，栅极线gl与数据线dl也可以使用其他导电材料，例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是金属材料与其它导电材料的堆叠层。半导体图案se可为单层或多层结构，其包含非晶硅、多晶硅、微晶硅、单晶硅、有机半导体材料、氧化物半导体材料(例如：铟锌氧化物、铟锗锌氧化物、或是其它合适的材料、或上述的组合)、或其它合适的材料、或含有掺杂物(dopant)在上述材料中、或上述组合。
请参考图1及图2，共用电极120配置于基板100上，与第一信号线sl1及第二信号线sl2重叠。详细而言，如图2所示，第一绝缘层130覆盖主动元件t以及多条信号线sl。共用电极120配置于第一绝缘层130上，且具有多个开口126暴露第一绝缘层130及下方的主动元件t。第二绝缘层150整面地设置于基板100上且覆盖共用电极120并填入多个开口126。在本实施例中，这些开口126包括至少一个第一开口122以及第二开口124。在本实施例中，第二绝缘层150还覆盖多条信号线sl及主动元件t。第一绝缘层130及第二绝缘层150的材料可为无机材料(例如：氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆叠层)、有机材料或上述组合。
在本实施例中，像素电极140与主动元件t电性连接。详细而言，请参考图1及图2，像素电极140配置于第二绝缘层150上，并且与共用电极120部分地重叠。部分像素电极140延伸而与第二开口124重叠。第一绝缘层130以及第二绝缘层150于第二开口124中具有暴露出部分主动元件t的贯孔132,152。像素电极140填入贯孔132,152而与主动元件的漏极d电性接触。在本实施例中，像素电极140例如为透明电极。透明电极的材料可为金属氧化物，例如：铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物、或其它合适的氧化物、或者是上述至少二者的堆叠层。但本发明不以此为限，在其他实施例中，像素电极140也可为不透光/反光电极。不透光/反光电极的材质例如为金属，但本发明不以此为限。
请参考图1及图3，在本实施例中，像素电极140具有与共用电极120重叠的多个狭缝142，且狭缝142的图案于俯视上为矩形，但本发明不以此为限。像素电极140于基板100上的正投影面积小于共用电极120于基板100上的正投影面积。像素电极140通过第二绝缘层150与共用电极120电性隔离。
值得注意的是，在本实施例中，每一像素单元sp的共用电极120包括至少一个第一开口122，且至少一个第一开口122于基板100上的正投影位于像素电极140于基板100上的正投影与第一信号线sl1于基板100上的正投影之间。举例而言，如图1及图3所示，每一像素单元sp的共用电极120选择性地包括两个第一开口122，分别位于像素电极140的相对的两长边144与最邻近的第一信号线sl1之间。也就是说，像素电极140于基板100上的正投影与第一信号线sl1于基板100上的正投影之间的共用电极120上设置有第一开口122。在本实施例中，第一开口122沿着长边144设置，且于俯视上的图案为矩形，但本发明不以此为限。须注意的是，在图1及图3仅示意性地于每一像素单元sp中显示两个第一开口122，然而本发明不以此为限，于其它实施例中，每一像素单元sp可以仅包括一个第一开口122或更多个第一开口122。
具体而言，请参考图1及图3，第一信号线sl1于基板100上的正投影面积完全位于共用电极120于基板100上的正投影面积内，且位于相邻的两个像素电极140之间。相邻的两个像素单元sp的第一开口122于基板100上的正投影，分别位于相邻的两个像素电极140于基板100上的正投影与相邻的像素电极140之间的第一信号线sl1于基板100上的正投影之间。也就是说，相邻的两个第一开口122于基板100上的正投影分别位于第一信号线sl1于基板100上的正投影的两侧。
更具体而言，相邻的像素单元sp的像素电极140之间具有一第一距离d1，且第一距离d1为一定值。第一开口122于平行第二信号线sl2的方向上具有一第二距离d2。第一距离d1大于第二距离d2。举例而言，第二距离d2可例如为第一开口122的宽度，但本发明不以此为限。也就是说，像素电极140之间的距离大于第一开口122的宽度。第一信号线sl1于基板100上的正投影与最邻近的第一开口122于基板上的正投影之间具有一第三距离d3，且第二距离d2以及第三距离d3为相同或不同。举例而言，在本实施例中，第三距离d3可以小于第二距离d2，然而第三距离d3也可以等于或大于第二距离d2，但第一距离d1大于第三距离d3。也就是说，第一信号线sl1于基板100上的正投影面积完全位于共用电极120于基板100上的正投影面积内，且第一开口122于基板100上的正投影不会与第一信号线sl1于基板100上的正投影重叠。
通过上述的配置下，本实施例的每一像素单元sp的共用电极120设置至少一个第一开口122于像素电极140与第一信号线sl1之间，因此在电压增加时，可以减少像素电极140边缘的垂直电场对液晶分子(未显示)的影响，以加强像素电极140边缘电场的稳定性，降低液晶分子之间倾斜角度的幅度，进一步增加光的穿透率，从而改善像素阵列基板10的显示品质。
在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，关于省略了相同技术内容的部分说明可参考前述实施例，下述实施例中不再重复赘述。
图4为本发明另一实施例的像素阵列基板的局部俯视放大示意图。请参考图1及图4，本实施例的像素阵列基板10’与图1中的像素阵列基板10相似，为二者主要差异在于：在本实施例中，每一个像素单元sp’中的第一信号线sl1a更包括一夹角z，且开口126a包括与第一信号线sl1a共形的多个第一开口122a。具体而言，在本实施例中，第一信号线sl1a往远离第二信号线sl2的方向上延伸时，可先往靠近对应电性连接的像素电极140a的方向偏移，再往远离对应电性连接的像素电极140a的方向偏移，而形成夹角z，且夹角z小于180°。举例而言，于俯视上，第一信号线sl1a的图案可为不规则形。更具体而言，第一信号线sl1a的不规则形的图案可例如为鸽形，但本发明不以此为限。在其它实施例中，上述的第一信号线sl1a的不规则形的图案也可以为曲折或弯曲的长条形。像素电极140a及与共用电极120a重叠的多个狭缝142a沿着第一信号线sl1a的图案设置。也就是说，于俯视上，像素电极140a及狭缝142a的图案也可以为不规则形。更具体而言，像素电极140a及狭缝142a的不规则形的图案可例如为鸽形，但本发明不以此为限。在其它实施例中，上述的像素电极140a及狭缝142a的不规则形的图案也可以为曲折或弯曲的矩形或多边形。此外，开口126a包括多个第一开口122a以及第二开口124。形成于像素电极140a于基板100上的正投影与第一信号线sl1a于基板100上的正投影之间的第一开口122a沿着第一信号线sl1a的图案设置。换句话说，于俯视上，第一开口122a的图案也可以为不规则形。更具体而言，第一开口122a的不规则形的图案可例如为鸽形，但本发明不以此为限。在其它实施例中，上述的第一开口122a的不规则形的图案也可以为曲折或弯曲的长条形。此外，第二开口124暴露主动元件t。
图5为本发明一实施例的显示面板的剖面示意图。请参考图5，显示面板1包括前述像素阵列基板10、位于像素阵列基板10对向的对向基板20以及位于像素阵列基板10与對向基板20之间的液晶层30。在本实施例中，对向基板20可为彩色滤光片基板。然而，本发明不限于此，在其它实施例中，对向基板20也可不包括彩色滤光片，可将彩色滤光片整合在像素阵列基板10上，而形成俗称coa(colorfilteronarray)结构。由于显示面板1采用前述特殊设计的像素阵列基板10，因此像素阵列基板10可以解决上升电压对显示面板1造成的透过率下降的问题，从而使显示面板1具有改善显示品质及提升性能的优势。
综上所述，在本发明一实施例的像素阵列基板与显示面板中，每一个像素单元的共用电极包括至少一个第一开口。第一开口于基板上的正投影位于像素电极于基板上的正投影与第一信号线于基板上的正投影之间。共用电极于基板上的正投影完全覆盖第一信号线于基板上的正投影且相邻像素单元的第一开口分别位于相邻像素单元的像素电极之间的第一信号线的两侧。第一开口于基板上的正投影不重叠于第一信号线于基板上的正投影。因此，可以通过在像素电极与第一信号线之间的共用电极上形成开口，以在电压上升时减少垂直电场对液晶分子的影响，降低液晶分子之间倾斜角度的幅度，以增加光的穿透率，进而加强像素电极的边缘电场的稳定性。也就是说，像素电极与第一信号线之间的第一开口可以解决上升电压对显示面板造成的透过率下降的问题，因此可以使像素阵列基板及显示面板具有改善显示品质以及提升性能的优势。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明权利要求的范围。