技术领域
本发明涉及固态成像器件、固态成像器件的制造方法以及电子装置，并具体地涉及能够在抑制混色恶化的同时提高灵敏度的固态成像器件、固态成像器件的制造方法以及电子装置。
背景技术：
在固态成像器件中，已经提出了所谓的蛾眼结构(moth-eye structure)以作为用于防止入射光反射的结构，在蛾眼结构中，在形成有光电二极管的硅层的处于光接收表面侧的界面上设置微细凸凹结构(例如，参见专利文献1和2)。
引用文献列表
专利文献
专利文献1：日本专利申请特开第2010-272612号
专利文献2：日本专利申请特开第2013-33864号
技术实现要素：
本发明要解决的问题
然而，能够通过防止入射光反射来提高灵敏度的蛾眼结构还会引起更大的漫射，使得大量的光泄漏到邻近像素中，并因而使混色恶化。
本发明是考虑到这种情况而提出的，且本发明的目的在于在抑制混色劣化的同时提高灵敏度。
问题的解决方案
根据本发明的第一方面的固态成像器件包括：具有蛾眼结构的防反射部，其设置在处于二维地布置的每个像素的光电转换区域的光接收表面侧的界面上；以及用于以阻挡入射光的像素间遮光部，其设置在所述防反射部的所述界面下方。
根据本发明的第二方面的固态成像器件的制造方法包括：在处于二维地布置的每个像素的光电转换区域的光接收表面侧的界面上形成具有蛾眼结构的防反射部；以及在所述防反射部的所述界面下方形成用于阻挡入射光的像素间遮光部。
在本发明的第二方面中，具有所述蛾眼结构的所述防反射部形成在二维地布置的每个像素的所述光电转换区域的所述光接收表面侧的所述界面上，而用于阻挡入射光的所述像素间遮光部形成在所述防反射部的所述界面下方。
根据本发明的第三方面的电子装置包括如下固态成像器件，述固态成像器件包括具有蛾眼结构的防反射部以及用于阻挡入射光的像素间遮光部，所述防反射部设置在处于二维地布置的每个像素的光电转换区域的光接收表面侧的界面上，且所述像素间遮光部设置在所述防反射部的所述界面下方。
在本发明的第一和第三方面中，具有所述蛾眼结构的所述防反射部设置在二维地布置的每个像素的所述光电转换区域的所述光接收表面侧的所述界面上，而用于阻挡入射光的所述像素间遮光部形成在所述防反射部的所述界面下方。
所述固态成像器件和所述电子装置可以是单独的将要内置到另一装置中的装置或模块。
本发明的效果
根据本发明的第一至第三方面，可在抑制混色劣化的同时提高灵敏度。
附图说明
图1是图示了根据本发明的固态成像器件的示意结构的示图。
图2是图示了根据第一实施例的像素的示例性剖面结构的示图。
图3是用于说明像素的制造方法的示图。
图4是用于说明像素的制造方法的示图。
图5是用于说明像素的另一制造方法的示图。
图6是用于说明根据本发明的像素结构的效果的示图。
图7是用于说明根据本发明的像素结构的效果的示图。
图8是图示了根据第二实施例的像素的示例性剖面结构的示图。
图9是用于说明根据第二实施例的像素的制造方法的示图。
图10是用于说明像素中的不同位置的最佳条件的示图。
图11是图示了像素结构的第一变形例的示图。
图12是图示了像素结构的第二变形例的示图。
图13是图示了像素结构的第三变形例的示图。
图14是图示了像素结构的第四变形例的示图。
图15是图示了像素结构的第五变形例的示图。
图16是图示了像素结构的第六变形例的示图。
图17是图示了像素结构的第七变形例的示图。
图18是图示了像素结构的第八变形例的示图。
图19是图示了像素结构的第九变形例的示图。
图20是图示了像素结构的第十变形例的示图。
图21是图示了像素结构的第十一变形例的示图。
图22是图示了像素结构的第十二变形例的示图。
图23是图示了像素结构的第十三变形例的示图。
图24是图示了像素结构的第十四变形例的示图。
图25是图示了像素结构的第十五变形例的示图。
图26是图示了像素结构的第十六变形例的示图。
图27是图示了根据本发明的用作电子装置的成像器件的示例性构造的框图。
具体实施方式
下面将对本发明的具体实施方式(在下文中，被称为实施例)进行说明。将按照以下顺序进行说明。
1.固态成像器件的示例性示意结构
2.根据第一实施例的像素结构(包括防反射部和像素间遮光部的像素结构)
3.根据第二实施例的像素结构(包括填充有金属的像素间遮光部的像素结构)
4.像素结构的变形例
5.电子装置的示例性应用
<1.固态成像器件的示例性示意结构>
图1是图示了根据本发明的固态成像器件的示意结构的示图。
图1所示的固态成像器件1包括以二维阵列的方式布置有像素2的像素阵列部3以及设置在像素阵列部3外围的外围电路部。像素阵列部3和外围电路部设置在例如使用硅(Si)作为半导体的半导体基板12上。外围电路部包括垂直驱动电路4、列信号处理电路5、水平驱动电路6、输出电路7和控制电路8等。
像素2包括作为光电转换元件的光电二极管以及多个像素晶体管。多个像素晶体管例如由四个MOS晶体管(即，传输晶体管、选择晶体管、复位晶体管和放大晶体管)构成。
像素2可具有共用像素结构。对于每个像素，该共用像素结构包括多个光电二极管、多个传输晶体管、一个共用浮动扩散部(浮动扩散区域)和另一共用像素晶体管。即，共用像素由用于构成多个单位像素的光电二极管和传输晶体管构成，每组单元像素共用另一像素晶体管。
控制电路8接收用于对操作模式等作出指示的输入时钟和数据，并输出诸如固态成像器件1的内部信息等数据。换句话说，基于垂直同步信号、水平同步信号和主时钟，控制电路8生成用作时钟信号或控制信号以用于操作垂直驱动电路4、列信号处理电路5和水平驱动电路6等的参考。此外，控制电路8将所生成的时钟信号或控制信号输出至垂直驱动电路4、列信号处理电路5和水平驱动电路6等。
例如包括移位寄存器的垂直驱动电路4选择像素驱动线10并将用于驱动像素2的脉冲提供至所选择的像素驱动线10，以逐行地驱动像素2。即，垂直驱动电路4在垂直方向上逐行地顺序选择并扫描像素阵列部3中的像素2，并通过垂直信号线9将基于如下信号电荷的像素信号提供至列信号处理电路5，该信号电荷是根据每个像素2的光电转换单元中接收的光的量而生成的。
列信号处理电路5是针对每列像素2设置的，以针对每个像素列对从一行中包括的像素2输出的信号执行诸如噪音消除等信号处理。例如，列信号处理电路5执行诸如相关双采样(CDS)和AD转换等信号处理，以消除像素特有的固定模式噪音。
例如包括移位寄存器的水平驱动电路6顺序地输出水平扫描脉冲，以依次选择每个列信号处理电路5并使每个列信号处理电路5将像素信号输出至水平信号线11。
输出电路7对通过水平信号线11从每个列信号处理电路5顺序地提供的信号执行信号处理并输出处理后的信号。例如，输出电路7可仅执行缓冲或还可执行黑电平调节、列变化校正和各种数字信号处理等。输入/输出端子13与外部进行信号交换。
以上述方式构造的固态成像器件1是被称为列AD方案的CMOS图像传感器，在该列AD方案中，列信号处理电路5是针对每个像素列设置的以执行CDS处理和AD转换处理。
此外，固态成像器件1是背面照射型的MOS型固态成像器件，在该MOS型固态成像器件中，光从半导体基板12的与形成有像素晶体管的正面侧相对的背面侧进入。
<2.根据第一实施例的像素结构>
<像素的示例性剖面结构>
图2是图示了根据第一实施例的像素2的示例性剖面结构的示图。
固态成像器件1包括半导体基板12、形成在半导体基板12的正面侧(图中的下侧)的多层式布线层21以及支撑基板22。
半导体基板12例如由硅(Si)制成并形成为例如具有1至6μm的厚度。在半导体基板12中，例如，针对每个像素2在P型(第一导电类型)半导体区域41中形成N型(第二导电类型)半导体区域42，从而针对每个像素形成光电二极管PD。延伸到半导体基板12的正面和背面的P型半导体区域41还用作用于抑制暗电流的空穴电荷累积区域。
注意，在像素2之间的位于N型半导体区域42之间的像素边界处，如图2所示，深挖P型半导体区域41以形成后述的像素间遮光部47。
P型半导体区域41的位于用作电荷累积区域的N型半导体区域42的上侧的界面(位于光接收表面侧的界面)构成防反射部48，防反射部48通过使用所谓的形成有微细凹凸结构的蛾眼结构来防止入射光反射。在防反射部48中，纺锤形突出部的与凹凸周期相对应的间隔被例如设定为从40nm到200nm。
多层式布线层21包括多个布线层43和层间绝缘膜44。另外，多个像素晶体管Tr例如形成在多层式布线层21中，以读取累积在光电二极管PD中的电荷。
钉扎层45形成在半导体基板12的背面上，并覆盖P型半导体区域41的顶面。通过使用具有负固定电荷的高电介质来形成钉扎层45，使得形成在钉扎层45与半导体基板12之间的界面周围的正电荷(空穴)累积区域抑制了暗电流的生成。当钉扎层45形成为具有负固定电荷时，负固定电荷向钉扎层45与半导体基板12之间的界面添加电场，由此形成了正电荷累积区域。
例如，通过使用氧化铪(HfO2)来形成钉扎层45。或者，可通过使用氧化锆(ZrO2)或氧化钽(Ta2O5)等来形成钉扎层45。
透明绝缘膜46填充P型半导体区域41中的挖掘部，并且还在半导体基板12的整个背面上形成在钉扎层45的顶部。P型半导体区域41中的填充有透明绝缘膜46的挖掘部构成了像素间遮光部47，以用于防止入射光泄漏并进入到相邻像素2中。
透明绝缘膜46是透光的材料，其提供绝缘特性并具有比半导体区域41和42的折射率n2小的折射率n1(n1<n2)。对于透明绝缘膜46的材料，可单独地使用或以组合方式使用氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiON)、氧化铪(HfO2)、氧化铝(Al2O3)、氧化锆(ZrO2)、氧化钽(Ta2O5)、氧化钛(TiO2)、氧化镧(La2O3)、氧化镨(Pr2O3)、氧化铈(CeO2)、氧化钕(Nd2O3)、氧化钷(Pm2O3)、氧化钐(Sm2O3)、氧化铕(Eu2O3)、氧化钆(Gd2O3)、氧化铽(Tb2O3)、氧化镝(Dy2O3)、氧化钬(Ho2O3)、氧化铥(Tm2O3)、氧化镱(Yb2O3)、氧化镥(Lu2O3)、氧化钇(Y2O3)或树脂等。
在形成透明绝缘膜46之前，可在钉扎层45的上侧层叠防反射膜。对于防反射膜的材料，可使用氮化硅(SiN)、氧化铪(HfO2)、氧化铝(Al2O3)、氧化锆(ZrO2)、氧化钽(Ta2O5)、氧化钛(TiO2)、氧化镧(La2O3)、氧化镨(Pr2O3)、氧化铈(CeO2)、氧化钕(Nd2O3)、氧化钷(Pm2O3)、氧化钐(Sm2O3)、氧化铕(Eu2O3)、氧化钆(Gd2O3)、氧化铽(Tb2O3)、氧化镝(Dy2O3)、氧化钬(Ho2O3)、氧化铥(Tm2O3)、氧化镱(Yb2O3)、氧化镥(Lu2O3)或氧化钇(Y2O3)等。
防反射膜可仅形成在具有蛾眼结构的防反射部48的顶面上，或可以以与钉扎层45相同的方式既形成在防反射部48的顶面上，又形成在像素间遮光部47的侧面上。
在透明绝缘膜46上的像素边界的区域中形成遮光膜49。任何阻挡光的材料可用作遮光膜49的材料，且可例如使用钨(W)、铝(Al)或铜(Cu)。
在透明绝缘膜46的上侧的整个表面(包括遮光膜49在内)上形成平坦化膜50。例如，诸如树脂等有机材料可被用作平坦化膜50的材料。
针对每个像素，在平坦化膜50的上侧形成红色、绿色或蓝色滤色层51。例如通过使用光敏树脂进行旋涂(spin-coating)来形成滤色层51，其中，光敏树脂包括诸如颜料或染料等着色剂。例如，红色、绿色和蓝色的各个颜色例如排列成拜耳阵列；然而，也可使用其他排列方法来进行排列。在图2所示的示例中，针对右侧的像素2形成蓝色(B)滤色层51，且针对左侧的像素2形成绿色(G)滤色层51。
针对每个像素2，在滤色层51的上侧形成片上透镜52。片上透镜52由诸如苯乙烯基树脂、丙烯酸基树脂、苯乙烯-丙烯酸共聚物基树脂或硅氧烷基树脂等树脂基材料形成。入射光在片上透镜52处聚焦，且所聚焦的光通过滤色层51有效地进入光电二极管PD。
以上述方式配置固态成像器件1的像素阵列部3中的各个像素2。
<根据第一实施例的像素的制造方法>
在下文中，将参考图3至图4对根据第一实施例的像素2的制造方法进行说明。
首先，如图3的A所示，在半导体基板12的背面侧，在P型半导体区域41的顶面上涂覆光致抗蚀剂81，且通过光刻技术(lithography technique)将光致抗蚀剂81图案化，使得将要成为防反射部48中的蛾眼结构的凹入部的区域成为开口。
随后，基于图案化的光致抗蚀剂81，在半导体基板12上进行干法刻蚀(dry etching)处理。因此，如图3的B所示，形成了防反射部48中的蛾眼结构的凹入部；其后，去除光致抗蚀剂81。还可通过湿法刻蚀(wet etching)处理代替干法刻蚀处理来形成防反射部48中的蛾眼结构。
接下来，如图3的C所示，在半导体基板12的背面侧，在P型半导体区域41的顶面上涂覆光致抗蚀剂82，且通过光刻技术将光致抗蚀剂82图案化，使得像素间遮光部47的挖掘部成为开口。
随后，基于图案化的光致抗蚀剂82，在半导体基板12上进行各向异性干法刻蚀处理。因此，如图3的D所示，形成了像素间遮光部47的沟槽结构；其后，去除光致抗蚀剂82。这样就形成了具有沟槽结构的像素间遮光部47。
需要将像素间遮光部47挖掘到半导体基板12的较深位置，因此，通过各向异性干法刻蚀处理来形成像素间遮光部47。因此，可将像素间遮光部47形成为没有锥度的挖掘形状，从而产生波导功能。
如图4的A所示，接着通过化学气相沉积(CVD)法在形成有具有蛾眼结构的防反射部48以及具有沟槽结构的像素间遮光部47的半导体基板12的整个表面上形成钉扎层45。
随后，如图4的B所示，通过诸如CVD法等具有高填充性能的膜形成方法或使用填充材料来在钉扎层45的顶面上形成透明绝缘膜46。这样，即使在挖掘出的像素间遮光部47的内部也填充有透明绝缘膜46。
其后，如图4的C所示，通过光刻技术，仅在像素之间的区域上形成遮光膜49，且然后，如图4的D所示，依次形成平坦化膜50、滤色层51和片上透镜52。
可以上述方式制造具有图2所示的结构的固态成像器件1。
<根据第一实施例的像素的另一制造方法>
在前述制造方法中，先形成具有蛾眼结构的防反射部48，并接着形成具有沟槽结构的像素间遮光部47。然而，可以颠倒防反射部48和像素间遮光部47的形成顺序。
参考图5，将对如下情况的制造方法进行说明：先形成沟槽结构的像素间遮光部47，并然后形成具有蛾眼结构的防反射部48。
首先，如图5所示，在半导体基板12的背面侧，在P型半导体区域41的顶面上涂覆光致抗蚀剂91，且通过光刻技术将光致抗蚀剂91图案化，使得像素间遮光部47的沟槽部成为开口。
随后，基于图案化的光致抗蚀剂91，在半导体基板12上进行各向异性干法刻蚀处理。因此，如图5的B所示，形成了像素间遮光部47的沟槽部；其后，去除光致抗蚀剂91。这样就形成了具有沟槽结构的像素间遮光部47。
接下来，如图5的C所示，在P型半导体区域41的顶面上涂覆光致抗蚀剂92，且通过光刻技术将光致抗蚀剂92图案化，使得将要成为防反射部48中的蛾眼结构的凹入部的区域成为开口。
然后，基于图案化的光致抗蚀剂92，在半导体基板12上进行干法刻蚀处理。因此，如图5的D所示，形成了防反射部48中的蛾眼结构的凹入部；其后，去除光致抗蚀剂92。这样就形成了具有蛾眼结构的防反射部48。还可通过湿法刻蚀处理代替干法刻蚀处理来形成防反射部48中的蛾眼结构。
图5的D中所示的状态与图3的D中所示状态相同。因此，随后的透明绝缘膜46和平坦化膜50等的制造方法与图4中所示的前述方法相同，且将省略对它们的说明。
<根据第一实施例的像素结构的效果>
图6是用于说明图2中所示的像素2的像素结构的效果的示图。
图6的A是用于说明具有蛾眼结构的防反射部48的效果的示图。
具有蛾眼结构的防反射部48防止入射光的反射。这样，可提高固态成像器件1的灵敏度。
图6的B是用于说明具有沟槽结构的像素间遮光部47的像素结构的效果的示图。
在过去，当没有设置像素间遮光部47时，在防反射部48处漫射的入射光在一些情况下穿过光电转换区域(半导体区域41和42)。像素间遮光部47的效果在于其反射在具有蛾眼结构的防反射部48处漫射的入射光并将入射光限制在光电转换区域内。这样，延长了用于硅吸收的光学距离，且因此可提高灵敏度。
假定像素间遮光部47的折射率是n1＝1.5(对应于SiO2)且形成有光电转换区域的半导体区域41的折射率是n2＝4.0，则通过折射率的差产生波导效应(光电转换区域：核心；像素间遮光部47：覆层)，使得入射光被限制在光电转换区域内。蛾眼结构具有由于光的漫射而使混色恶化的缺点；然而，通过与素间遮光部47进行结合，可消除混色的恶化，且另外，还扩大了入射光在光电转换区域内传播的入射角，从而产生了提高光电转换效率的优点。
图7是通过与另一结构进行比较来图示根据本发明的像素2的像素结构的效果的示图。
图7的A至D中的每者被图示为上图和下图的两级构造；上图图示了像素的剖面结构图，而下图则是描绘了在绿色平行光进入具有上图的像素结构的像素的情况下光在半导体基板12内的强度的分布图。注意，在图7的A至D中，为了便于理解，使用相同的附图标记来表示与图2中所示的像素2的结构的组成部件相对应的组成部件。
图7的A的上图图示了典型固态成像器件的像素结构，在该像素结构中，没有设置具有蛾眼结构的防反射部48以及具有沟槽结构的像素间遮光部47，且钉扎层45A平坦地形成在P型半导体区域41上。
在图7的A的下图中所示的描绘了光的强度的分布图中，较高的光强度以较高的密度来表示。当将绿色像素的光接收灵敏度设定为参考(1.0)时，由于一些绿色光穿过蓝色像素，所以图7的A中的蓝色像素的光接收灵敏度为0.06，且两个像素的总光接收灵敏度为1.06。
图7的B的上图图示了在P型半导体区域41上仅形成具有蛾眼结构的防反射部48的像素结构。
在图7的B的下图中所示的分布图中，在具有蛾眼结构的防反射部48处漫射的入射光泄漏到相邻的蓝色像素中。因此，绿色像素的光接收灵敏度降低至0.90，而相邻的蓝色像素的光接收灵敏度升高至0.16。这两个像素的总光接收灵敏度为1.06。
图7的C图示了在P型半导体区域41内仅形成具有沟槽结构的像素间遮光部47的像素结构。
图7的C的下图中所示的分布图与图7的A中的像素结构的分布图几乎没有什么不同；绿色像素的光接收灵敏度为1.01，而蓝色像素的光接收灵敏度为0.06，且这两个像素的总光接收灵敏度为1.07。
图7的D图示了图2的根据本发明的像素结构。
在图7的D的下图中所示的分布图中，具有蛾眼结构的防反射部48防止向上反射，同时通过像素间遮光部47来防止在具有蛾眼结构的防反射部48处漫射的入射光泄漏到相邻蓝色像素中。这样，绿色像素的光接收灵敏度升高至1.11且蓝色像素的光接收灵敏度为0.07(其处于与图7的C中的像素结构相同的水平)。这两个像素的总光接收灵敏度为1.18
因此，如上文所述，在如图2所示的根据本发明的像素结构的情况下，具有蛾眼结构的防反射部48防止向上反射，同时通过像素间遮光部47来防止在防反射部48处漫射的入射光泄漏到相邻蓝色像素中。因此，可在抑制混色恶化的同时提高灵敏度。
<3.根据第二实施例的像素结构>
<像素的示例性剖面结构>
图8图示了根据第二实施例的像素2的示例性剖面结构。
在图8中，使用相同的附图标记来表示与图2中所示的第一实施例的组成部件相对应的组成部件，且将适当省略对它们的说明。
图8所示的第二实施例与前述第一实施例的不同之处在于，通过将诸如钨(W)等金属材料填充到布置在像素2之间的具有沟槽结构的像素间遮光部47的中心区域中来再度设置金属遮光部101。
此外，在第二实施例中，通过例如使用溅射法(sputtering method)来共形地形成层叠在钉扎层45的表面上的透明绝缘膜46。
根据第二实施例的固态成像器件1能够通过进一步设置金属遮光部101来进一步抑制混色。
<根据第二实施例的像素的制造方法>
将参考图9对根据第二实施例的像素2的制造方法进行说明。
对于像素的制造方法，图9的A所示的情形与第一实施例中所述的图4的A所示的情形相同。因此，直到形成钉扎层45的制造方法与上述第一实施例的制造方法相同。
此外，如图9的B所示，通过例如使用溅射法来在钉扎层45的表面上共形地形成透明绝缘膜46。
随后，如图9中的C所示，通过例如使用钨(W)的光刻技术仅针对像素之间的区域进行图案化处理，由此同时地形成金属遮光部101和遮光膜49。当然，金属遮光部101和遮光膜49是通过使用不同的金属材料来单独地形成的。
其后，如图9的D所示，依次形成平坦化膜50、滤色层51和片上透镜52。
<像素结构的示例性最佳条件>
将参考图10对像素2中的不同位置处的最佳条件进行说明。
(防反射部48的蛾眼布置区域L1)
在前述实施例中，已经在形成有光电二极管PD的半导体区域41和42的光接收表面侧的整个区域上形成具有蛾眼结构的防反射部48。然而，如图10所示，可仅在像素的位于与像素区域L4(像素宽度L4)的预定百分比相对应的区域中的中心区域处形成防反射部48的蛾眼布置区域L1。此外，期望防反射部48的蛾眼布置区域L1是与像素区域L4的大约80％相对应的区域。
片上透镜52将光聚焦至传感器(光电二极管PD)的用作光电转换区域的区域的中心。因此，越接近传感器的中心的光的强度越高，而越远离传感器的中心的光的强度越低。在远离传感器的中心的区域中，存在很多朝向相邻像素的衍射光噪音成分(即，混色噪音成分)。因此，当没有在像素间遮光部47附近形成蛾眼结构时，可以抑制光的漫射且因此可以抑制噪音。防反射部48的蛾眼布置区域L1根据诸如像素尺寸、片上透镜的曲率和像素2的总厚度等上层结构的差异而发生变化。然而，由于片上透镜52通常将光聚焦至作为与传感器的区域的中心区域的大约80％相对应的区域的一个斑点上，所以期望防反射部48的蛾眼布置区域L1是与像素区域L4的大约80％相对应的区域。
此外，蛾眼结构的(纺锤形)突出部的尺寸可形成为针对每种颜色是不同的。对于突出部的尺寸，可以界定高度、布置区域(突出部在平面视图中的形成区域)和间隔。
对于较短波长的入射光，突出部的高度降低。即，假定红色像素2的突出部的高度是hR，绿色像素2的突出部的高度是hG，且蓝色像素2的突出部的高度是hB，则像素2的突出部的高度可形成为使得保持由hR>hG>hB表示的尺寸关系。
对于较短波长的入射光，突出部的面积也减小。即，假定红色像素2的突出部的布置面积是xR，绿色像素2的突出部的布置面积是xG，且蓝色像素2的突出部的布置面积是xB，则像素2的突出部的布置面积可被形成为使得保持由xR>xG>xB表示的尺寸关系。布置面积在一个方向上的宽度对应于图10中的蛾眼布置宽度L1。
对于较短波长的入射光，突出部的间隔减小。即，假定红色像素2的突出部的间隔是pR，绿色像素2的突出部的间隔是pG，且蓝色像素2的突出部的间隔是pB，则像素2的突出部的间隔可被形成为使得保持由pR>pG>pB表示的尺寸关系。
(像素间遮光部47的沟槽宽度L2)
将说明为防止入射光泄漏到相邻像素中以进行完全地反射所需的像素间遮光部47的沟槽宽度L2。
假定入射光的波长λ为600nm，半导体区域41的折射率n2为4.0，像素间遮光部47的折射率n1为1.5(其对应于SiO2)，且从半导体区域41进入像素间遮光部47的入射角θ为60°，则像素间遮光部47的沟槽宽度L2在40nm以上是足够的。然而，从满足光学性能和处理填充性能的裕度的观点来看，期望像素间遮光部47的沟槽宽度L2为200nm以上。
(像素间遮光部47的挖掘量L3)
将说明像素间遮光部47的挖掘量L3。
像素间遮光部47的挖掘量L3越大，抑制混色的效果越高。然而，当挖掘量超过预定水平时，抑制混色的程度变得饱和。此外，聚焦位置和漫射强度取决于入射光的波长。更具体地，在短波长的情况下，聚焦位置高且漫射强度大；因此，浅层区域中的混色增加，且因此挖掘量可以为小。另一方面，在长波长的情况下，聚焦位置低且漫射强度小；因此，深层区域中的混色增加且因此所需挖掘量大。考虑到上述情况，针对蓝色像素2的期望挖掘量L3为450nm以上，针对绿色像素2的期望挖掘量L3为550nm以上，且针对红色像素2的期望挖掘量L3为650nm以上。
在上面的说明中，为了不仅最大程度地利用波导功能而且还不减小用于传感器的面积，像素间遮光部47具有通过各向异性干法刻蚀处理形成的没有锥度的挖掘形状。
然而，只要即使像素间遮光部47形成为锥形形状，用于光电二极管PD的面积也不受影响(因为像素间遮光部47和N型半导体区域42彼此充分地分离)，那么像素间遮光部47就可以是锥形的。例如，假定像素间遮光部47的折射率n1为1.5(对应于SiO2)，且P型半导体区域41的折射率是为4.0，则边界折射率极高且因此像素间遮光部47可以是0°至30°范围内的正常锥形形状或倒锥形形状。
<4.像素结构的变形例>
将参考图11至图26对像素结构的多个变形例进行说明。在图11至图26中，使用图示的比图2至图8中所示的示例性剖面结构更简单的像素结构来进行说明，且甚至在一些情况下使用给定的不同附图标记来表示各个相对应的组成部件。
图11是图示了像素结构的第一变形例的示图。
首先，在下文中将参考图11对为下述像素结构的每个变形例的通用基本结构进行说明。
如图11所示，固态成像器件1包括半导体基板12，在半导体基板12中，针对每个像素2形成有用于构成光电二极管PD的N型半导体区域42。防反射膜111、透明绝缘膜46、滤色层51和片上透镜52层叠在半导体基板12上。
防反射膜111具有通过例如层叠固定电荷膜和氧化膜获得的层叠结构，且可使用例如通过原子层沉积(ALD)法形成的高介电(高k)绝缘膜。更具体地，可使用氧化铪(HfO2)、氧化铝(Al2O3)、氧化钛(TiO2)或锶钛氧化物(STO)等。在图11所示的示例中，通过层叠氧化铪膜112、氧化铝膜113和氧化硅膜114来构造防反射膜111。
此外，以层叠在防反射膜111上的方式在像素2之间形成遮光膜49。钛(Ti)、氮化钛(TiN)、钨(W)、铝(Al)或氮化钨(WN)的单层金属膜用于遮光膜49。或者，可将这些类型的金属的叠层膜(例如，钛和钨的叠层膜或氮化钛和钨的叠层膜)用作遮光膜49。
在以上述方式构造的固态成像器件1中的像素结构的第一变形例中，通过预定宽度的区域来设置平坦部53，在该预定宽度的区域中，在像素2之间的半导体基板12的光接收表面侧的界面上没有形成防反射部48。如上所述，防反射部48是通过形成如下蛾眼结构(微细凹凸结构)来设置的，该蛾眼结构并未形成在像素2之间的区域上，从而保留平坦表面；因此，设置了平坦部53。依次方式，平坦部53被设置在像素结构中；因此，可在预定宽度的区域(像素分离区域，即另一相邻像素2的附近)中抑制衍射光的产生，从而防止混色的产生。
换句话说，在形成有蛾眼结构的半导体基板12的情况下，已知的是，产生了垂直入射光的衍射，且例如当蛾眼结构的间隔增大时，衍射光成分变得更大，由此进入另一相邻像素2的光的百分比增大。
与此相比，固态成像器件1在像素2之间的预定宽度的容易使入射光容易泄露到另一相邻像素2中的区域中设置有平坦部53，使得垂直入射光在平坦部53中不产生衍射，且因此可防止混色的产生。
图12是图示了像素的第二变形例的示图。
在图12中，固态成像器件1的基本结构与图11所示的结构是通用的。此外，在像素的第二变形例中，形成有在半导体基板12中的像素2之间用于分离的像素分离部54。
通过在用于构成光电二极管PD的N型半导体区域42之间挖掘沟槽、在该沟槽的内表面上形成氧化铝膜113以及在形成氧化硅膜114时使用绝缘材料55进一步填充该沟槽来形成像素分离部54。
通过构造这种像素分离部54，彼此相邻的像素2通过填充沟槽的绝缘材料55彼此电隔离。这样，可防止半导体基板12内所生成的电荷泄漏到相邻像素2中。
此外，同样，在像素结构的第二变形例中，可在像素结构中设置平坦部53，以在像素分离区域中抑制衍射光的产生，从而防止混色产生。
图13是图示了像素结构的第三变形例的示图。
在图13中，固态成像器件1的基本结构与图11所示的结构是通用的。此外，在像素结构的第三变形例中，形成有在半导体基板12中的像素2之间用于分离的像素分离部54A。
通过在用于构成光电二极管PD的N型半导体区域42之间挖掘沟槽、在该沟槽的内表面上形成氧化铝膜113、在形成氧化硅膜114时使用绝缘材料55填充该沟槽以及在形成遮光膜49时使用遮光材料56进一步填充绝缘材料55的内部来形成像素分离部54A。遮光材料56与使用具有遮光性能的金属的遮光膜49是一体形成的。
通过构造这种像素分离部54A，彼此相邻的像素2在通过遮光材料56光学地隔离的同时通过填充沟槽的绝缘材料55彼此电隔离。这样，可防止半导体基板12内所生成的电荷泄漏到相邻像素2中，且也可防止斜入射光泄漏到相邻像素2中。
此外，同样，在像素结构的第三变形例中，可在像素结构中设置平坦部53，以在像素分离区域中抑制衍射光的产生，从而防止混色产生。
图14是图示了像素结构的第四变形例的示图。
在图14中，固态成像器件1的基本结构与图11所示的结构是通用的。此外，在像素结构的第四变形例中，形成有在半导体基板12中的像素2之间用于分离的像素分离部54B。
通过在用于构成光电二极管PD的N型半导体区域42之间挖掘沟槽、在该沟槽的内表面上形成氧化铝膜113、在形成氧化硅膜114时使用绝缘材料55填充该沟槽以及使用遮光材料56进一步填充该沟槽来形成像素分离部54B。在具有像素分离部54B的构造中，在平坦部53中不设置遮光膜49。
通过构造这种像素分离部54B，彼此相邻的像素2在通过遮光材料56光学地隔离的同时通过填充沟槽的绝缘材料55彼此电隔离。这样，可防止半导体基板12内所生成的电荷泄漏到相邻像素2中，且也可防止斜入射光泄漏到相邻像素2中。
此外，同样，在像素结构的第四变形例中，可在像素结构中设置平坦部53，以在像素分离区域中抑制衍射光的产生，从而防止混色产生。
图15是图示了像素结构的第五变形例的示图。
在图15中，固态成像器件1的基本结构与图11所示的结构是通用的。此外，在像素结构的第五变形例中，防反射部48A的形状形成为使得用于构成蛾眼结构的凹凸的深度在像素2的外围附近减小。
换句话说，如图15所示，例如与图11中所示的防反射部48相比，防反射部48A具有用于构成蛾眼结构的如下凹凸，该凹凸在像素2周围的区域(即，另一相邻像素2的附近区域)中具有更浅的深度。
如上所述，通过在在像素2周围的区域中形成更浅的深度的凹凸，可在像素2外围抑制衍射光的产生。此外，同样，在像素结构的第五变形例中，可在像素结构中设置平坦部53，以在像素分离区域中抑制衍射光的产生，从而防止混色产生。
图16是图示了像素结构的第六变形例的示图。
在图16中，固态成像器件1的基本结构与图11所示的结构是通用的。此外，在像素结构的第六变形例中，防反射部48A的形状形成为使得用于构成蛾眼结构的凹凸的深度在像素2的外围减小且也形成有像素分离部54。
通过构造这种防反射部48A，在彼此相邻的像素2可通过像素分离部54彼此电隔离的同时，可以在像素2周围的区域中抑制衍射光的产生。此外，同样，在像素结构的第六变形例中，可在像素结构中设置平坦部53，以在像素分离区域中抑制衍射光的产生，从而进一步防止混色产生。
图17是图示了像素结构的第七变形例的示图。
在图17中，固态成像器件1的基本结构与图11所示的结构是通用的。此外，在像素结构的第七变形例中，防反射部48A的形状形成为使得用于构成蛾眼结构的凹凸的深度在像素2的外围附近减小且也形成有像素分离部54A。
通过构造这种防反射部48A，在彼此相邻的像素2可通过像素分离部54A彼此电隔离和光学地隔离的同时，可以在像素2周围的区域中抑制衍射光的产生。此外，同样，在像素结构的第七变形例中，可在像素结构中设置平坦部53，以在像素分离区域中抑制衍射光的产生，从而进一步防止混色产生。
图18是图示了像素结构的第八变形例的示图。
在图18中，固态成像器件1的基本结构与图11所示的结构是通用的。此外，在像素结构的第八变形例中，防反射部48A的形状形成为使得用于构成蛾眼结构的凹凸的深度在像素2的外围附近减小且也形成有像素分离部54B。
通过构造这种防反射部48A，在彼此相邻的像素2可通过像素分离部54B彼此电隔离和光学地隔离的同时，可以在像素2周围的区域中抑制衍射光的产生。此外，同样，在像素结构的第八变形例中，可在像素结构中设置平坦部53，以在像素分离区域中抑制衍射光的产生，从而进一步防止混色产生。
图19是图示了像素结构的第九变形例的示图。
在图19中，固态成像器件1的基本结构与图11所示的结构是通用的。此外，在像素结构的第九变形例中，防反射部48B例如比图11中的防反射部48形成在更小的区域中。
换句话说，如图19所示，例如与图11所示的防反射部48相比，防反射部48B的形成有蛾眼结构的区域在像素2周围的区域(即，另一相邻像素2的邻近区域)中变小。因此，平坦部53A比图11中的平坦部53形成在更大的区域中。
如上所述，通过不在像素2周围的区域中形成蛾眼结构而在更大的区域中设置平坦部53A，可以在像素2的外围抑制衍射光的产生。这样，同样，在像素结构的第九变形例中，可在像素分离区域中抑制衍射光的产生，以进一步防止混色产生。
图20是图示了像素结构的第十变形例的示图。
在图20中，固态成像器件1的基本结构与图11所示的结构是通用的。此外，在像素结构的第十变形例中，防反射部48B形成在更小的区域中且也形成有像素分离部54。
通过构造这种防反射部48B，在彼此相邻的像素2可通过像素分离部54彼此电隔离的同时，可以在像素2周围的区域中抑制衍射光的产生。此外，同样，在像素结构的第十变形例中，可在像素结构中的更大区域中设置平坦部53A，以在像素分离区域中抑制衍射光的产生，从而进一步防止混色产生。
图21是图示了像素结构的第十一变形例的示图。
在图21中，固态成像器件1的基本结构与图11所示的结构是通用的。此外，在像素结构的第十一变形例中，防反射部48B形成在更小的区域中且也形成有像素分离部54A。
通过构造这种防反射部48B，在彼此相邻的像素2可通过像素分离部54A彼此电隔离和光学地隔离的同时，可以在像素2周围的区域中抑制衍射光的产生。此外，同样，在像素结构的第十一变形例中，可在像素结构中的更大区域中设置平坦部53A，以在像素分离区域中抑制衍射光的产生，从而进一步防止混色产生。
图22是图示了像素结构的第十二变形例的示图。
在图22中，固态成像器件1的基本结构与图11所示的结构是通用的。此外，在像素结构的第十二变形例中，防反射部48B形成在更小的区域中且也形成有像素分离部54B。
通过构造这种防反射部48B，在彼此相邻的像素2可通过像素分离部54B彼此电隔离和光学地隔离的同时，可以在像素2周围的区域中抑制衍射光的产生。此外，同样，在像素结构的第十二变形例中，可在像素结构中的更大区域中设置平坦部53A，以在像素分离区域中抑制衍射光的产生，从而进一步防止混色产生。
图23是图示了像素结构的第十三变形例的示图。
在图23中，固态成像器件1的基本结构与图11所示的结构是通用的。此外，在像素结构的第十三变形例中，布置有用于图像平面相位差自动对焦(AF)的相位差像素2A，且在相位差像素2A中没有设置防反射部48。相位差像素2A输出用于通过使用图像平面上的相位差来控制自动对焦的信号，且由于没有设置防反射部48，所以相位差像素2A的位于光接收表面侧的界面形成为平坦表面。
如图23所示，在用于图像平面相位差AF的相位差像素2A中，遮光膜49A形成为在开口的大体上一半上阻挡光。例如，左一半遮挡光和右一半遮挡光的一对相位差像素2A用于测量相位差，且从相位差像素2A输出的信号并不用于形成图像。
此外，而且，在包括这种用于图像平面相位差AF的相位差像素2A的像素结构的第十三变形例中，可在除相位差像素2A之外的像素2之间的像素结构中设置平坦部53，以在像素分离区域中抑制衍射光的产生，从而防止混色产生。
图24是图示了像素结构的第十四变形例的示图。
在图24中，固态成像器件1的基本结构与图11所示的结构是通用的。此外，在像素结构的第十四变形例中，没有在用于图像平面相位差AF的相位差像素2A中设置防反射部48，但形成有像素分离部54。
因此，同样，在像素结构的第十四变形例中，彼此相邻的像素2可通过像素分离部54彼此电隔离，且可在除相位差像素2A之外的像素2之间的像素结构中设置平坦部53，以在像素分离区域中抑制衍射光的产生，从而防止混色产生。
图25是图示了像素结构的第十五变形例的示图。
在图25中，固态成像器件1的基本结构与图11所示的结构是通用的。此外，在像素结构的第十五变形例中，没有在用于图像平面相位差AF的相位差像素2A中设置防反射部48，但形成有像素分离部54A。
因此，同样，在像素结构的第十五变形例中，彼此相邻的像素2可通过像素分离部54A彼此电隔离和光学地隔离，且可在除相位差像素2A之外的像素2之间的像素结构中设置平坦部53，以在像素分离区域中抑制衍射光的产生，从而防止混色产生。
图26是图示了像素结构的第十六变形例的示图。
在图26中，固态成像器件1的基本结构与图11所示的结构是通用的。此外，在像素结构的第十六变形例中，没有在用于图像平面相位差AF的相位差像素2A中设置防反射部48，但形成有像素分离部54B。
因此，同样，在像素结构的第十六变形例中，彼此相邻的像素2可通过像素分离部54B彼此电隔离和光学地隔离，且可在除相位差像素2A之外的像素2之间的像素结构中设置平坦部53，以在像素分离区域中抑制衍射光的产生，从而防止混色产生。
<5.电子装置的示例性应用>
根据本发明的技术不限于应用到固态成像器件。因此，根据本发明的技术可应用于任何将固态成像器件用于图像读取单元(光电转换单元)的电子装置，这些电子装置例如包括诸如数码相机或摄像机等成像装置、具有成像功能的便携式终端装置以及将固态成像器件用于图像读取单元的复印机。固态成像器件可形成为一个芯片，或者可替代地，可由总共组装有成像单元和信号处理单元或光学系统的具有成像功能的模块型成像器件。
图27是图示了根据本发明的用作电子装置的成像装置的示例性构造的框图。
图27中的成像装置200包括具有透镜组的光学单元201、使用图1中的固态成像器件1的构造的固态成像器件(成像器件)202以及用作相机信号处理电路的数字信号处理器(DSP)电路203。此外，成像装置200还包括帧存储器204、显示单元205、记录单元206、操作单元207和供电单元208。DSP电路203、帧存储器204、显示单元205、记录单元206、操作单元207和供电单元208经由总线209互相连接。
光学单元201捕捉来自被摄体的入射光(图像光)并在固态成像器件202的成像表面上形成图像。固态成像器件202将通过光学单元201在成像表面上形成图像的入射光量转换成每个像素的电信号，以输出作为像素信号。图1中的固态成像器件1(即，能够在抑制混色恶化的同时提高灵敏度的固态成像器件)可用作固态成像器件202。
包括诸如液晶面板或有机电致发光(EL)面板等面板型显示装置的显示单元205显示由固态成像器件202捕捉的视频或静态图像。记录单元206将由固态成像器件202捕捉的视频或静态图像存储在诸如硬盘或半导体存储器等存储介质中。
操作单元207根据用户的操作发出用于成像装置200的各种功能的指令。供电单元208适当地将各种类型的电力供应至DSP电路203、帧存储器204、显示单元205、记录单元206和操作单元207以作为这些单元的将要供应的操作功率。
如上所述，前述固态成像器件1可用作固态成像器件202，以在抑制混色恶化的同时提高灵敏度。因此，同样，在诸如摄像机、数码相机或甚至用于诸如便携式电话等移动装置的相机模块等成像装置200中，可提高捕捉的图像的质量。
根据本发明的实施例不限于前述实施例且可在不偏离本发明的范围的情况下进行各种修改。
在上述示例中，在假定第一导电类型是P型且第二导电类型是N型的情况下，已经对信号电荷为电子的固态成像器件进行了说明；然而，本发明还可应用于信号电荷为空穴的固态成像器件。换句话说，在假定第一导电类型是P型且第二导电类型是N型的情况下，前述半导体区域的每者可由相反导电类型的半导体区域构成。
此外，根据本发明的技术不限于检测可见入射光的量的分布以成像为图象的固态成像器件的应用，并可应用于例如使红外线、X射线或颗粒的入射量的分布成像为图像的固态成像器件，以及诸如指纹检测传感器等任何使广义上的其他物理量(例如，压力或静态电容)的分布成像为图像的固态成像器件(物理量分布检测器)。
注意，本发明还可进行如下所述地配置。
(1)一种固态成像器件，其包括：具有蛾眼结构的防反射部，其设置在处于二维地布置的每个像素的光电转换区域的光接收表面侧的界面上；以及用于以阻挡入射光的像素间遮光部，其设置在所述防反射部的所述界面下方。
(2)如上面的(1)所述的固态成像器件，其中，所述光电转换区域是半导体区域，且所述像素间遮光部具有通过沿深度方向在像素边界处挖掘所述半导体区域获得的沟槽结构。
(3)如上面的(2)所述的固态成像器件，其中，所述像素间遮光部是通过使用透明绝缘膜填充沿所述深度方向挖掘的所述半导体区域形成的。
(4)如上面的(2)或(3)所述的固态成像器件，其中，所述像素间遮光部是通过使用透明绝缘膜和金属材料填充沿深度方向挖掘的所述半导体区域形成的。
(5)如上面的(3)或(4)所述的固态成像器件，其中，在所述半导体区域与所述透明绝缘膜之间层叠钉扎层。
(6)如上面的(3)或(4)所述的固态成像器件，其中，在所述半导体区域与所述透明绝缘膜之间层叠钉扎层和防反射膜。
(7)如上面的(1)至(6)中任一项所述的固态成像器件，其中，所述防反射部形成在像素区域的预定百分比区域中的像素中心部处。
(8)如上面的(7)所述的固态成像器件，其中，所述防反射部形成在所述像素区域的80％区域中的所述像素中心部处。
(9)如上面的(1)至(8)中任一项所述的固态成像器件，其中，所述像素间遮光部的沟槽宽度等于或大于40nm。
(10)如上面的(1)至(9)中任一项所述的固态成像器件，其中，所述像素间遮光部的沿深度方向的挖掘量等于或大于入射光的波长。
(11)如上面的(1)至(10)中任一项所述的固态成像器件，其中，在所述像素之间，在处于所述光接收表面侧的所述界面上通过预定宽度的没有形成用作所述防反射部的所述蛾眼结构的区域来设置平坦部。
(12)如上面的(11)所述的固态成像器件，其中，通过使用绝缘材料填充所述沟槽来设置像素分离部，所述沟槽是通过在所述平坦部中沿深度方向挖掘所述半导体区域获得的，所述像素分离部在彼此相邻的所述像素的所述光电转换区域之间用于分离。
(13)如上面的(12)所述的固态成像器件，其中，在所述像素分离部的所述沟槽中，使用具有遮光性能的遮光材料来填充所述绝缘材料的内侧。
(14)如上面的(1)至(13)中任一项所述的固态成像器件，其还包括相位差像素，所述相位差像素输出用于通过使用图像平面中的相位差来控制自动对焦的信号，其中，所述相位差像素的处于所述光接收表面侧的所述界面形成为平坦表面。
(15)一种固态成像器件的制造方法，所述方法包括：在处于二维地布置的每个像素的光电转换区域的光接收表面侧的界面上形成具有蛾眼结构的防反射部；以及在所述防反射部的所述界面下方形成用于阻挡入射光的像素间遮光部。
(16)一种包括固态成像器件的电子装置，所述固态成像器件包括具有蛾眼结构的防反射部以及用于阻挡入射光的像素间遮光部，所述防反射部设置在处于二维地布置的每个像素的光电转换区域的光接收表面侧的界面上，且所述像素间遮光部设置在所述防反射部的所述界面下方。
附图标记列表
1固态成像器件 2像素
3像素阵列部 12半导体基板
41、42半导体区域 45钉扎层
46透明绝缘膜 47像素间遮光部
48防反射部 49遮光膜
50平坦化膜 51滤色层
52片上透镜 101金属遮光部
200成像装置 202固态成像器件