本发明涉及集成电路制造领域,特别是涉及一种测试掩模版制造方法。
背景技术
半导体制造技术平台中,许多工艺的开发与维护,如刻蚀,材料填充及生长或化学机械研磨等,都与图形整体与局部密度情况紧密相关,而最终的图形密度由前置光刻图形密度所主导决定。通常一块测试掩模版,仅有一个最佳曝光条件,对应固定的整体图形密度,以及有限的局部图形密度区域,相应的实验样本条件十分有限,在工艺开发阶段,非常不利于工艺窗口的检测以及潜在问题的发现。在测试掩模版上,图形密度的涵盖范围越广,密度样本条件越多,越能保证工艺开发的安全,工艺平台才能应对情况多变的产品掩模版,避免意外问题的发生,有效降低失控风险。但出版多块测试掩模版,无疑会大大增加开发成本。
传统的测试掩模版的图形设计存在以下几个局限性:
(1)最佳曝光条件单一,掩模版(mask)整体的图形密度为固定值;
(2)掩模版局部图形每块通常为边长为400微米~2500微米的方形区域,面积占比高,所以掩模版面积的利用率并不高;
(3)一块局部图形对应一种局部图形密度,局部图形的种类一般为200~400种,由掩模版的总面积与局部图形块的面积比决定;
(4)若直接调节曝光能量改变光刻图形的密度,既无法准确量化能量改变后的图形密度,而且容易出现沟槽图形打不开,或者线条图形倒塌等问题,对后续刻蚀及研磨等实验验证工艺窗口产生诸多不利影响。
技术实现要素:
本发明要解决的技术问题是提供一种能适用于多种曝光能量,能适用于多组不同图形密度的测试掩模版制造方法。
为解决上述技术问题,本发明提供的测试掩模版制造方法,包括以下步骤:
(1)对于给定的光刻层,最佳曝光能量设为第一曝光能量d1;
(2)当该光刻层主图形为第一类图形时,第一曝光能量d2=a*d1,当主图形为第二类图形时,第二曝光能量d2=b*d1;其中,a的范围为0.4-0.9,b的范围为选在1.1-1.6;若d2过小或过大则会导致掩模尺寸和曝光尺寸的差异过大,引起修正困难。
(3)在第一曝光能量d1条件下,调整测试掩模版的副图形结构的掩模尺寸c直至曝光出痕迹;
(4)在第二曝光能量d2条件下,测量该测试掩模版副图形结构光刻cd值(光刻cd值,即光刻特征尺寸,光刻所能实现的最小尺寸),记为cd(max);若cd(max)≤cd(min)则调整第二曝光能量d2直至cd(max)>cd(min),cd(min)是当前层的最小光刻cd值;
(5)对第一曝光能量d1和第二曝光能量d2分别建立opc模型model1和model2;
(6)生成第一测试图形t1,第一测试图形t的光刻cd值为cd(t1),cd(t1)≥cd(min),第一测试图形t1周期为x1,x1≥2x,x是当前层的最小周期;
(7)生成第二测试图形t2,第二测试图形t的光刻cd值为cd(t2),cd(max)≥cd(t2)≥cd(min),第二测试图形t2周期为x2,x2≥2x,第二测试图形t2到第一测试图形t1间隔为cd(in),cd(in)≥cd(inmin),cd(inmin)为当前层的最小cd间隔;
(8)将第一测试图形t1扩大,将扩大后第一测试图形t1使用opc模型model1和model2进行模拟,得到cd模拟结果cd1和cd2,取其差值的绝对值|cd2-cd1|;
(9)在第一测试图形t1基础上,将图形cd每边扩大|cd2-cd1|/2,得到第一测试图形扩大层st1;
(10)将第一测试图形扩大层st1和第二测试图形t2叠加,得到目标层f2,使用model2对目标层f2进行opc修正,得到修正后的掩模m2;
(11)将m2中与t1接触的标记为t1m2,与t2接触的标记为t2m2;将t1作为目标层,t1m2作为修正层,t2m2作为参考层,使用第一曝光能量d1对应的model1进行opc修正,得到最终的掩模m1。
进一步改进所述测试掩模版制造方法,其中,第一类图形为光阻,第二类图形为沟槽。
进一步改进所述测试掩模版制造方法,其中,实施步骤(3)时,逐渐增加测试掩模版的副图形结构的掩模尺寸c直至曝光出痕迹。
进一步改进所述测试掩模版制造方法,其中,实施步骤(3)时,副图形结构的掩模尺寸c≥10nm,需大于掩模版可制作的最小尺寸值。
进一步改进所述测试掩模版制造方法,其中,实施步骤(4)若cd(max)≤cd(min),当主图形为第一类图形时,将d2调整变小;当主图形为第二类图形时,将d2调整变大。
进一步改进所述测试掩模版制造方法,其中,实施步骤(7)时,在第一测试图形的间隔处生成第二测试图形t2。
进一步改进所述测试掩模版制造方法,其中,实施步骤(8)时,将第一测试图形t1扩大1.5倍-3倍。若过小或过大则图形的线宽和间隔比例失衡,会导致模型模拟时曝光尺寸差异|cd2-cd1|出现异常。
本发明通过在最佳曝光能量和第二曝光能量下的,主副图形特殊设计与修正,使得在最佳曝光能量下仅主图形曝光出图形,在第二曝光能量下主副图形同时曝光出图形,从而实现同一张掩模版,对应多个光刻能量条件,其局部及整体图形密度可进行预先设计,较传统方法,能够在光刻后得到远多于传统测试掩模版的图形密度数量,节省出版多套光罩的成本,有效缩短工艺开发周期。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明:
图1是本发明的流程示意图。
图2是本发明实施例示意图一,其显示步骤(6)所生成版图。
图3是本发明实施例示意图二,其显示步骤(7)所生成版图。
图4是本发明实施例示意图三,其显示步骤(8)所生成版图。
图5是本发明实施例示意图四,其显示步骤(8)、(9)所生成版图。
图6是本发明实施例示意图五,其显示步骤(10)所生成版图。
图7是本发明实施例示意图六,其显示步骤(10)所生成版图。
图8是本发明实施例示意图七,其显示步骤(11)所生成版图。
图9是本发明实施例示意图八,其显示步骤(11)所生成版图。
附图标记说明
t1是第一测试图形
t2是第二测试图形
t1’是扩大后的t1
cd1是模型model1模拟结果
cd2是模型model2模拟结果
f2是目标层
m2是修正后的掩模
st1是第一测试图形扩大层
t1m2是修正层
t2m2是参考层
m1是最终掩模
q是图形cd每边扩大距离|cd2-cd1|/2
具体实施方式
本发明提供的测试掩模版制造方法,包括以下步骤:
(1)对于给定的光刻层,最佳曝光能量设为第一曝光能量d1;
(2)当该光刻层主图形为光阻时,第一曝光能量d2=a*d1,当主图形为沟槽时,第二曝光能量d2=b*d1;其中,a的范围为0.4-0.9,b的范围为选在1.1-1.6;
(3)在第一曝光能量d1条件下,逐渐增加测试掩模版的副图形结构的掩模尺寸c直至曝光出痕迹;其中,c≥10nm;
(4)在第二曝光能量d2条件下,测量该测试掩模版副图形结构光刻cd值(光刻cd值,即光刻特征尺寸,光刻所能实现的最小尺寸),记为cd(max);若cd(max)≤cd(min),则调整第二曝光能量d2直至cd(max)>cd(min),cd(min)是当前层的最小光刻cd值;若cd(max)≤cd(min),当主图形为光阻时,将d2调整变小;当主图形为沟槽时,将d2调整变大。
(5)对第一曝光能量d1和第二曝光能量d2分别建立opc模型model1和model2;
(6)如图2所示,生成第一测试图形t1,第一测试图形t1的光刻cd值为cd(t1),cd(t1)≥cd(min),第一测试图形t1周期为x1,x1≥2x,x是当前层的最小周期;
(7)如图3所示,在第一测试图形的间隔处生成第二测试图形t2,第二测试图形t2的光刻cd值为cd(t2),cd(max)≥cd(t2)≥cd(min),第二测试图形t2周期为x2,x2≥2x,第二测试图形t2到第一测试图形t1间隔为cd(in),cd(in)≥cd(inmin),cd(inmin)为当前层的最小cd间隔;
(8)如图4所示,将第一测试图形t1扩大1.5倍-3倍,将扩大后第一测试图形t1使用opc模型model1和model2进行模拟,得到cd模拟结果cd1和cd2,取其差值的绝对值|cd2-cd1|;
(9)如图5所示,在第一测试图形t1基础上,将图形cd每边扩大|cd2-cd1|/2,得到第一测试图形扩大层st1;
(10)如图6、7所示,将第一测试图形扩大层st1和第二测试图形t2叠加,得到目标层f2,使用model2对目标层f2进行opc修正,得到修正后的掩模m2;
(11)如图8、图9所示,将m2中与t1接触的标记为t1m2,与t2接触的标记为t2m2;将t1作为目标层,t1m2作为修正层,t2m2作为参考层,使用第一曝光能量d1对应的model1进行opc修正,得到最终的掩模m1。
以上通过具体实施方式和实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。