本发明涉及显示技术领域，尤其涉及一种液晶显示面板。
背景技术
在显示技术领域，液晶显示装置(liquidcrystaldisplay，lcd)等平板显示装置已经逐步取代阴极射线管(cathoderaytube，crt)显示装置。液晶显示装置具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。
现有市场上的液晶显示装置大部分为背光型液晶显示装置，其包括液晶显示面板及背光模组(backlightmodule)。通常液晶显示面板由彩膜(colorfilter，cf)基板、薄膜晶体管(thinfilmtransistor，tft)阵列基板、夹于彩膜基板与薄膜晶体管阵列基板之间的液晶(liquidcrystal，lc)及密封胶框(sealant)组成。液晶显示面板的工作原理是在两片平行的玻璃基板当中放置液晶分子，两片玻璃基板中间有许多垂直和水平的细小电线，通过通电与否来控制液晶分子改变方向，将背光模组的光线折射出来产生画面。
随着显示技术的不断发展，全面屏已经成为目前的智能手机的设计趋势，为了实现全面屏，现有技术提出一种内凹(notch)设计的显示面板，所谓内凹设计的显示面板，是指在显示面板的一端设置一不显示的挖空区用于放置听筒、摄像头等电子元器件，挖空区两侧能够进行显示，从而提升显示面板整体的屏占比。
请参阅图1，为现有的一种内凹设计的液晶显示面板的结构示意图，包括衬底100以及依次排列于衬底100上的多条扫描线200。所述衬底100的一端设有凹陷方向与多条扫描线200的排列方向一致的凹槽150。所述衬底100包括有效显示区110及位于有效显示区110外的外围区120。多条扫描线200包括位于有效显示区110内的多条第一扫描线210以及位于多条第一扫描线210所在区域与衬底100具有凹槽150一端边缘之间的多条第二扫描线220。每一第二扫描线220均包括第一子扫描线2210以及分别与第一子扫描线2210两端连接的两个第二子扫描线2220。每一第二扫描线220的第一子扫描线2210与凹槽150对应且位于外围区120内，每一第二扫描线220的两条第二子扫描线2220分别位于凹槽150两侧且均位于有效显示区110内。该液晶显示面板由于采用内凹设计，使得多条第二扫描线220的容阻负载(rcloading)比多条第一扫描线210的容阻负载小，这会引起液晶显示面板在凹槽150两侧的区域与其他区域之间存在亮度差异，并于交界处产生分屏现象，影响显示效果。为了对第二扫描线220进行容阻补偿，请参阅图1并结合图2及图3，该液晶显示面板还包括设于衬底100上的电容补偿模块300。所述电容补偿模块300与凹槽150对应且位于外围区120内。所述电容补偿模块300包括阵列设于衬底100与多条第一子扫描线2210之间且与多条第一子扫描线2210绝缘的多个半导体块310以及位于多个半导体块310与多条第一子扫描线2210之间且与多个半导体块310及多条第一子扫描线2210均绝缘的多条补偿走线320。每一行半导体块310对应位于一条第一子扫描线2210的下方。每一补偿走线320对应位于一列半导体块310上方，并与多条第一子扫描线2210均交叉。每一第一子扫描线2210经过孔330与其对应的一行半导体块310连接。多条补偿走线320均接入预设的参考电位。利用第二扫描线220的第一子扫描线2210和对应的一行半导体块310与补偿走线320之间的电容对第二扫描线220进行容阻补偿。现有技术中，对于每一条第二扫描线220补偿相同的电容，也即同一补偿走线320的各处的宽度均相同，补偿走线320的宽度通过仿真来计算，这种设计仅仅能够缩小液晶显示面板位于凹槽150两侧的区域与其他区域的交界处的显示差异，而一般凹槽150的宽度是沿靠近衬底100中心的方向逐渐减小，也即不同位置的第二扫描线210之间的容阻负载也存在差异，导致液晶显示面板位于凹槽150两侧的区域内在垂直方向的亮度不均匀，影响显示效果。
技术实现要素：
本发明的目的在于提供一种液晶显示面板，能降低扫描线之间的容阻负载差异，提升显示品质。
为实现上述目的，本发明提供一种液晶显示面板，包括衬底、依次排列于衬底上的多条扫描线以及设于衬底上的电容补偿模块；
所述衬底的一端设有凹陷方向与多条扫描线的排列方向一致的凹槽；所述衬底包括有效显示区及位于有效显示区外的外围区；多条扫描线包括位于有效显示区内的多条第一扫描线以及位于多条第一扫描线所在区域与衬底具有凹槽一端边缘之间的多条第二扫描线；每一第二扫描线均包括第一子扫描线以及分别与第一子扫描线两端连接的两个第二子扫描线；每一第二扫描线的第一子扫描线与凹槽对应且位于外围区内，每一第二扫描线的两条第二子扫描线分别位于凹槽两侧且均位于有效显示区内；所述电容补偿模块与凹槽对应且位于外围区内；所述电容补偿模块包括阵列设于衬底与多条第一子扫描线之间且与多条第一子扫描线绝缘的多个半导体块以及位于多个半导体块与多条第一子扫描线之间且与多个半导体块及多条第一子扫描线均绝缘的多条补偿走线；每一行半导体块对应位于一条第一子扫描线的下方；每一补偿走线对应位于一列半导体块上方，并与多条第一子扫描线均交叉；每一第一子扫描线经过孔与其对应的一行半导体块连接；多条补偿走线均接入预设的参考电位；任意两条第一子扫描线中，远离凹槽的一条第一子扫描线及对应的半导体块与该第一子扫描线下方的补偿走线之间的电容小于靠近凹槽的一条第一子扫描线及对应的半导体块与该第一子扫描线下方的补偿走线之间的电容。
任意两条第一子扫描线中，远离凹槽的一条第一子扫描线及对应的半导体块与该第一子扫描线下方的补偿走线交叠的区域的宽度小于靠近凹槽的一条子扫描线第一子扫描线及对应的半导体块与该第一子扫描线下方的补偿走线交叠的区域的宽度。
每一补偿走线均包括依次连接的四个梯形部；相邻两个梯形部通过各自的一条底边相互连接，且相邻两个梯形部相连接的底边的长度相等。
每一补偿走线的形状均为梯形。
多个半导体块的尺寸相同且形状均为矩形；多条补偿走线的尺寸相同；多条第一子扫描线位于电容补偿模块所在区域上方的部分相互平行且宽度相同；任意两条相邻的第一子扫描线位于电容补偿模块所在区域上方的部分之间的间隔相同；每一行半导体块平行于其排列方向的中线与对应的第一子扫描线位于电容补偿模块所在区域上方的部分的中线重合；所述半导体块在多个半导体块的行方向上的尺寸大于补偿走线的宽度。
多条补偿走线与多条第一子扫描线位于电容补偿模块所在区域上方的部分垂直。
所述液晶显示面板还包括设于衬底上且对应与多条扫描线连接的多行子像素；多行子像素均位于有效显示区内；与第二扫描线对应的多个子像素分别与第二扫描线的两个第二子扫描线连接，且分别位于凹槽的两侧。
所述预设的参考电位为恒压低电位或公共电位。
多条第二子扫描线、多条第一扫描线以及多条补偿走线位于同层。
所述凹槽两侧壁之间的距离沿靠近衬底的中心的方向逐渐减小。
本发明的有益效果：本发明的液晶显示面板采用内凹设计，在衬底上设置与衬底的凹槽对应且位于外围区内的电容补偿模块，该电容补偿模块包括多个半导体块以及多条补偿走线，每一行半导体块对应位于一条第一子扫描线的下方，每一补偿走线对应位于一列半导体块上方，并与多条第一子扫描线均交叉，每一第一子扫描线经过孔与其对应的一行半导体块连接，任意两条第一子扫描线中，远离凹槽的一条第一子扫描线及对应的半导体块与该第一子扫描线下方的补偿走线之间的电容小于靠近凹槽的一条第一子扫描线及对应的半导体块与该第一子扫描线下方的补偿走线之间的电容，从而对多条扫描线间的容阻负载差异进行补偿，提升显示效果。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为现有的液晶显示面板在凹槽处的结构示意图；
图2为图1所示的液晶显示面板在电容补偿模块处第一子扫描线与补偿走线的局部放大示意图；
图3为图1所示的液晶显示面板在电容补偿模块处半导体块与补偿走线的局部放大示意图；
图4为本发明的液晶显示面板在凹槽处的结构示意图；
图5为本发明的液晶显示面板的第一实施例在电容补偿模块处第一子扫描线与补偿走线的局部放大示意图；
图6为本发明的液晶显示面板的第一实施例在电容补偿模块处半导体块与补偿走线的局部放大示意图；
图7为用于获取本发明的液晶显示面板的第一实施例中补偿走线尺寸的仿真系统的结构示意图；
图8为本发明的液晶显示面板的第二实施例在电容补偿模块处第一子扫描线与补偿走线的局部放大示意图；
图9为本发明的液晶显示面板的第二实施例在电容补偿模块处半导体块与补偿走线的局部放大示意图；
图10为用于获取本发明的液晶显示面板的第二实施例中补偿走线尺寸的仿真系统的结构示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图4至图6，本发明的液晶显示面板的第一实施例包括衬底10、依次排列于衬底10上的多条扫描线20、设于衬底10上的电容补偿模块30以及设于衬底10上且对应与多条扫描线20连接的多行子像素40。
所述衬底10的一端设有凹陷方向与多条扫描线20的排列方向一致的凹槽15。所述衬底10包括有效显示区11及位于有效显示区11外的外围区12。多条扫描线20包括位于有效显示区11内的多条第一扫描线21以及位于多条第一扫描线21所在区域与衬底10具有凹槽15一端边缘之间的多条第二扫描线22。每一第二扫描线22均包括第一子扫描线221以及分别与第一子扫描线221两端连接的两个第二子扫描线222。每一第二扫描线22的第一子扫描线221与凹槽15对应且位于外围区12内，每一第二扫描线22的两条第二子扫描线222分别位于凹槽15两侧且均位于有效显示区11内。所述电容补偿模块30与凹槽15对应且位于外围区12内。所述电容补偿模块30包括阵列设于衬底10与多条第一子扫描线221之间且与多条第一子扫描线221绝缘的多个半导体块31以及位于多个半导体块31与多条第一子扫描线221之间且与多个半导体块31及多条第一子扫描线221均绝缘的多条补偿走线32。每一行半导体块31对应位于一条第一子扫描线221的下方。每一补偿走线32对应位于一列半导体块31上方，并与多条第一子扫描线221均交叉。每一第一子扫描线221经过孔33与其对应的一行半导体块31连接。多条补偿走线32均接入预设的参考电位。任意两条第一子扫描线221中，远离凹槽15的一条第一子扫描线221及对应的半导体块31与该第一子扫描线221下方的补偿走线32之间的电容小于靠近凹槽15的一条第一子扫描线221及对应的半导体块31与该第一子扫描线221下方的补偿走线32之间的电容。多行子像素40均位于有效显示区11内。与第二扫描线22对应的多个子像素40分别与第二扫描线22的两个第二子扫描线222连接，且分别位于凹槽15的两侧。
具体地，所述预设的参考电位可为恒压低电位或公共电位。
具体地，多条第二子扫描线222、多条第一扫描线21以及多条补偿走线32位于同层。
具体地，请参阅图4，所述凹槽15两侧壁之间的距离沿靠近衬底10的中心的方向逐渐减小。
具体地，请参阅图5及图6，在本发明的第一实施例中，任意两条第一子扫描线221中，远离凹槽15的一条第一子扫描线221及对应的半导体块31与该第一子扫描线221下方的补偿走线32交叠的区域的宽度小于靠近凹槽15的一条子扫描线221第一子扫描线221及对应的半导体块31与该第一子扫描线221下方的补偿走线32交叠的区域的宽度。
进一步地，请参阅图5及图6，在本发明的第一实施例中，每一补偿走线32均包括依次连接的四个梯形部321。相邻两个梯形部321通过各自的一条底边相互连接，且相邻两个梯形部321相连接的底边的长度相等。
具体地，请参阅图5及图6，多个半导体块31的尺寸相同且形状均为矩形。多条补偿走线32的尺寸相同。多条第一子扫描线221位于电容补偿模块30所在区域上方的部分相互平行且宽度相同。任意两条相邻的第一子扫描线221位于电容补偿模块30所在区域上方的部分之间的间隔相同。每一行半导体块31平行于其排列方向的中线与对应的第一子扫描线221位于电容补偿模块30所在区域上方的部分的中线重合。多条补偿走线32与多条第一子扫描线221位于电容补偿模块30所在区域上方的部分垂直。所述半导体块31在多个半导体块31的行方向上的尺寸大于补偿走线32的宽度
具体地，在本发明的第一实施例中，多个补偿走线32的四个梯形部321的尺寸通过仿真的方式进行设计，具体仿真过程包括如下步骤：
步骤s1、在多条第二扫描线22中选取除最靠近凹槽15的一条以及最远离凹槽15的一条外的另外两条分别定义为第一参考扫描线及第二参考扫描线，最靠近凹槽15的一条第二扫描线22的第一子扫描线221位于电容补偿模块30所在区域上方的部分与第一参考扫描线的第一子扫描线221位于电容补偿模块30所在区域上方的部分之间的间隔等于第一参考扫描线的第一子扫描线221位于电容补偿模块30所在区域上方的部分与第二参考扫描线的第一子扫描线221位于电容补偿模块30所在区域上方的部分之间的间隔等于第二参考扫描线的第一子扫描线221位于电容补偿模块30所在区域上方的部分与最远离凹槽15的一条第二扫描线22的第一子扫描线221位于电容补偿模块30所在区域上方的部分之间的间隔。
步骤s2、请参阅图7，提供仿真系统。所述仿真系统包括呈五行七列设置的多个仿真单元90。每一行仿真单元90依次电性连接。第一列仿真单元90依次电性连接，第三列仿真单元90依次电性连接，第四列仿真单元90依次电性连接，第五列仿真单元90依次电性连接，第七列仿真单元90依次电性连接。第一行奇数列、第二行奇数列、第三行奇数列、第四行奇数列、第五行奇数列及第五行第四列的仿真单元90中均存有子像素40的开关薄膜晶体管参数、液晶电容参数及存储电容参数，且第一行奇数列、第二行奇数列、第三行奇数列、第四行奇数列、第五行奇数列及第五行第四列的仿真单元90的电容值和电阻值的乘积均等于子像素40的电容值和电阻值的乘积，使得第一行奇数列、第二行奇数列、第三行奇数列、第四行奇数列、第五行奇数列及第五行第四列的仿真单元90作为像素仿真单元。第一行第二列、第一行六列的仿真单元90的电容值和电阻值的乘积分别等于最靠近凹槽15的第二扫描线22的两个第二子扫描线222各自的电容值和电阻值的乘积。第二行第二列、第二行六列的仿真单元90的电容值和电阻值的乘积分别等于第一参考扫描线的两个第二子扫描线222各自的电容值和电阻值的乘积。第三行第二列、第三行六列的仿真单元90的电容值和电阻值的乘积分别等于第二参考扫描线的两个第二子扫描线222各自的电容值和电阻值的乘积。第四行第二列、第四行六列的仿真单元90电容值和电阻值的乘积分别等于最远离凹槽15的第二扫描线22的两个第二子扫描线222各自的电容值和电阻值的乘积。第五行第二列、第五行六列的仿真单元90的电容值和电阻值的乘积均等于第一扫描线22的电阻值和电容值乘积的二分之一。使第一行第四列的仿真单元90的电容值和电阻值的乘积等于最靠近凹槽15的第二扫描线22的第一子扫描线221的电容值和电阻值的乘积。使第二行第四列的仿真单元90的电容值和电阻值的乘积等于第一参考扫描线的第一子扫描线221的电容值和电阻值的乘积。使第三行第四列的仿真单元90的电容值和电阻值的乘积等于第二参考扫描线的第一子扫描线221的电容值和电阻值的乘积。使第四行第四列的仿真单元90的电容值和电阻值的乘积等于最远离凹槽15的第二扫描线22的第一子扫描线221的电容值和电阻值的乘积。
步骤s3、向第一列、第三列、第四列、第五列、第七列仿真单元90分别输入数据信号，向第一行、第二行、第三行、第四行及第五行仿真单元90分别输入扫描信号，由于每一仿真单元90均具有对应电容值和电阻值的乘积，第一列第一行、第七列第一行、第一列第二行、第七列第二行、第一列第三行、第七列第三行、第一列第四行、第七列第四行、第一列第五行、第七列第五行的仿真单元90实际接收到的扫描信号存在差异，第一列第一行、第七列第一行、第一列第二行、第七列第二行、第一列第三行、第七列第三行、第一列第四行、第七列第四行、第一列第五行、第七列第五行的仿真单元90分别根据各自接收到的扫描信号、数据信号以及各自存储的子像素30的开关薄膜晶体管参数、液晶电容参数及存储电容参数产生各自对应的最佳公共电压。定义第一列第一行仿真单元90产生的最佳公共电压及第七列第一行的仿真单元90产生的最佳公共电压的平均值为第一最佳公共电压，第一列第二行仿真单元90产生的最佳公共电压及第七列第二行的仿真单元90产生的最佳公共电压的平均值为第二最佳公共电压，第一列第三行仿真单元90产生的最佳公共电压及第七列第三行的仿真单元90产生的最佳公共电压的平均值为第三最佳公共电压，第一列第四行仿真单元90产生的最佳公共电压及第七列第四行的仿真单元90产生的最佳公共电压的平均值为第四最佳公共电压，第一列第五行仿真单元90产生的最佳公共电压及第七列第五行的仿真单元90产生的最佳公共电压的平均值为第五最佳公共电压。
步骤s4、保持向第一列、第三列、第四列、第五列、第七列仿真单元90分别输入数据信号并保持向第一行、第二行、第三行、第四行及第五行仿真单元90分别输入扫描信号，增大第一行第四列的仿真单元90、第二行第四列的仿真单元90、第三行第四列的仿真单元90及第四行第四列的仿真单元90的电容值，使得第一行第四列的仿真单元90、第二行第四列的仿真单元90、第三行第四列的仿真单元90及第四行第四列的仿真单元90的电容值和电阻值的乘积增大，从而使第一行第四列的仿真单元90、第二行第四列的仿真单元90、第三行第四列的仿真单元90及第四行第四列的仿真单元90能够产生的容阻延迟均变大，使得第一列第一行、第七列第一行、第一列第二行、第七列第二行、第一列第三行、第七列第三行、第一列第四行、第七列第四行的仿真单元90实际接收到的扫描信号发生变化，能够对第一最佳公共电压、第二最佳公共电压、第三最佳公共电压及第四最佳公共电压进行调整，直至使得第五最佳公共电压与调整后的第四最佳公共电压的差值、调整后的第四最佳公共电压与调整后的第三最佳公共电压的差值、调整后的第三最佳公共电压与调整后的第二最佳公共电压的差值以及调整后的第二最佳公共电压与调整后的第一最佳公共电压的差值均小于或等于预设的标准差值(例如可以为2mv)，依据此时第一行第四列的仿真单元90的电容值以及最靠近凹槽15的第二扫描线22的第一子扫描线221的电容值计算多条补偿走线32与最靠近凹槽15的第二扫描线22的第一子扫描线221及对应半导体块31重叠部分的第一最佳宽度l1，依据此时第二行第四列的仿真单元90的电容值以及第一参考扫描线的第一子扫描线221的电容值计算多条补偿走线32与第一参考扫描线的第一子扫描线221及对应半导体块31重叠部分的第二最佳宽度l2，依据此时第三行第四列的仿真单元90的电容值以及第二参考扫描线的第一子扫描线221的电容值计算多条补偿走线32与第二参考扫描线的第一子扫描线221及对应半导体块31重叠部分的第三最佳宽度l3，依据此时第四行第四列的仿真单元90的电容值以及最远离凹槽15的第二扫描线22的第一子扫描线221的电容值计算多条补偿走线32与最远离凹槽15的第二扫描线22的第一子扫描线221及对应半导体块31重叠部分的第四最佳宽度l4。
步骤s5、依据第一最佳宽度l1、第二最佳宽度l2、第三最佳宽度l3及第四最佳宽度l4设计补偿走线32的四个梯形部321的尺寸，使得四个梯形部321分别具有宽度为第一最佳宽度l1、第二最佳宽度l2、第三最佳宽度l3及第四最佳宽度l4的区域，具有宽度为第一最佳宽度l1的区域的梯形部321中，宽度为第一最佳宽度l1的区域位于最靠近凹槽15的第二扫描线22的第一子扫描线221及对应的半导体块31之间，具有宽度为第二最佳宽度l2的区域的梯形部321中，宽度为第二最佳宽度l2的区域位于第一参考扫描线的第一子扫描线221及对应的半导体块31之间，具有宽度为第三最佳宽度l3的区域的梯形部321中，宽度为第三最佳宽度l3的区域位于第二参考扫描线的第一子扫描线221及对应的半导体块31之间，具有宽度为第四最佳宽度l4的区域的梯形部321中，宽度为第四最佳宽度l4的区域位于最远离凹槽15的第二扫描线22的第一子扫描线221及对应的半导体块31之间。
请参阅图4、图8及图9，本发明的液晶显示面板的第二实施例与上述第一实施例的区别在于，每一补偿走线32的形状均为梯形。
相应地，本发明的第二实施例中，设计多个补偿走线32的尺寸的具体仿真过程包括如下步骤：
步骤s1’、请参阅图10，提供仿真系统。所述仿真系统包括呈三行七列设置的多个仿真单元90’。每一行仿真单元90’依次电性连接。第一列仿真单元90’依次电性连接，第三列仿真单元90’依次电性连接，第四列仿真单元90’依次电性连接，第五列仿真单元90’依次电性连接，第七列仿真单元90’依次电性连接。第一行奇数列、第二行奇数列、第三行奇数列及第三行第四列的仿真单元90’中均存有子像素40的开关薄膜晶体管参数、液晶电容参数及存储电容参数，且第一行奇数列、第二行奇数列、第三行奇数列及第三行第四列的仿真单元90’的电容值和电阻值的乘积均等于子像素40的电容值和电阻值的乘积，使得一行奇数列、第二行奇数列、第三行奇数列及第三行第四列的仿真单元90’作为像素仿真单元。第一行第二列、第一行六列的仿真单元90’的电容值和电阻值的乘积分别等于最靠近凹槽15的第二扫描线22的两个第二子扫描线222各自的电容值和电阻值的乘积。第二行第二列、第二行六列的仿真单元90’电容值和电阻值的乘积分别等于最远离凹槽15的第二扫描线22的两个第二子扫描线222各自的电容值和电阻值的乘积。第三行第二列、第三行六列的仿真单元90’的电容值和电阻值的乘积均等于第一扫描线22的电阻值和电容值乘积的二分之一。使第一行第四列的仿真单元90’的电容值和电阻值的乘积等于最靠近凹槽15的第二扫描线22的第一子扫描线221的电容值和电阻值的乘积。使第二行第四列的仿真单元90’的电容值和电阻值的乘积等于最远离凹槽15的第二扫描线22的第一子扫描线221的电容值和电阻值的乘积。
步骤s2’、向第一列、第三列、第四列、第五列、第七列仿真单元90’分别输入数据信号，向第一行、第二行及第三行仿真单元90’分别输入扫描信号，由于每一仿真单元90’均具有对应电容值和电阻值的乘积，第一列第一行、第七列第一行、第一列第二行、第七列第二行、第一列第三行、第七列第三行的仿真单元90’实际接收到的扫描信号存在差异，第一列第一行、第七列第一行、第一列第二行、第七列第二行、第一列第三行、第七列第三行的仿真单元90’分别根据各自接收到的扫描信号、数据信号以及各自存储的子像素30的开关薄膜晶体管参数、液晶电容参数及存储电容参数产生各自对应的最佳公共电压。定义第一列第一行仿真单元90’产生的最佳公共电压及第七列第一行的仿真单元90’产生的最佳公共电压的平均值为第六最佳公共电压，第一列第二行仿真单元90’产生的最佳公共电压及第七列第二行的仿真单元90’产生的最佳公共电压的平均值为第七最佳公共电压，第一列第三行仿真单元90’产生的最佳公共电压及第七列第三行的仿真单元90’产生的最佳公共电压的平均值为第八最佳公共电压。
步骤s3’、保持向第一列、第三列、第四列、第五列、第七列仿真单元90’分别输入数据信号并保持向第一行、第二行及第三行仿真单元90’分别输入扫描信号，增大第一行第四列的仿真单元90’及第二行第四列的仿真单元90’的电容值，使得第一行第四列的仿真单元90’及第二行第四列的仿真单元90’的电容值和电阻值的乘积增大，从而使第一行第四列的仿真单元90’及第二行第四列的仿真单元90’能够产生的容阻延迟均变大，使得第一列第一行、第七列第一行、第一列第二行、第七列第二行的仿真单元90’实际接收到的扫描信号发生变化，能够对第六最佳公共电压及第七最佳公共电压进行调整，直至使得第八最佳公共电压与调整后的第七最佳公共电压的差值、调整后的第七最佳公共电压与调整后的第六最佳公共电压的差值均小于或等于预设的标准差值(例如可以为2mv)，依据此时第一行第四列的仿真单元90’的电容值以及最靠近凹槽15的第二扫描线22的第一子扫描线221的电容值计算多条补偿走线32与最靠近凹槽15的第二扫描线22的第一子扫描线221重叠部分的第五最佳宽度l5，依据此时第二行第四列的仿真单元90’的电容值以及最远离凹槽15的第二扫描线22的第一子扫描线221的电容值计算多条补偿走线32与最远离凹槽15的第二扫描线22的第一子扫描线221重叠部分的第六最佳宽度l6。
步骤s4’、依据第五最佳宽度l5及第六最佳宽度l6设计补偿走线32的尺寸，使得补偿走线32具有宽度为第五最佳宽度l5及第六最佳宽度l6的区域，补偿走线32中宽度为第五最佳宽度l5的区域位于最靠近凹槽15的第二扫描线22的第一子扫描线221及对应的半导体块31之间，补偿走线32中宽度为第六最佳宽度l6的区域位于最远离凹槽15的第二扫描线22的第一子扫描线221及对应的半导体块31之间。
需要说明的是，本发明的液晶显示面板由于采用内凹设计，第一扫描线21与第二扫描线22的容阻负载存在差异，多条第一扫描线21之间的容阻负载也存在差异，通过在衬底10上设置与衬底10的凹槽15对应且位于外围区12内的电容补偿模块30，该电容补偿模块30包括多个半导体块31以及多条补偿走线32，每一行半导体块31对应位于一条第一子扫描线221的下方，每一补偿走线32对应位于一列半导体块31上方，并与多条第一子扫描线221均交叉，每一第一子扫描线221经过孔33与其对应的一行半导体块31连接，从而每一第一子扫描线221及对应的半导体块31与补偿走线32之间均形成电容，补偿第一扫描线21与第二扫描线22之间的容阻负载差异，同时，任意两条第一子扫描线221中，远离凹槽15的一条第一子扫描线221及对应的半导体块31与该第一子扫描线221下方的补偿走线32之间的电容小于靠近凹槽15的一条第一子扫描线221及对应的半导体块31与该第一子扫描线221下方的补偿走线32之间的电容，具体设置任意两条第一子扫描线221中，远离凹槽15的一条第一子扫描线221及对应的半导体块31与该第一子扫描线221下方的补偿走线32交叠的区域的宽度小于靠近凹槽15的一条子扫描线221第一子扫描线221及对应的半导体块31与该第一子扫描线221下方的补偿走线32交叠的区域的宽度，从而使得多条第二扫描线22之间的容阻负载差异值被降低，从而消除扫描线之间存在容阻负载延迟差异导致的亮度差异及分屏现象，提升液晶显示面板的显示效果。
综上所述，本发明的液晶显示面板采用内凹设计，在衬底上设置与衬底的凹槽对应且位于外围区内的电容补偿模块，该电容补偿模块包括多个半导体块以及多条补偿走线，每一行半导体块对应位于一条第一子扫描线的下方，每一补偿走线对应位于一列半导体块上方，并与多条第一子扫描线均交叉，每一第一子扫描线经过孔与其对应的一行半导体块连接，任意两条第一子扫描线中，远离凹槽的一条第一子扫描线及对应的半导体块与该第一子扫描线下方的补偿走线之间的电容小于靠近凹槽的一条第一子扫描线及对应的半导体块与该第一子扫描线下方的补偿走线之间的电容，从而对多条扫描线间的容阻负载差异进行补偿，提升显示效果。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。