本发明涉及液晶显示领域，尤其涉及一种静电防护电路、静电防护模块以及液晶显示装置。
背景技术
显示器面板在生产制造、运输使用等过程中，会因为各种各样的原因产生静电累积现象，当静电累积到一定程度会在面板上释放，如果没有任何防护措施的话静电释放会击伤显示面板，导致面板显示不良；而静电防护就是采用一些特殊的设计来规避静电释放带来的损伤，常用的面板静电防护方法有：1.通过回路设计分担电荷，避免电荷积累；2.设计静电释放点，使静电在非重要部位释放；3.外部回路设计，主要是防止外部静电引入和进行内部静电疏导。
目前面板设计中常用3种用于显示面板的静电防护设计，如图1所示现有技术静电分享电路示意图，将晶体管m1a和晶体管m1b进行栅极g和源极s连接形成二极管，利用两颗晶体管元件进行静电释放，该设计抗静电击穿电压低且回路漏电流高。图2为现有技术浮栅型静电防护电路示意图，是将晶体管m1a的栅极进行悬空，利用寄生电容耦合感应栅极电压进行电荷分享，称之为浮栅型，但该设计在栅极容易产生电荷残留且电荷释放稳定性差。图3为现有技术尖端型静电释放电路示意图，是利用尖端放电的原理释放静电，但是该设计在静电释放后一般会击伤金属和绝缘层，只能进行一次静电防护。
技术实现要素：
为解决上述技术问题，本发明提供一种静电防护电路、静电防护模块以及液晶显示装置，通过多元件串接方式增强静电防护电路的防护能力。
本发明提供的技术方案如下：
本发明公开了一种静电防护电路，包括n个晶体管，n为大于1的整数；n个晶体管依序连接设置在第一电极线和第二电极线之间；第n(1<n<n)晶体管的源级连接第n-1晶体管的栅极，第n个晶体管的栅极连接第n-1晶体管的漏极，第n个晶体管的漏极连接第n+1晶体管的栅极；位于首级的晶体管的源级和栅极连接第一电极线；位于尾极的晶体管的漏极和栅极连接第二电极线；当第一电极线累积静电电荷时，第一电极线上的静电电荷从首级晶体管至尾级晶体管的路径释放至第二电极线；当第二电极线累积静电电荷时，第二电极线上的静电电荷从尾级晶体管至首级晶体管的路径释放至第一电极线。
进一步地，所述晶体管的沟道中间无金属。
进一步地，所述晶体管的沟道的一端为源极，所述晶体管的沟道的另一端为漏极，所述源极和漏极之间具有覆盖位于源极和漏极之间沟道的保护绝缘层
进一步地，所述晶体管的沟道长度大于显示区像素晶体管沟道长度。
进一步地，所述晶体管为底栅结构。
进一步地，所述晶体管为5个。
本发明公开了一种静电防护模块，包括多个所述静电防护电路串联而成。
本发明公开了一种液晶显示装置，包括周边区域和显示区域，周边区域设有所述静电防护模块，所述静电防护模块由多个静电防护电路串联形成。
进一步地，每个静电防护电路包括n个晶体管；所述显示区域内设有多个像素晶体管，其中，静电防护电路的每个晶体管的沟道的长度大于每个像素晶体管的沟道的长度。
进一步地，静电防护电路的每个晶体管的沟道的长度是每个像素晶体管的沟道的长度的两倍以上。
与现有技术相比，本发明通过多个晶体管串接的方式增强静电防护电路的防护能力，有效降低回路的热效应，防止回路器件产生热击穿，并通过长沟道设计增加单颗晶体管的阻抗，提高静电防护回路的抗静电击穿能力。
附图说明
下面将以明确易懂的方式，结合附图说明优选实施方式，对本发明予以进一步说明。
图1为现有技术静电分享电路示意图；
图2为现有技术浮栅型静电防护电路示意图；
图3为现有技术尖端型静电释放电路示意图；
图4为本发明一种静电防护电路的电路示意图；
图5所示为本发明一种静电防护电路晶体管的沟道剖面示意图；
图6为本发明液晶显示装置中静电防护电路示意图。
附图标号说明：
m1、第一晶体管，m2、第二晶体管，m3、第三晶体管，m4、第四晶体管，m5、第五晶体管，c1、第一电极线，c2、第二电极线。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
本发明公开了一种静电防护电路，包括n个晶体管，n为大于1的整数；n个晶体管依序连接设置在第一电极线c1和第二电极线c2之间；第n(1<n<n)晶体管的源极s连接第n-1晶体管的栅极g，第n个晶体管的栅极g连接第n-1晶体管的漏极d；位于首级的晶体管的源极s和栅极g连接第一电极线c1；位于尾极的晶体管的漏极d和栅极g连接第二电极线c2；当第一电极线c1累积静电电荷时，第一电极线c1上的静电电荷从首级晶体管至尾级晶体管的路径释放至第二电极线c2；当第二电极线c2累积静电电荷时，第二电极线c2上的静电电荷从尾级晶体管至首级晶体管的路径释放至第一电极线c1。
具体的，n的个数按照实际电路需要取值，不作具体限定。本发明中优选使用n＝5即五颗晶体管串联来形成静电防护电路，分别连接于第一电极线c1和第二电极线c2之间，用于释放第一电极线c1或第二电极线c2上累积的电荷。
需要说明的是本发明中所述第一电极线c1和第二电极线c2并不作具体限定，任何累积有静电电荷需要释放的两条线路均可以为第一电极线c1和第二电极线c2。
图4为本发明一种静电防护电路的电路示意图，如图4所示，本实施例中以n＝5为例，静电防护电路包括依序串联的第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4以及第五晶体管m5，第一晶体管m1的栅极g和源极s连接第一电极线c1，第一晶体管m1的漏极d连接第二晶体管m2的栅极g；第二晶体管m2的源极s与第一晶体管m1的栅极g连接并连接第一电极线c1，第二晶体管m2的栅极g与第一晶体管m1的漏极d以及第三晶体管m3的源极s相连，第二晶体管m2的漏极d连接第三晶体管m3的栅极g，第三晶体管m3的漏极d与第四晶体管m4的栅极g相连；第四晶体管m4的源极s与第二晶体管m2的漏极d以及第三晶体管m3的栅极g相连，第四晶体管m4的漏极d与第五晶体管m5的栅极g相连；第五晶体管m5的源极s与第三晶体管m3的漏极d以及第四晶体管m4的栅极g相连，第五晶体管m5的漏极d与第四晶体管m4的漏极d相连并连接至第二电极线c2。
当第一电极线c1上累积电荷时，电位会发生变化也就是源极s和栅极g的电位升高，这样就可以打开第一晶体管m1，然后电荷释放至第二晶体管m2的栅极g，同理，此时第二晶体管的栅极g和源极s电位升高，这样就可以打开第二晶体管m2，以此类推，依次打开m1/m2/m3/m4/m5，电荷通过五个晶体管释放至第二电极线c2。
当第二电极线c2上累积电荷时，电位会发生变化，就是漏极d和栅极g的电位升高，这样就可以打开第五晶体管m5，然后电荷释放至第四晶体管m4的栅极g，同理，此时第四晶体管的栅极g和漏极d电位升高，这样就可以打开第四晶体管m4，以此类推，依次打开m5/m4/m3/m2/m1，电荷通过五个晶体管释放至第二电极线c2。
通过五颗晶体管串联形成静电防护电路，累积的电荷依次流过
m1/m2/m3/m4/m5(反向时m5/m4/m3/m2/m1)，相比于现有技术，由于晶体管数量增加，回路的电阻也相应增加，相同电压下流经回路的电流会降低，由此有效降低了回路的热效应，以防止回路器件产生热击穿，增强了电路的抗静电能力。
对上述实施例进行改进，本发明中所述晶体管的沟道中间无金属，即所述晶体管的沟道的一端为源极，所述晶体管的沟道的另一端为漏极，所述源极和漏极之间具有覆盖位于源极和漏极之间沟道的保护绝缘层，在设计上仅有源极和漏极的金属，较长的背沟道覆盖仅有保护绝缘层(图未示)，不包含其他金属图案设计。
图5所示是本发明一种静电防护电路的晶体管沟道的剖面示意图，如图5所示，静电防护电路的背沟道刻蚀型的晶体管，其沟道长度l＝20um(取值仅用于举例示范，不作限定)，通过增加晶体管沟道长度以增加单颗晶体管的阻抗，从而提高静电防护回路的抗静电击穿能力。
本发明公开了一种液晶显示装置的静电防护模块，包括多个所述静电防护电路串联而成。
本发明还公开一种液晶显示装置，包括多个上述静电防护电路组成的静电防护模块。图6为本发明液晶显示装置中静电防护电路示意图，如图6所示，一种液晶显示装置包括周边区域和显示区域，周边区域设有包括信号驱动电路、栅极驱动电路以及多个静电防护电路形成静电防护模块，所述静电防护模块由多个静电防护电路串联形成，每个静电防护电路包括n个晶体管，该静电防护模块与液晶显示装置的面板内部的线路相连；显示区域内设有多个像素晶体管，其中，静电防护电路的每个晶体管的沟道的长度大于每个像素晶体管的沟道的长度，例如像素晶体管的沟道的长度等于6um，则静电防护电路的晶体管的沟道的长度可设置等于20um，静电防护电路的晶体管为无顶栅结构的晶体管，即静电防护电路的晶体管为底栅结构。
现有技术中在显示面板上，像素驱动晶体管的沟道长度小于10um，但本发明的静电防护回路中晶体管的沟道长度设计比现有技术的沟道长度要大。
本发明中静电防护电路应用于液晶显示装置中，一部分静电防护电路用于释放数据信号线与公共电极线之间的静电电荷，因此第一电极线c1为数据信号线，第二电极线c2为公共电极线，而另一部分静电防护电路用于释放栅极信号线与公共电极线之间的静电电荷，因此第一电极线c1指栅极信号线，第二电极线c2指公共电极线。
应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。