光学邻近校正方法和使用其制造光刻掩模的方法与流程

本发明构思涉及光学邻近校正方法和/或使用其制造极紫外(euv)掩模的方法，更具体地，涉及表现出改善的可靠性的光学邻近校正(opc)方法和/或使用其制造光刻掩模的方法。

背景技术：

半导体芯片的制造工艺当中的光刻工艺是通过将光照射到涂覆在衬底上的光敏层上来形成电路图案的技术。最近，由于半导体制造工艺中更精细尺寸特征的趋势，使用深紫外(duv)光线、euv光线或电子束的曝光方法引起了关注。由于图案具有更精细的尺寸，因此在曝光工艺中由于相邻图案之间的影响而发生光学邻近效应(ope)。为了解决这种ope，正在进行对光学邻近校正(opc)的研究。

技术实现要素：

本发明构思的一些示例实施方式提供了展现出改进的可靠性的光学邻近校正(opc)方法和/或通过使用该opc方法制造光刻掩模的方法。

本发明构思不限于以上阐述的方面，并且本领域技术人员从以下描述将清楚地理解本发明构思的其他方面。

根据本发明构思的一示例实施方式，一种光学邻近校正(opc)方法可以包括：提供包括导电图案的设计布局；确定导电图案当中的线端空隙(lev)风险图案，lev风险图案均具有遭受因lev而导致的不良接触的风险；设置标记，该标记包括lev风险图案的部分和邻近于lev风险图案的导电图案部分；对lev风险图案执行考虑lev的opc(lev-awareopc)；以及计算每个标记的至少一个成本函数。考虑lev的opc可以将桥接目标图案作为目标形状，并且桥接目标图案可以由桥接目标确定，其中桥接目标是导电图案之间的最小距离。

根据本发明构思的示例实施方式，一种光学邻近校正(opc)方法可以包括：提供包括导电图案的设计布局；确定导电图案当中的线端空隙(lev)风险图案，lev风险图案均具有遭受由于lev而导致的不良接触的风险；设置标记，该标记包括lev风险图案的部分和邻近于lev风险图案的导电图案的部分；对标记中包括的第一图案执行第一opc并对标记外的第二图案执行第二opc，第二opc与第一opc不同，并且第一opc和第二opc中的每个被执行多次；以及计算每个标记的成本函数。该确定可以包括基于评分函数比较每个导电图案中发生不良接触的风险，并且评分函数可以与每个导电图案的宽度成反比。

根据本发明构思的一示例实施方式，一种制造光刻掩模的方法可以包括：提供包括导电图案的设计布局；在设计布局上执行光学邻近校正(opc)；以及根据执行的结果制造光刻掩模。该执行可以包括确定导电图案当中的线端空隙(lev)风险图案，lev风险图案均具有遭受由于lev而导致的不良接触的风险；设置标记，该标记包括lev风险图案的部分和邻近于lev风险图案的导电图案的部分；对标记内的图案执行第一opc并对标记外的图案执行第二opc，第二opc与第一opc不同；以及通过使用考虑lev的opc最佳轮廓和工艺窗口条件(pwc)轮廓计算每个标记的多个成本函数中的每个成本函数，考虑lev的opc最佳轮廓是根据对于已经通过第一opc修改的每个lev风险图案的最佳条件的第一轮廓，pwc轮廓是根据对于已经通过第一opc修改的每个lev风险图案的pwc的第二轮廓。

附图说明

通过以下结合附图的详细描述，将更清楚地理解本发明构思的一些示例实施方式，其中：

图1是示出比较示例的光学邻近校正(opc)方法和通过使用opc方法制造半导体器件的方法两者的问题的布局图；

图2是示出根据一些示例实施方式的opc方法的流程图；

图3是示出根据一些示例实施方式的opc方法的布局图；

图4是通过放大图3的布局图的部分“mrk”而示出的局部布局图；

图5是示出根据一些示例实施方式的opc方法的概念图；

图6是示出根据一些示例实施方式的opc方法的曲线图；

图7和图8是分别示出根据一些示例实施方式的opc方法的流程图；以及

图9是示出根据一些示例实施方式的制造半导体器件的方法的工艺的流程图。

具体实施方式

在下文中，将参考附图详细描述本发明构思的一些示例实施方式。在整个说明书中，相同的部件将由相同的附图标记表示，并且将省略其重复描述。

将理解，尽管这里可以使用术语第一、第二、第三等来描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应受这些术语限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。因此，在不脱离示例实施方式的教导的情况下，下面讨论的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分。

图1是示出比较示例的光学邻近校正(opc)方法和通过使用opc方法制造半导体器件的方法两者的问题的布局图。

参考图1，半导体芯片可以包括电路图案。电路图案可以包括多个布线层和在布线层之间形成连接的通路(via)。根据一些示例实施方式，每个布线层可以包括导电图案110和绝缘层120。

根据一些示例实施方式，导电图案110可以形成用于半导体芯片的操作的电路径。根据一些示例实施方式，导电图案110可以连接到其下面的下层的通路和随后形成的后续层(或者在其上面的上层)的通路。这里，在用于形成具有线形状的导电图案110的蚀刻工艺中，由于光学邻近效应等，可能在导电图案110的端部中发生歪斜。

为了解决在上面阐述的问题，可以通过将线端蚀刻偏斜偏置应用于根据设计规则设计的布局，然后执行opc来确定最终目标布局，其中在所设计的布局中包括的导电图案的形状被修改为使得实际实现的电路图案接近最终目标布局。可以重复执行opc，并且随着进一步重复opc，通过使用修改的导电图案在晶片上形成的实际图案可以越来越接近初始设计。

这里，具有线形的导电图案110的端部可以具有朝向其末端变窄的形状。这种线图案的形状可能导致线端空隙(lev)缺陷110v，由于该缺陷110v，金属不能适当地填充导电图案110的端部附近的区域。导电图案110可以连接到导电通路以连接到其下的下层的导电图案或其后形成的后续层的导电图案，并且当导电通路邻近导电图案110的端部形成时，可能由于lev缺陷110v引起的电断开而产生半导体芯片的故障。

图2是示出根据一些示例实施方式的opc方法的流程图。

图3是示出根据一些示例实施方式的opc方法的布局图。

图4是通过放大图3的布局图的部分‘mrk’而示出的局部布局图。

参考图2和图3，在操作p110中，可以提供设计布局。设计布局可以包括用于实现半导体芯片的各种几何图案。设计布局可以在彼此垂直交叉的第一和第二方向(或替代地，水平和垂直方向，或笛卡尔坐标系中的x和y方向)上延伸。设计布局可以包括线形的导电图案110，其具有期望的(或替代地，预定的)宽度并且在第一方向(x方向)或第二方向(y方向)上延伸。根据一些示例实施方式，可以根据期望的(或替代地，预定的)设计规则来设计导电图案110。

设计布局可以包括用于实现半导体芯片的各种部件的金属图案、氧化物图案、半导体图案等。所述部件可以包括例如有源区、栅电极、金属线、用于提供层间连接的通路、以及接合焊盘。所述部件可以形成在半导体衬底上或在沉积于半导体衬底上的各种材料层上。设计布局可以被存储为具有关于几何图案的信息的一个或更多个数据文件。例如，设计布局可以以计算机可读的任何适当格式被存储，诸如图形数据系统ii(gdsii)数据格式、caltech中介格式(cif)数据格式、开放艺术品系统交换标准(oasis)数据格式等。

根据一些示例实施方式，导电图案110可以连接到上导电通路130u和下导电通路130l。根据一些示例实施方式，为了实现半导体芯片，设计布局可以包括多个布局，每个布局包括绝缘层120和导电图案110，并且上导电通路130u和下导电通路130l提供上方的导电图案110与下方的导电图案110之间的层间连接。

在图3中由虚线标记的通路可以是下导电通路130l，其将布局中包括的导电图案110连接到在以上阐述的布局下面的布局中包括的导电图案110。在图3中由实线标记的通路可以是上导电通路130u，其将布局中包括的导电图案110连接到在以上阐述的布局之后形成的布局中包括的导电图案或连接到在位于以上阐述的布局之上的布局中包括的导电图案。

根据一些示例实施方式，导电图案110以及上导电通路130u和下导电通路130l中的每一个可以包括导电材料。根据一些示例实施方式，导电图案110以及上导电通路130u和下导电通路130l中的每一个可以包括掺杂的半导体材料或金属材料。根据一些示例实施方式，导电图案110以及上导电通路130u和下导电通路130l中的每一个可以包括从由铜(cu)、铝(al)、镍(ni)、银(ag)、金(au)、铂(pt)、锡(sn)、铅(pb)、钛(ti)、铬(cr)、钯(pd)、铟(in)、锌(zn)、碳(c)和石墨烯组成的组选择的至少一种或包括其合金等。

接下来，在操作p120中，可以选择lev风险图案110r。这里，lev风险图案110r指的是具有在导电图案110当中产生lev缺陷的风险(例如，相对于参考值的相对高风险)的图案。将参考图5和图6描述产生lev缺陷的风险的比较。

图5是示出根据一些示例实施方式的opc方法的概念图，图6是示出根据一些示例实施方式的opc方法的曲线图。

参考图5，示出了具有线形状的导电图案110的端部的布局图和截面图两者。

参考图5，导电图案110可以具有线形状。如上所述，在晶片上实现的导电图案110的端部可以具有朝向其末端变窄的形状。

导电衬垫可以进一步布置在导电图案110和绝缘层120之间以及导电图案110和下导电通路130l之间，而不限于此。另外，绝缘衬垫125可以布置在相邻的绝缘层120之间。

为方便起见，在导电图案110的延伸方向上从下导电通路130l到邻近于下导电通路130l的导电图案110的端点的长度被称为通路端长度vel。换句话说，在导电图案110的延伸方向上在导电图案110的末端与接触导电图案110的下导电通路130l之间的距离被称为通路端长度vel。另外，导电图案110在与导电图案110纵长延伸的方向垂直的方向上的宽度被称为图案宽度pw。根据一些示例实施方式，可以通过使用通路端长度vel和图案宽度pw来评估由于lev的产生而导致的半导体芯片故障的风险。

尽管，关于图5，基于邻近于下导电通路130l的导电图案110的端部描述了由于lev导致的半导体芯片故障的风险，但是其描述可以基于上导电通路130u(见图3)和邻近于上导电通路130u的导电图案110被类似地进行。

根据一些示例实施方式，可以通过使用通路端长度vel和图案宽度pw来确定用于评估由于lev的产生而导致的半导体芯片故障的风险的评分函数，如数学方程式1所示。

[数学方程式1]

其中a和b中的每一个是比例系数并且可以具有长度的尺寸，而不限于此。评分函数用于使用相对数值进行比较并具有归一化值。

参考图6，示出了关于根据数学方程式1的通路端长度vel和图案宽度pw的评分函数的值的多个轮廓线。

根据一些示例实施方式，随着通路端长度vel和图案宽度pw增加，由于lev而引起的故障产生的风险可能降低，并且随着通路端长度vel和图案宽度pw减小，由于lev而引起的故障产生的风险可能增大。s1至s4表示通过通路端长度vel的值的组和图案宽度pw的值的组之间的连接而获得的轮廓线，其产生评分函数的相等值，并且可以是分别对应于按照所述顺序越来越大的评分函数值的轮廓线。例如，s1、s2、s3和s4可分别对应于约20、约40、约60和约80，而不限于此。对于每个设计布局，可以根据关于故障产生的在线(on-line)和离线数据确定评分函数的阈值，并且具有比该阈值更大的评分函数值的图案可以被归类为lev风险图案。

再次参考图2和图3，在操作p120中确定lev风险图案可以包括从关于对在晶片上实现的布局的故障检查的已有在线/离线数据确定lev风险图案110r。

根据一些示例实施方式，在操作p120中确定lev风险图案110r可以包括基于根据评分函数或已有的在线/离线数据确定的lev风险图案110r来执行全芯片匹配。全芯片匹配可以包括找到与设计布局中包括的导电图案110当中的lev风险图案110r相同或基本相似的导电图案110。根据一些示例实施方式，与lev风险图案110r相同或基本相似的导电图案110意指该导电图案110具有与lev风险图案110r的形状相同或基本相似的形状，并且具有与lev风险图案110r关于上导电通路130u或下导电通路130l的相对位置相同或基本相似的相对位置。

接下来，在操作p130中，可以定义包括所确定的lev风险图案110r的标记mrk。根据一些示例实施方式，标记mrk可以是经历了与执行opc时应用于设计布局的相邻不同部分的opc不同的opc的区域。根据一些示例实施方式，标记mrk可以是经历了下面描述的考虑lev(lev-aware)的opc的区域。根据一些示例实施方式，标记mrk的中心均可以位于其中lev风险图案110r接触下导电通路130l或上导电通路130u的区域附近，而不限于此。根据一些示例实施方式，标记mrk可以是具有正方形形状的区域。根据一些示例实施方式，标记mrk可以是正方形区域，其中一边长度的一半是在opc中设置为引起图案之间的相互作用的最大距离，而不限于此。例如，标记mrk可以具有任何适当的形状，诸如圆形、椭圆形、矩形等。

接下来，在操作p140中，可以对lev风险图案110r执行考虑lev的opc。根据一些示例实施方式，当执行考虑lev的opc时，根据现有技术的opc可以与考虑lev的opc一起执行。根据一些示例实施方式，可以在标记mrk外部的区域上执行根据现有技术的opc。

根据一些示例实施方式，考虑lev的opc可以与根据现有技术的opc不同。将参考图4描述考虑lev的opc。

图4是通过放大图3的标记mrk而示出的图。参考图4，示出了导电图案110和lev风险图案110r中的每一个的设计形状、目标图案形状和轮廓形状。例如，通过使用虚线单点划线和虚线双点划线示出根据条件(例如，最佳条件或工艺窗口条件)的目标，通过使用虚线示出通过模拟获得的轮廓。

如在这里使用的，术语“最佳条件”指的是用于形成特定布局的最佳剂量和聚焦条件。对于要形成的每个器件和要实现的每个图案，最佳条件可以变化。

工艺窗口条件(pwc)可以包括从最佳条件散焦达与设定数值一样多的聚焦条件和/或从最佳条件改变达与设定数值一样多的剂量条件。根据一些示例实施方式，pwc可以包括多个聚焦和剂量条件，而不限于此。例如，pwc可以包括一个聚焦和剂量条件或连续的聚焦和剂量条件。

桥接目标图案brtp被示为虚线双点划线，并且可以根据第一和第二桥接目标brtx和brty确定。第一和第二桥接目标brtx和brty可以根据关于与要经历考虑lev的opc的布局相同或基本相似的布局的工艺数据来确定。然而，本发明构思不限于此。在一些示例实施方式中，第一和第二桥接目标brtx和brty可以根据关于要经历考虑lev的opc的布局的模拟数据确定。第一桥接目标brtx和第二桥接目标brty中的每一个可以是不允许可能导致相邻导电图案110之间、lev风险图案110r和与其相邻的导电图案110之间、或者相邻的lev风险图案110r之间的不期望的短路的桥接的最小距离。第一和第二桥接目标brtx和brty可以分别是第一方向(x方向)和第二方向(y方向)上的桥接目标，并且可以具有彼此不同的值。

桥接目标图案brtp可以是满足第一和第二桥接目标brtx和brty的最大尺寸图案。也就是说，当每个导电图案110或lev风险图案110r大于桥接目标图案brtp时，由于相邻图案之间的小距离，可能发生桥接。

外壳目标图案enctp被显示为虚线单点划线，并且可以是由第一和第二外壳目标enctx和encty以及lev风险图案110r或由考虑lev的opc修改的lev风险图案110r确定的目标形状。换句话说，考虑lev的opc可以将外壳目标图案enctp作为目标形状，外壳目标图案由第一外壳目标enctx和第二外壳目标encty确定。如在这里使用的，术语‘外壳(enclosure)’指的是沿第一或第二方向(x或y方向)从与lev风险图案110r的端部相邻的上导电通路130u或下导电通路130l到导电图案110中的lev风险图案110r的端点的距离。

根据一些示例实施方式，第一和第二外壳目标enctx和encty可以根据关于与要经历考虑lev的opc的布局相同或基本相似的布局的工艺数据确定。然而，本发明构思不限于此，可以根据关于要经历考虑lev的opc的布局的模拟数据来确定第一和第二外壳目标enctx和encty。第一和第二外壳目标enctx和encty可以分别是在第一方向(x方向)和第二方向(y方向)上的外壳目标，并且可以具有彼此不同的值。

根据一些示例实施方式，外壳目标图案enctp可以是分别在第一和第二方向(x和y方向)上满足第一和第二外壳目标enctx和encty的最小尺寸图案。也就是说，从外壳目标图案enctp的外边界到下导电通路130l的第一方向(x方向)距离之和可以是第一外壳目标enctx，从外壳目标图案enctp的外边界到下导电通路130l的第二方向(y方向)距离之和可以是第二外壳目标encty。

通过opc和考虑lev的opc对导电图案110和lev风险图案110r的修改可以被迭代(iterate)多次。根据一些示例实施方式，考虑lev的opc可以是使用第一和第二桥接目标brtx和brty以及第一和第二外壳目标enctx和encty的opc。根据一些示例实施方式，考虑lev的opc可以是通过将第一和第二外壳目标enctx和encty作为目标来确保下导电通路130l与线端之间的余量并通过将第一和第二桥接目标brtx和brty作为目标来确保相邻图案之间的桥接余量的opc。

根据一些示例实施方式，可以在标记mrk外部的导电图案110和lev风险图案110r两者上执行根据现有技术的opc。

参考图2和图4，在操作p150中，可以计算成本函数。根据一些示例实施方式，成本函数的计算可以包括计算lev风险图案110r-pwc轮廓距离、pwc目标外壳和最佳轮廓外壳中的每一个。

pwc轮廓pcc被示出为长虚线，并且在通过光刻工艺在pwc下在晶片上实现由考虑lev的opc修改的lev风险图案110r时通过模拟形状来获得。当pwc包括多个条件或包括连续条件时，pwc轮廓pcc可以通过使用允许在所述多个条件或连续条件中获得最大轮廓的pwc来确定。当lev风险图案110r被划分为多个部分图案时，pwc轮廓pcc可以通过将不同的pwc应用于lev风险图案110r的每个划分的部分图案来确定，而不限于此。将导电图案110和lev风险图案110r中的每一个划分为部分图案可以通过现有技术中已知的任何划分方法来执行(例如，包括划分拐角区域中的图案并且将大于期望的(或者替代地，预定的)长度的图案划分为相等部分的方法)。

在执行光刻工艺的同时，由于像差或相邻图案之间的干扰(例如，闪光)引起的效应，可能在与最佳条件不同的曝光条件下局部地执行曝光。由于这种局部容限(tolerance)，具有比通过使用最佳条件模拟的结果大的线宽的图案可以被转印到晶片上。根据一些示例实施方式，pwc轮廓pcc可以基于通过使用pwc计算的最大图案来确定，从而减轻或防止由考虑lev的opc修改的lev风险图案110r以及导电图案110两者中的桥接的产生。

根据一些示例实施方式，可以根据pwc轮廓pcc确定pwc轮廓距离。在图4中，pwc轮廓距离可以是lev风险图案110r的pwc轮廓pcc和与lev风险图案110r邻近的导电图案110的pwc轮廓pcc之间的距离之和。例如，pwc轮廓距离可以是第一和第二pwc轮廓距离pcdx和pcdy之和。

这里，第一pwc轮廓距离pcdx每个指的是lev风险图案110r的pwc轮廓pcc和在第一方向(x方向)上与lev风险图案110r间隔开的导电图案110的pwc轮廓pcc之间的第一方向(x方向)距离。另外，第二pwc轮廓距离pcdy每个指的是lev风险图案110r的pwc轮廓pcc和在第二方向(y方向)上与lev风险图案110r间隔开的导电图案110的pwc轮廓pcc之间的第二方向(y方向)距离。这里，由于在图案之间产生桥接的风险相对较低，因此在计算pwc目标时可以排除大于期望的(或替代地，预定的)数值的第一和第二pwc目标距离ptdx和ptdy(未示出)。

在图4中，因为pwc轮廓pcc的第二方向(y方向)端部具有带倒圆角的形状，所以第二pwc目标距离ptdy可以被选择为导电图案110的pwc轮廓pcc与lev风险图案110r的pwc轮廓pcc之间的第二方向(y方向)距离中的最小距离。

因此，pwc轮廓距离pcd可以由数学方程式2确定。

[数学方程式2]

pcd＝∑pcdx+∑pcdy

考虑lev的opc最佳轮廓laobc被示出为短虚线，并且在通过光刻工艺在最佳(或者替代地，最优)条件下在晶片上实现由考虑lev的opc修改的lev风险图案110r时通过模拟形状而获得。

根据一些示例实施方式，可以根据考虑lev的opc最佳轮廓laobc确定最佳轮廓外壳。根据一些示例实施方式，最佳轮廓外壳可以是标记mrk中接触lev风险图案110r的下导电通路130l的边缘与考虑lev的opc最佳轮廓laobc之间的距离之和。例如，最佳轮廓外壳可以是第一和第二最佳轮廓外壳bcex和bcey之和。

这里，第一最佳轮廓外壳bcex指的是接触lev风险图案110r的下导电通路130l与考虑lev的opc最佳轮廓laobc之间的第一方向(x方向)距离。第二最佳轮廓外壳bcey指的是接触lev风险图案110r的下导电通路130l与考虑lev的opc最佳轮廓laobc之间的第二方向(y方向)距离。

最佳轮廓外壳bce可以由数学方程式3确定。

[数学方程式3]

bce＝∑bcex+∑bcey

另外，桥接目标距离btd和外壳目标距离etd可以由数学方程式4确定。

[数学方程式4]

btd＝σbrtx+∑brty

etd＝∑enctx+∑encty

其中brtx和brty分别代表以上描述的第一和第二桥接目标brtx和brty，enctx和encty分别代表以上描述的第一和第二pwc目标外壳enctx和encty。

根据一些示例实施方式，opc的第i次迭代的成本函数，也就是，ci，可以通过数学方程式5计算。这里，i表示执行opc的次数并且是等于或大于0的序数，i＝0意指尚未执行opc。

[数学方程式5]

在一些示例实施方式中，第i个成本函数，也就是，ci，可以通过数学方程式6计算。

[数学方程式6]

在数学方程式5和6中，f是用于指示标记中的部分图案的序数。根据一些示例实施方式，可以针对每个标记mrk单独计算成本函数。如上所述，lev风险图案110r可以在opc期间被划分为部分图案，并且lev风险图案110r的每个部分图案可以根据考虑lev的opc被不同地修改。因此，对应于每个标记mrk的成本函数，也就是，ci，被定义为与pwc轮廓距离pcd和每个部分图案的桥接目标距离btd之差成比例，并且与最佳轮廓外壳bce和每个部分图案的外壳目标距离etd之差成比例。

接下来，在操作p160中，可以将第i次迭代的成本函数与第i-1次迭代的成本函数进行比较。根据一些示例实施方式，可以针对每个标记mrk单独地执行成本函数之间的比较。

当第i次迭代的成本函数从第i-1次迭代的成本函数减小时(“是”)，返回到操作p140，与其对应的标记mrk可以经历考虑lev的opc的迭代。

当第i次迭代的成本函数从第i-1次迭代的成本函数增加时(“否”)，与其对应的标记mrk可以取第i-1次考虑lev的opc的结果作为最终结果。因此，考虑lev的opc可以仅针对其中成本函数降低的一些标记mrk进行迭代。在这种情况下，当opc的迭代继续时，相应的标记mrk可以保持作为第i-1个考虑lev的opc的结果而获得的形状。

参考数学方程式5和6，随着最佳轮廓外壳bce和外壳目标距离etd之差减小，成本函数的值增加。如上所述，因为桥接目标距离btd是不允许产生桥接故障的参考值，所以只要不产生桥接，最终的opc结果可以确保外壳最大，从而降低由于lev导致的不良接触的风险。可以基于一个或更多个参考电特性来定义导电元件(或图案)之间的“不良接触”条件。

图7是示出根据一些示例实施方式的opc方法的流程图。

为方便起见，将省略参考图2给出的重复描述，并且将主要描述不同点。

参考图7，在操作p160中，可以将第i个考虑lev的opc之前和之后的标记mrk的成本函数彼此进行比较。

当在操作p160中成本函数的值减小时，可以在操作p170中应用第i个考虑lev的opc的结果，并且当在操作p160中成本函数的值增加时，可以在操作p180中保持第i-1个考虑lev的opc的结果而不反映第i个考虑lev的opc的结果。

与参考图2的描述不同，在操作p170或p180之后的操作p190中，可以检查opc是否是最后的opc。可以在执行opc之前设置opc的迭代次数，并且可以在完成opc的设定迭代次数时终止opc。因为可以在opc的设定迭代次数完成之前根据成本函数的值的变化终止考虑lev的opc，所以对于一些标记mrk的考虑lev的opc的迭代次数可以小于整个opc的迭代次数。

图8是示出根据一些示例实施方式的opc方法的流程图。

为方便起见，将省略参考图2给出的重复描述，并且将主要描述不同点。

参考图8，图8的操作p210至p240可以分别与参考图2描述的操作p110至p140相同或基本相似。

接下来，在操作p250中，可以计算第一和第二成本函数。

根据一些示例实施方式，根据第i次opc迭代的结果，第一和第二成本函数，也就是，c1i和c2i，可以通过数学方程式7计算。

[数学方程式7]

因此，第一成本函数可以与桥接目标图案brtp(其与桥接目标距离btd相关联)和pwc轮廓pcc(其与pwc轮廓距离pcd相关联)之差成比例，第二成本函数可以与外壳目标图案enctp(其与外壳目标距离etd相关联)和已经被修改的考虑lev的opc最佳轮廓laobc(其与最佳轮廓外壳bce相关联)之差成比例。

在一些示例实施方式中，可以通过数学方程式8来计算根据第i次opc迭代结果的第一和第二成本函数c1i和c2i。

[数学方程式8]

接下来，在操作p260中，可以将根据第i次opc迭代的结果的第一成本函数的值与根据第i-1次opc迭代的结果的第一成本函数的值进行比较。根据一些示例实施方式，当根据第i次opc迭代的结果的第一成本函数的值从根据第i-1次opc迭代的结果的第一成本函数的值减小时(“是”)，可以在操作p270中执行第二成本函数的比较。另一方面，当根据第i次opc迭代的结果的第一成本函数的值从根据第i-1次opc迭代的结果的第一成本函数的值增加时(“否”)，可以终止考虑lev的opc的迭代。

参考图4，第一成本函数与桥接目标图案brtp和pwc轮廓pcc之间的差(例如，pwc轮廓距离和pwc目标距离之间的差)成比例。例如，在执行考虑lev的opc之前，pwc轮廓距离可能大于pwc目标距离。由于重复执行考虑lev的opc，因为pwc轮廓pcc更接近桥接目标图案brtp，所以pwc轮廓距离和pwc目标距离之间的差减小，因此第一成本函数的值也减小。这里，通过考虑lev的opc迭代而引起的第一成本函数的值增加意味着pwc轮廓pcc大于桥接目标图案brtp。桥接目标图案brtp是用于减轻或防止桥接故障的目标形状，并且pwc轮廓pcc大于桥接目标图案brtp可能意味着产生桥接故障的风险高。

因此，当第一成本函数通过特定的考虑lev的opc增加时，可以终止考虑lev的opc。这里，可以针对每个标记mrk单独地执行第一成本函数的比较。例如，当对于多个标记mrk中的一些标记mrk，通过考虑lev的opc增加第一成本函数的值时，仅对于第一成本函数的值增加的标记mrk的考虑lev的opc可以被终止。

接下来，在操作p270中，可以将根据第i次opc迭代的结果的第二成本函数的值与根据第i-1次opc迭代的结果的第二成本函数的值进行比较。根据一些示例实施方式，当根据第i次opc迭代的结果的第二成本函数的值从根据第i-1次opc迭代的结果的第二成本函数的值减小时(“是”)，返回到操作p240，考虑lev的opc可以被迭代。另一方面，当根据第i次opc迭代的结果的第二成本函数的值从根据第i-1次opc迭代的结果的第二成本函数的值增加时(“否”)，可以终止针对对应标记mrk的考虑lev的opc的迭代。

如上所述，使第二成本函数最小化意味着确保外壳最大。因此，可以降低由lev引起的不良接触的风险。在一些情况下，在操作p270中，可以将根据第i个考虑lev的opc的第一成本函数和第二成本函数之和与根据第i-1个考虑lev的opc的第一成本函数和第二成本函数之和进行比较。

图9是示出根据一些示例实施方式的制造半导体器件的方法的工艺的流程图。

参考图9，在操作p1010中，可以提供用于形成半导体器件的设计布局。操作p1010可以与参照图2描述的操作p110相同或基本相似。

接下来，参考图3和图8，在操作p1020中，可以对设计布局执行opc。opc的执行可以包括执行彼此不同的第一和第二opc。

根据一些示例实施方式，可以对标记mrk中的图案执行第一opc。根据一些示例实施方式，第一opc可以是参考图2至图6描述的考虑lev的opc、参考图7描述的考虑lev的opc和参考图8描述的考虑lev的opc之一。第二opc可以是对于标记mrk以外的区域的opc。

根据一些示例实施方式，opc的执行可以被多次迭代。在迭代过程期间，可以首先终止一些或所有的标记mrk的第一opc，如参考图2、图6和图7所描述的。因此，第二opc的迭代次数可以等于或者大于第一opc的迭代次数。

接下来，在操作p1030中，可以输入掩模流片(masktape-out，mto)设计数据。首字母缩略词“mto”可以意指设计数据(opc根据其被完成)被传送以请求制造掩模。根据一些示例实施方式，mto设计数据可以具有在电子设计自动化(eda)软件等中使用的图形数据格式。根据一些示例实施方式，mto设计数据可以具有诸如gds2、cif、oasis等的数据格式。

接下来，在操作p1040中，可以执行掩模数据准备(mdp)。根据一些示例实施方式，例如，mdp可以包括被称为压裂(fracturing)的格式转换，用于机械读取的条形码的增强、用于检查的标准掩模图案、作业组(job-deck)和/或自动和手动验证。根据一些示例实施方式，作业组可以指制作包括关于多个掩模文件的布置信息、曝光速度或方法等的一系列指令的文本文件。为了通过确保半导体制造工艺中的足够余量来减轻或防止由于容限引起的故障，mdp可以包括掩模规则检查，在其中检查修改的设计布局是否符合掩模生成规则，包括对特定几何形状和连接的限制。

根据一些示例实施方式，格式转换，也就是，压裂可以指的是按区域划分mto设计数据然后将mto设计数据改变为用于电子束写入器的格式的工艺。根据一些示例实施方式，压裂可以是主动执行的工艺，以改善最终掩模的质量并校正掩模工艺。压裂可以包括例如数据操纵(例如，缩放、数据的大小调整、数据的旋转、图案反射或颜色反转)。

根据一些示例实施方式，在借助压裂的转换过程中，可以校正可以在从设计数据到半导体衬底上的图像的转移过程期间产生的关于系统误差的数据。例如，系统误差可能由失真产生，失真发生在诸如掩模显影和蚀刻、半导体衬底成像等的工艺中。

根据一些示例实施方式，mdp可以包括掩模工艺校正(mpc)，其是关于系统误差的数据校正工艺。根据一些示例实施方式，mpc可以包括诸如调整临界尺寸和/或改善图案布置精度的操作。

接下来，在操作p1050中，可以基于掩模数据来曝光用于掩模的衬底。根据一些示例实施方式，可以通过例如电子束写入来执行曝光。根据一些示例实施方式，可以使用多光束掩模写入器(mbmw)以诸如灰色写入的方式执行电子束写入。根据一些示例实施方式，可以通过使用可变形波束(vsb)写入器来执行电子束写入。

根据一些示例实施方式，可以在曝光工艺之前执行数据处理。根据一些示例实施方式，数据处理是对于掩模数据的一种预处理工艺，并且可以包括对掩模数据的语法检查、曝光时间预测等。根据一些示例实施方式，在mdp之后，在曝光工艺之前，可以执行将掩模数据转换为像素数据的工艺。像素数据可以是直接用于实际曝光的数据，并且可以包括关于作为曝光对象的形状的数据和分配给各个形状的剂量的数据。根据一些示例实施方式，关于作为曝光对象的形状的数据可以是通过光栅化(rasterization)等从形状数据转换的位图数据，该形状数据是矢量数据。

接下来，可以通过执行后续工艺来形成光刻掩模。根据一些示例实施方式，后续工艺可以包括诸如显影、蚀刻和清洁的工艺。根据一些示例实施方式，用于形成光刻掩模的后续工艺可以包括测量工艺和缺陷检查或修复工艺。根据一些示例实施方式，用于形成光刻掩模的后续工艺可以包括表膜(pellicle)涂覆工艺。表膜涂覆工艺可以指的是在其中确认在光刻掩模的表面上没有污染颗粒或化学污渍、然后将表膜贴到光刻掩模的表面上以保护光刻掩模在运输和光刻掩模的可用寿命期间免受污染、冲击等的工艺。

接下来，在操作p1060中，可以通过使用光刻掩模在半导体衬底上执行各种半导体工艺，从而形成半导体芯片。根据一些示例实施方式，使用光刻掩模的工艺可以包括借助光刻曝光工艺等的图案化工艺等。根据一些示例实施方式，可以通过使用光刻掩模的工艺在半导体衬底或材料层上形成期望的图案。

根据一些示例实施方式，使用光刻掩模的工艺可以包括沉积工艺、蚀刻工艺、离子工艺、清洁工艺等。根据一些示例实施方式，沉积工艺可以包括沉积材料层的工艺，诸如化学气相沉积、原子层沉积、溅射或旋涂。根据一些示例实施方式，离子工艺可以包括诸如离子注入、扩散或热处理的工艺。根据一些示例实施方式，使用光刻掩模的工艺可以包括封装工艺，其中半导体芯片被安装到印刷电路板(pcb)上，然后用密封剂密封。根据一些示例实施方式，使用光刻掩模的工艺可以包括测试工艺，其中在半导体芯片或封装上执行测试。

虽然已经参考本发明构思的一些示例实施方式具体示出和描述了本发明构思，但是本领域普通技术人员将理解，在不脱离以下权利要求的精神和范围的情况下，可以在形式和细节上进行各种改变。另外，应该理解，这里使用的特定术语仅用于描述所公开的示例实施方式的目的，而不旨在限制本发明构思。因此，本发明构思的范围应由所附权利要求及其等同物限定。

本申请要求于2018年10月19日在韩国知识产权局提交的韩国专利申请第10-2018-0125405号的权益，其公开内容通过引用整体合并于此。