一种支持语音编码加密的芯片、方法和通信设备的制作方法

专利名称：一种支持语音编码加密的芯片、方法和通信设备的制作方法
技术领域：
本发明涉及语音处理技术，特别是涉及一种支持语音编码加密的芯片、方法和通 信设备。
背景技术：
语音压缩编码技术的发展在一定程度上缓和了有限的信道资源与巨大的通 信需求之间的矛盾。常见的语音算法有MELP (mixed excitationlinear prediction, 混合激励线性预测)、CELP(code excitation linearprediction,码激励线性预测)、 SELP (sinusoidal excitation linearprediction，正弦激励线性预测)等。针对各种语音 算法的语音编解码芯片也得到了广泛的应用。语音保密通信是防止语音内容被窃听的通信方式，在实际生活中具有极大的实用 价值。采用数据加密技术是语音保密通信的重要手段，正获得越来越广泛的应用。然而，通信环境的复杂和算法的不断改进对语音处理芯片的性能和灵活性都提出 了更高的要求。

发明内容
本发明要解决的一个技术问题是提供一种能够实现语音编码加密的芯片，具有较 高的性能和灵活性。本发明提供了一种支持语音编码加密的芯片，包括指令译码器、可重组语音编码 电路和加密IP (Intellectual Property，知识产权)部件；其中，可重组语音编码电路，用 于接收语音数据，对语音数据进行编码，输出编码后的语音数据；该可重组语音编码电路包 括可重组逻辑资源元素和网络编码单元，可重组逻辑资源元素之间通过网络编码单元连接 以控制资源元素之间的连接关系；加密IP部件，用于接收编码后的语音数据，对编码后的 语音数据进行加密；指令译码器用于接收指令，对指令进行译码，控制可重组语音编码电路 中可重组逻辑资源元素的连接关系和可重组语音编码电路操作以实现语音编/解码算法， 控制加密IP部件对编码后的语音数据进行加密。根据本发明的支持语音编码加密的芯片的一个实施例，加密IP部件是可重组 加密电路，能够被装载为支持不同加密算法的IP部件；指令译码器还用于对指令进行 译码，控制可重组加密电路被装载为支持不同加密算法的加密IP部件。其中，该加密 算法包括DES(DataEncryption Standard,数据加密标准)，3DES(3重数据加密标准)， IDEA (International Data Encryption Algorithm，国际数据力口密算法)，AES (Advanced Encryption Standard，高级力口密标准)，Gifford算法，PES，FEAL (Fast Data Encipherment Algorithm，快速数据加密算法)，Geffe中的一个或者多个。根据本发明的支持语音编码加密的芯片的一个实施例，还包括存储器，用于存储 算法配置文件和静态码本信息；所述算法配置文件根据语音算法记录所述可重组语音编码 电路中功能编码单元和网络编码单元的编码信息和/或根据加密算法记录所述可重组加密电路的编码信息；取指模块，用于从该算法配置文件读取指令，将读取的指令发送给所述 指令译码器。进一步，算法配置文件采用宏指令形式的配置文件编码方式。根据本发明的支持语音编码加密的芯片的一个实施例，可重组语音编码电路包 括运算模块，包括可重组逻辑资源元素，用于在所述指令译码器的控制下实现所述语音编 /解码算法中的运算；寄存器堆，用于接收语音数据、接收所述可重组逻辑资源元素输出的 数据，存储语音算法执行过程中的中间变量；通路模块，用于所述可重组逻辑资源元素和所 述寄存器堆输出的数据，将所述接收的数据输出到所述可重组逻辑资源元素或输出。根据本发明的支持语音编码加密的芯片的一个实施例，所述可重组语音编码电路 能够实现MELP、CELP、SELP中的至少两种算法，所述可重组语音编码电路包括2个多功能 ALU部件、1个乘法部件、1个乘累加部件、1个除法部件/位处理部件、1个比较选通通路、1 个比较跳转部件、3个循环变量寄存器、2个寄存器堆、2个寄存器堆专用通路部件、和6个数 据通路部件。根据本发明的支持语音编码加密的芯片的一个实施例，还包括系统管理器；该系 统管理器与取指模块和存储器相连，用于将待编/解码的语音数据存放在RAM中指定地址， 装载程序执行首地址，向所述取指模块发送编/解码启动指令；取指模块接收到来自系统 管理器的启动指令后，开始执行取指，并使能指令译码。根据本发明的支持语音编码加密的芯片的一个实施例，还包括码速状态寄存器， 用于设置语音码速和码速更改标识；支持语音编码加密的芯片根据码速状态寄存器每处理 完一帧数据执行初始地址的装载，以使得所述支持语音编码加密的芯片能够根据所述码速 状态寄存器的码速信息对新一帧数据按照新的码速执行编码。本发明提供的支持语音编码加密的芯片，在指令译码器的控制下通过可重组语音 编码电路实现多种语音编码算法，通过加密IP部件实现编码后的语音数据的加密，不仅具 有较高的硬件性能，还有较高的灵活性。此外，加密IP部件也可以是可重组加密电路，可以根据需要配置为不同的加密逻 辑电路，进一步提高了灵活性。本发明还提供了 一种包括上述支持语音编码加密的芯片的通信设备。本发明要解决的另一个技术问题是提供一种语音编码加密方法，具有较高的性能 和灵活性。本发明提供一种语音编码加密的方法，包括对指令进行译码，控制可重组语音编 码电路中可重组逻辑资源元素的连接关系以支持预定的语音编码算法；其中，该可重组语 音编码电路包括可重组逻辑资源元素和网络编码单元，资源元素之间通过网络编码单元连 接以控制所述可重组逻辑资源元素之间的连接关系；可重组语音编码电路对接收的语音数 据执行与预定的语音编码算法对应的编码操作；通过加密IP部件对编码后的语音数据进 行加密。根据本发明的语音编码加密算法的一个实施例，所述加密IP部件是可重组加密 电路，能够被装载为支持不同加密算法的IP部件；该方法还包括对指令进行译码，控制可 重组加密电路被装载为支持预定的加密算法的加密IP部件。根据本发明的语音编码加密的方法的一个实施例，还包括检查码速状态寄存器 的码速更改标识，其中码速状态寄存器用于设置语音码速和码速更改标识；当码速更改标识被置位时，根据码速状态寄存器的语音码速信息执行初始地址的装载；和根据初始地址， 可重组语音编码电路对新一帧的语音数据按照新的码速进行编码。本发明提供的语音编码加密的方法，通过指令译码控制可重组语音编码电路实现 多种语音编码算法，通过加密IP部件实现编码后的语音数据的加密，不仅具有较高的硬件 性能，还有较高的灵活性。


此处所说明的附图用来提供对本发明的进一步解释，构成本发明的一部分。本发 明的示意性实施例及其说明仅用于解释本发明，但并不构成对本发明的不当限定。在附图
中
图1示出本发明的语音编码加密芯片的一个实施例的结构图2示出本发明的语音编码加密芯片的另一个实施例的结构图3示出本发明的语音编码加密芯片的又一个实施例的结构图4示出根据本发明实施例的语音功能模块和存储器的结构图5示出本发明的数据通路部件PATH6的结构图6示出本发明的比较选择通路部件CMP SET的结构图7示出本发明的比较跳转部件CMP SET的结构图8示出本发明实施例的多功能运算部件四级结构示意图。
图9a IDEA的加密流程示意图9b IDEA子密钥产生流程示意图9c Gifford算法流程示意图9d Geffe算法流程示意图9e IDEA 一轮加/解密流程示意图9f Gif ford —轮加/解密流程示意图9g DES 一轮加/解密流程示意图9h Geffe 一轮加/解密流程示意图10示出本发明的语音编码加密方法的一个实施例的流程图11示出本发明的语音编码加密方法中动态改变码速的示例的流程图。
具体实施例方式下面参照附图对本发明进行更详细的描述，其中说明本发明的示例性实施例。图1示出本发明的语音编码加密芯片的一个实施例的结构图。如图1所示，该语 音编码加密芯片包括指令译码器11、可重组语音编码电路12和加密IP部件13。其中可重 组语音编码电路12包括可重组逻辑资源元素和网络编码单元，其中至少有一个资源元素 是可供至少两种语音编/解码算法共用的，从而使得总的资源元素小于分别单独实现至少 两种语音编/解码算法所需的资源元素的和；各资源元素之间通过网络编码单元连接以控 制资源元素之间的连接关系，从而实现不同的语音编码算法。指令译码器11接收指令，对 指令进行译码，控制可重组语音编码电路12中可重组逻辑资源元素的连接关系和可重组 语音编码电路12的操作以实现语音编/解码算法。可重组语音编码电路12接收语音数据，对语音数据进行编码，然后输出编码后的语音数据。加密IP部件13用于接收编码后的语音数据，对编码后的语音数据进行加密，然后输出。可重组语音编码电路12可以输出语音 数据到内存中的指定区域，加密IP部件13从内存中的指定区域读取编码后的语音数据，进 行加密处理。可重组算法逻辑实现算法重组的基础是资源元素的功能可变、资源元素之间的数 据传输路径可变。为了控制资源元素的功能改变，可以在资源元素的内部电路结构中设置 编码单元，称之为功能编码单元。为了控制资源元素之间的数据传输路径的改变，可以在资 源元素的数据传输网络中设置编码单元，称之为网络编码单元。可重组算法逻辑装置的电 路结构和功能的改变是通过对功能编码单元和网络编码单元赋以不同的编码值来实现的。 而编码值可以来自于当前的操作指令。通过对大量语音算法的分析发现，有很多编码单元的控制编码在算法执行过程中 保持不变，而另一部分编码单元的控制编码在算法执行过程中需要频繁的改变。根据这一 特点，可以将编码单元分成两类，将在算法执行过程中编码保持不变的编码单元称为静态 编码单元，将在算法执行过程中需要频繁改变编码的编码单元称为动态编码单元。对于静 态编码单元，可以用专门的装载指令在算法执行之前赋予需要的控制编码，这些编码在算 法的执行过程中保持不变，因此在算法的执行过程中，不需要再对静态编码单元加以控制， 而只需要控制那些动态编码单元即可，这样大大地节省了指令字的空间，使得每条指令字 能够包含更多的动态控制编码，从而提高了操作的并行性，加快了算法的执行速度。在一个实施例中，功能编码单元可以都是静态编码单元，而网络编码单元可以都 是动态编码单元。可以通过一定格式的配置文件，对语音算法资源元素的编码单元进行控 制，从而使资源元素实现不同的算法功能。一方面，对于静态编码单元，只需在算法开始执 行之前将静态编码单元的编码一次性装载，即可控制算法的功能重组。另一方面，对于动态 编码单元，在算法开始执行之前可以对动态编码单元的编码赋初值，在算法执行过程中，动 态编码单元的编码按照周期变化取指。以一定格式排列于配置文件中的静态、动态编码单 元的编码可以被分别装载、分别译码，从而共同对语音算法资源元素进行控制。图2示出本发明的语音编码加密芯片的另一个实施例200的结构图。如图2所示， 该语音编解码加密芯片201包括指令译码器21、可重组语音编码电路22、加密IP部件23、 取指模块24、公共存储器25、程序RAM 26和程序FLASH 27。程序FLASH 27用于算法配置 文件的存储，也可以用来存储语音算法静态码本参数。该算法配置文件根据语音算法记录 可重组语音编码电路22中功能编码单元和网络编码单元的编码信息，在加密IP部件23为 可重组加密IP部件时，还根据加密算法记录可重组加密电路的编码信息。程序RAM 26用 于在算法执行过程中将算法程序模型与码本数据导入其中并执行。语音编码加密芯片201 受系统管理器202的控制启动。依据系统管理器202发出的启动信号，取指模块24执行取 指操作，将程序FLASH 27中的程序和数据导入程序RAM 26，并使能指令译码，将读取的指 令发送给指令译码器21。公共存储器25用于存储语音数据，存储语音编解码算法执行过程 中产生的中间变量，接收语音编码电路22对语音数据进行编码后的输出的数据，接收加密 IP部件23对编码的语音数据加密后的输出。指令译码器21对指令进行译码，控制语音编 码电路22的各资源元素的操作，实现相应的语音编解码算法，控制加密IP部件23的操作， 实现对编码后的语音数据的加密操作。
本发明的语音编码加密芯片还提供了一种宏指令形式的配置文件编码方式。用户 除了可以利用可重组声码和密码算法逻辑的配置文件进行编码，实现声码和密码算法的操 作和重组；还可以利用宏指令形式的配置文件编码方式快速实现声码和密码算法的操作和 重组。宏指令形式的配置文件编码方式具有如下特点1)宏指令具有不同层次(功能粒度) 的独立操作功能，可被当作指令一样实现程序设计；2)基本宏指令是算法中使用频度较高 的、功能粒度较小的、具有独立操作功能的宏指令编码。基本宏指令编码是通过对较简单的 资源按其独立操作功能的需求(既操作的分解)，以静态或动态配置文件编码的方式构成； 3) 一个在算法中使用频度较高的、功能粒度较大的宏指令，其连接关系及资源因功能、操作 是确定的，因此，按其独立操作功能的需求，以静态配置文件编码的方式构成；其数据关系 是不确定的，以动态配置文件编码的方式构成；4) 一个宏指令可利用算法的配置文件，通 过对其他宏指令的静态或动态配置文件的编码的嵌套、调用实现其功能；5) —个宏指令可 利用算法的配置文件格式的设计，将其他宏指令的嵌套、调用代码编排、组合在配置文件格 式中，通过译码器的译码控制实现其功能。图3示出本发明的语音编码加密芯片的又一个实施例300的结构图。如图3所 示，支持语音编码加密的芯片300包括语音采集接口 37、信道应用接口 38、系统管理器36、 取指模块34、宏指令译码器31、语音编解码电路32、加密IP部件33和存储结构35。支持 语音编码加密的芯片300通过对存储于存储结构35的配置文件进行译码，然后将译码后的 配置文件输入到包括语音算法资源元素的语音编码电路32以根据语音算法对语音数据进 行编解码。系统管理器36用于上电自检、原始参数注入、系统初始化、接口管理、应用指令译 码及操作控制等。根据本发明的实施例，系统管理器36还能够执行码速修改的操作。系统 管理器36包括码速状态寄存器，用于支持语音编码加密的芯片300的编码率，比如可选为 0. 6k/0. 8k/1. 2k/2. 4kbps。码速修改指令的执行需更改码速选择状态寄存器，设置码速更 改状态位。系统每处理完一帧数据均重新依据码速状态寄存器，执行一次初始地址装载，因 此新的数据帧将自动以新的程序入口地址启动程序。系统硬件逻辑依据状态寄存器的设置 完成首地址装载。当有新一帧数据输入时，系统管理器36将重新装载程序RAM ；重新读取 该码速下的数据规格；重新读取该码速下的编解码数据存储地址；分支初始化程序地址执 行初始化程序。程序化程序结束后，再执行编码程序及解码程序。这样，对于新一帧的数据 可以按新的码速执行编码和解码。例如，在本发明的语音编码加密芯片的一个实施例中，提 供8位状态寄存器，用于程序结构的条件分支控制。该状态寄存器包括两位(例如第<5:4> 位)码速选择状态位，该两位的取值与码速的对应关系位“00” 600bps ；“01” 800bps ； “10” 1200bps ；“11” 2400bps。系统置位，程序访问。该状态寄存器还包括码速更改标志 状态位，’ 0’为码速未更改，’ 1’为更改。系统控制置位，系统及指令控制清零。语音采集接口 37用于连接PCM (pulse code modulating，脉冲编码调制)芯片。语 音数据来自于外部PCM芯片。对于多种类型的PCM芯片，比如TLV321AIC23B、TLV32AIC10、 AD73311_B等，语音采集接口 102可以提供自适应的串行接口。也就是说，语音采集接口 37 采用读写同步信号、位时钟信号均为由PCM芯片提供的输入信号的被动工作模式，以适应 更广泛的PCM芯片选择。语音采集接口 37内部还包括PCM接口控制模块371、PCM输入缓存372和PCM输出缓存373。PCM接口控制模块371用于实现数据的接收和发送，并满足PCM芯片要求的同步串 行接口的时序关系。当PCM采集数据时，接口控制模块371实现对PCM输入缓存372写操 作的控制。当支持语音编码加密的芯片300向PCM发出数据时，接口控制模块371实现对 PCM输出缓存373读操作的控制。PCM输入缓存372实现语音样点的缓存。PCM输入缓存372接收完语音样点后，会 向系统管理器36发出信号，等待系统管理器36将数据转存到指定的存储器，进行编码。PCM输出缓存373实现输出的语音样点的缓存。当解码数据从指定存储位置转存 到PCM输出缓存373，语音样点发送完毕后，PCM输出缓存373会向系统管理器36发出信号， 通知系统管理器36可以将下一帧已解码样点从系统存储位置发送到PCM输出缓存373。信道应用接口 38用于与系统管理器36之间的编码语音数据、应用指令及状态 信息的传输。在一个实施例中，信道应用接口 38可以依据系统的需求通过设置管脚SI0_ SEL[1]的值设置数据接口为同步串口规范或RS232规范。另外，信道应用接口 38的编码语 音数据格式可以依据应用系统的需求设置为帧格式或非格式化模式。在一个实施例中，当 选择非格式化模式时，正常工作状态下信道应用接口 38输出的数据全部为语音编码数据， 每帧数据中只在编码数据中包含有1位同步码，信道数据的带宽降低。在另一个实施例中， 当选择帧格式化模式时，每帧数据之前均有一个个数据帧头指令，用于数据流的同步及一 些其它编码标志信息。使用帧格式化模式更容易对数据进行管理。与语音采集接口 37类似，信号应用接口 38包括应用接口控制模块381、应用接口 输入缓存382和应用接口输出缓存383。应用接口控制模块381用于实现数据的接收和发送，并满足RS232接口或同步串 行接口要求的物理时序关系。应用接口输入缓存382为寄存器组，实现待解码数据的输入缓存。当应用接口输 入缓存382接收完数据后，发出接收数据完毕信号，等待系统管理器36将应用接口输入缓 存382存储的数据转入系统存储器并进行解码。应用接口输出缓存383也是寄存器组，实现已编码数据的输出缓存。当应用接口 输出缓存383接收已编码数据完毕后，会发出数据完毕信号，通知系统管理器36可以将下 一帧已编码数据从系统存储器转存到应用接口输出缓存383。在图3的实施例中，芯片的数据存储结构35包括1个程序FLASH351，2个码本 FLASH 352，1个程序RAM 353，4个随机存储器354。其中，码本FLASH 352用于存储编解码 算法中不发生变化的静态参数。该参数在芯片使用前注入，编解码过程中仅对此参数进行 读取，而不填写；每个码本FLASH 352的存储容量可以设置为64Kxl6。随机存储器354用 于芯片系统管理器和编解码体系结构交换数据，以及编解码算法执行过程中中间变量的存 储；每个随机存储器354的存储容量可以设置为2Kxl6。对于码本FLASH 352，2个码本FLASH可以独立操作，也可以并行操作。2个码本 FLASH各有一个地址寄存器分别为FAR1，FAR2。其寻址方式包括立即数寻址、直接寻址和 相对寻址。支持的操作包括读码本FLASH数据到FLASH专用寄存器；将码本FLASH数据转 移到变量存储器；将码本FLASH数据转移到寄存器堆。对于变量存储器(RAMl/2/3/4)354，4个变量存储器可以独立操作，也可以并行操作。每个变量存储器有一个输出专用寄存器。4个变量存储器共享4个地址寄存器(AR1 AR4)。寻址方式包括立即数寻址、直接寻址和相对寻址。4个变量存储器支持的操作包括 读变量存储器数据到各存储器专用寄存器；写变量存储器；将码本FLASH数据转移到变量 存储器；将变量存储器数据转移到寄存器堆；变量存储器间数据转移。变量存储器和码本FLASH支持如下寻址方式(1)立即数寻址方式指令携带立即 数地址的访问操作；(2)直接寻址方式由地址寄存器值做为地址的访问操作。其中4个 变量存储器共享4个地址寄存器，可以使用任意一个地址寄存器做为访问地址；2个码本 FLASH各有一个专用地址寄存器。(3)相对寻址以地址寄存器值或立即数为基址，以循环 变量或立即数(士n)为偏值，产生地址，实现对存储器的访问操作。存储器访问操作时可选 择更新地址寄存器(ADR+)或不更新地址寄存器。需要指出的是，虽然在图3中将FLASH分为程序FL 351、码本FL1和码本FL2352， 本领域的技术人员可以理解，这种划分可以是逻辑上的划分。同样，程序RAM 353和RAM 354的划分也可以是逻辑上的划分，也可以用其他的非易失性存储介质替代FLASH。根据本发明的实施例，系统管理器36包括VAD (voice activitydetector，语音激 活检测器)。当VAD使能时，当检测到一段静音时，会输出一个静音帧通知语音数据的发送 方。语音数据的发送方的解码器收到静音帧时，会合成一段舒适背景噪音发送到支持语音 编码加密的芯片100，使听者感觉通讯仍然在线，而不是象断线一样绝对的寂静。当选择非 格式化传输模式时，仅能通过支持语音编码加密的芯片100的VAD管脚激活VAD算法。当 选择帧格式化传输模式时，可以在数据帧头指令中指明是否使能VAD状态。语音编解码电路32在系统管理器36和指令译码器31的控制下，对语音采集接口 37接收的语音采样数据实现编码操作，对信道应用接口 38接收的数据实现解码操作。语音 编解码电路32包括根据语音编解码算法的可重组逻辑资源元素，以使得语音编解码电路 32能够支持不同的语音算法。通过对如MELP、CELP、SELP等的大量语音算法进行的分析和研究，可以发现不同 的语音算法具有一些相同或者相似的基本操作成分，或者说同一基本操作成分在不同算法 中出现的频度可以很高。见表2对语音算法的基本操作成分及其使用频度的统计。
权利要求
1.一种支持语音编码加密的芯片，其特征在于，包括指令译码器、可重组语音编码电 路和加密IP部件；所述可重组语音编码电路，用于接收语音数据，对语音数据进行编码，输出编码后的语 音数据，其中，所述可重组语音编码电路包括可重组逻辑资源元素和网络编码单元，所述资 源元素之间通过所述网络编码单元连接以控制所述资源元素之间的连接关系；所述加密IP部件，用于接收所述编码后的语音数据，对所述编码后的语音数据进行加密；所述指令译码器用于接收指令，对所述指令进行译码，控制所述可重组语音编码电路 中可重组逻辑资源元素的连接关系和所述可重组语音编码电路操作以实现语音编/解码 算法，控制所述加密IP部件对所述编码后的语音数据进行加密。
2.根据权利要求1所述的支持语音编码加密的芯片，其特征在于，所述加密IP部件是 可重组加密电路，能够被装载为支持不同加密算法的IP部件；所述指令译码器还用于对指令进行译码，控制所述可重组加密电路被装载为支持不同 加密算法的加密IP部件；其中，所述加密算法包括DES，3DES，IDEA, AES, Gifford，PES, FEAL, Geffe中的一个或 者多个。
3.根据权利要求1所述的支持语音编码加密的芯片，其特征在于，还包括存储器，用于存储算法配置文件和静态码本信息；所述算法配置文件根据语音算法记 录所述可重组语音编码电路中功能编码单元和网络编码单元的编码信息和/或根据加密 算法记录所述加密IP部件的编码信息；取指模块，用于从所述算法配置文件读取指令，将读取的指令发送给所述指令译码器。
4.根据权利要求1所述的支持语音编码加密的芯片，其特征在于，所述可重组语音编 码电路包括运算模块，包括可重组逻辑资源元素，用于在所述指令译码器的控制下实现所述语音 编/解码算法中的运算；寄存器堆，用于接收语音数据、接收所述可重组逻辑资源元素输出的数据，存储语音算 法执行过程中的中间变量；通路模块，用于所述可重组逻辑资源元素和所述寄存器堆输出的数据，将所述接收的 数据输出到所述可重组逻辑资源元素或输出。
5.根据权利要求1所述的支持语音编码加密的芯片，其特征在于，所述可重组语音编 码电路能够实现MELP、CELP、SELP中的至少两种算法，所述可重组语音编码电路包括2个多 功能ALU部件、1个乘法部件、1个乘累加部件、1个除法部件/位处理部件、1个比较选通通 路、1个比较跳转部件、3个循环变量寄存器、2个寄存器堆、8个数据通路部件。
6.根据权利要求4或5所述的支持语音编码加密的芯片，其特征在于，还包括系统管理器；所述系统管理器与所述取指模块和所述存储器相连，用于将待编/解码的语音数据存 放在RAM中指定地址，装载程序执行首地址，向所述取指模块发送编/解码启动指令；所述取指模块接收到来自所述系统管理器的启动指令后，开始执行取指，并使能指令 译码。
7.根据权利要求1所述的支持语音编码加密的芯片，其特征在于，还包括 码速状态寄存器，用于设置语音码速和码速更改标识；所述支持语音编码加密的芯片根据所述码速状态寄存器每处理完一帧数据执行初始 地址的装载，以使得所述支持语音编码加密的芯片能够根据所述码速状态寄存器的所述码 速信息对新一帧数据按照新的码速执行编/解码。
8.一种通信设备，包括权利要求1至5、和7中任意一项所述的支持语音编码加密的芯片。
9.一种语音编码加密的方法，其特征在于，包括对指令进行译码，控制可重组语音编码电路中可重组逻辑资源元素的连接关系以支持 预定的语音编码算法；其中，所述可重组语音编码电路包括可重组逻辑资源元素和网络编 码单元，所述资源元素之间通过所述网络编码单元连接以控制所述可重组逻辑资源元素之 间的连接关系；所述可重组语音编码电路对接收的语音数据执行与所述语音编码算法对应的编码操作；通过加密IP部件对所述编码后的语音数据进行加密。
10.根据权利要求9所述的语音编码加密的方法，其特征在于，所述所述加密IP部件是 可重组加密电路，能够被装载为支持不同加密算法的IP部件；所述方法还包括对指令进行译码，控制所述可重组加密电路被装载为支持预定的加密算法的加密IP 部件。
11.根据权利要求10所述的语音编码加密的方法，其特征在于，还包括装载配置文件中的指令；其中所述配置文件根据所述语音编码算法记录所述可重组语 音编码电路中可重组逻辑资源元素的网络编码单元的编码信息，根据所述加密算法记录所 述可重组加密电路中资源元素的编码信息。
12.根据权利要求9所述的语音编码加密的方法，其特征在于，还包括检查码速状态寄存器的码速更改标识，其中所述码速状态寄存器用于设置语音码速和 所述码速更改标识；当所述码速更改标识被置位时，根据所述码速状态寄存器的语音码速信息执行初始地 址的装载；和根据所述初始地址，所述可重组语音编码电路对新一帧的语音数据按照新的码速进行 编码。
全文摘要
本发明提供一种支持语音编码加密的芯片、方法和通信设备，涉及语音处理技术。该芯片包括可重组语音编码电路，用于接收语音数据，对语音数据进行编码，输出编码后的语音数据；加密IP部件，用于接收编码后的语音数据，对编码后的语音数据进行加密；指令译码器用于对指令进行译码，控制可重组语音编码电路中可重组逻辑资源元素的连接关系和可重组语音编码电路操作以实现语音编/解码算法，控制加密IP部件对所述编码后的语音数据进行加密。本发明提供的支持语音编码加密的芯片，可以在指令译码器的控制下通过可重组语音编码电路实现多种语音编码算法，通过加密IP部件实现编码后的语音数据的加密，不仅具有较高的硬件性能，还有较高的灵活性。
文档编号G10L19/00GK101996632SQ200910161370
公开日2011年3月30日 申请日期2009年8月10日 优先权日2009年8月10日
发明者刘大力, 曹春春 申请人:北京多思科技发展有限公司