专利名称：放大器以及收发器装置的制作方法
放大器以及收发器装置
技术领域：
本发明有关于一种放大器，特别有关于一种使用此放大器的收发器。
背景技术：
在收发器装置中，发射器产生多个输出信号给天线单元，且天线单元产生射频(radio frequency, RF)输出信号以用于传送。此天线单元也可接收射频输入信号以产生多个输入信号。在耦接天线单元的接收器内的放大器接收并放大这些输入信号。在接收器中的其他电路，例如混波器、滤波器以及模数转换器(analog-to-digital converter, ADC)等等接着处理放大后的输入信号以 给予后端电路。一般而言，在发射器装置出厂之前，可通过发射器与接收器之间的衰减器来测定发射器以及接收器的效能。在此测试模式下，由发射器所产生的输出信号被衰减器所削弱，且削弱的输出信号由接收器所接收。此时，放大器关闭。需注意，由于放大器的多个差动节点上的不平衡电压，使得发射器所产生的输出信号可能在放大器内引起漏电流。此漏电流对衰减器有不利的影响，导致效能判断的不正确性。因此，期望提供一种放大器，当此放大器关闭时，其能平衡放大器的多个差动节点上的电压。
发明内容有鉴于此，本发明提供一种放大器以及收发器装置。本发明一个实施例提供一种放大器，其包括一对第一输入晶体管以及第一抵销电路。该对第一输入晶体管稱接于一对第一差动节点与一参考电压源之间，用以接收一对输入信号。第一抵销电路耦接于第一差动节点之间，当放大器关闭时，用以平衡分别在第一差动节点上的两电压。本发明另一个实施例提供一种收发器装置，可操作在一测试模式以及一标准模式，其包括天线单元、发射器、放大器、接收器混波单元以及回送路径电路。天线单元接收一射频输入信号以产生一对输入信号且接收一对输出信号以产生一射频输出信号。发射器具有分别耦接于该天线单元的一第一共同节点以及一第二共同节点的一对第一差动输出端，用以提供该对输出信号。放大器具有分别耦接天线单元于第一共同节点与第二共同节点的一对第一差动输入端，用以接收该对输入信号，且对该对输入信号执行一放大操作。接收器混波单元具有耦接放大器的一对第二差动输入端，用以接收来自放大器经放大后的输入信号。回送路径电路耦接于第一共同节点与第二共同节点以及收器混波单元的该对第二差动输入端之间。放大器包括一对第一输入晶体管以及第一抵销电路。一对第一输入晶体管，率禹接于一对第一差动节点与一参考电压源之间，用以接收该对输入信号。第一抵销电路率禹接于该对第一差动节点之间，当收发器装置操作在测试模式时，用以平衡分别在该对第一差动节点上的两电压。上述放大器及收发器装置能够在放大器关闭时平衡放大器的多个差动节点上的电压。
图1表示根据本发明实施例的收发器装置；图2表示图1的收发器装置中的放大器的一示范实施例；图3A表示图1的收发器装置中的放大器的另一示范实施例；图3B表示图1的收发器装置中的放大器的又一示范实施例；图4表示图1的收发器装置中的放大器的另一示范实施例；图5表示图1的收发器装置中具有差动互补结构的放大器的一示范实施例；图6表示在测试模式中在不同频率上由具有图5的抵销电路的放大器所引起的漏电流以及由不具有任何抵销电路的放大器所引起的漏电流；图7表示图1的收发器装置中的回送路径电路的一示范实施例；图8表示在测试模式中在不同频率上由具有图5的抵销电路的放大器所引起的漏电流以及通过图7的回送路径电路的漏电流；图9表示图1的收发器装置中的回送路径电路的另一示范实施例；图10表示图1的收发器装置中的回送路径电路的又一示范实施例；以及图11表示在第3图的抵销电路中晶体管的形成结构。
具体实施方式
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。图1是表示根据本发明实施例的收发器装置。如图1所示，收发器装置I包括天线单元10、发射器11、接收器混波单元12、回送路径电路(loopback pathcircuit) 13以及放大器14。在此实施例中，放大器14可以低噪声放大器(low noiseamplifier,以下简称为LNA)来实施。天线单元10包括天线100以及平衡-非平衡转换器(balun) 101。发射器11具有一对差动输出端OUTllA与0UT11B，其分别耦接天线单元10于共同节点NlOA与N10B。放大器14具有一对差动输入端IN14A与IN14B，其分别耦接天线单元10于共同节点NlOA与N10B。放大器14更具有一对差动输出端0UT14A与0UT14B。接收器混波单元12具有一对差动输入端IN12A与IN12B，其分别耦接放大器14的差动输出端0UT14A与0UT14B。参阅图1，发射器11包括混波器IlOA与110B、低通滤波器IllA与111B、缓冲器112A 与 112B、数模转换器(digital-to-analog converter, DAC) 113A 与 113B 以及功率放大器(power amplifier,PA)114。本领域中的技术人员已知混波器IlOA与110B、低通滤波器IllA与111B、缓冲器112A与112B、数模转换器113A与113B以及功率放大器114的操作，因此在此省略相关叙述。接收器混波单元12包括混波器120A与120B、基频滤波器121以及模数转换器122A与122B。本领域中的技术人员已知混波器120A与120B、基频滤波器121以及模数转换器122A与122B的操作，因此在此省略相关叙述。回送路径电路13耦接于共同节点NlOA与NlOB以及接收器混波单元12的差动输入端IN12A与IN12B之间。在此实施例中，收发器装置I可操作在标准模式以及测试模式中其一模式。在标准模式中，当来自基频芯片的一对数字信号S15A与S15B被提供至发射器11时，混波器110A与110B、低通滤波器IllA与111B、 缓冲器112A与112B、数模转换器113A与113B以及功率放大器114处理此数字信号S15A与S15B，以产生一对输出信号SllA与S11B。平衡-非平衡转换器101接收输出信号SllA与SI 1B，且接着将输出信号SllA与SllB转换为射频输出信号RFO，且天线100将此射频输出信号RFO发送输出。在图1中，关于收发器装置I的传送操作的数字信号S15A与S15B、输出信号SllA与S11B、以及射频输出信号RFO以实线来表示。在测试模式下，当天线100接收射频输入信号RFI时，平衡-非平衡转换器101将射频输入信号RFI转换为一对输入信号SlOA与S10B。输入信号SlOA与SlOB分别通过差动输入端IN14A与IN14B而被提供至放大器14。放大器14对输入信号SlOA与SlOB执行放大操作，以分别在差动输出端0UT14A与0UT14B上产生经放大后的输入信号S14A与S14B。接着，接收器混波单元12的混波器120A与120B、基频滤波器121、以及模数转换器122A与122B处理放大后输入信号S14A与S14B以产生数字信号S12A与S12B。在图1中，关于收发器装置I的接收操作的射频输入信号RF1、输入信号SlOA与S10B、以及放大后输入信号S14A与S14B以点状线来表示。在测试模式下,放大器14关闭。发射器11根据数字信号S15A与S15B产生输出信号SllA与S11B。输出信号SllA与SllB通过回送路径电路13而传送至接收器混波单元12。图2是表示根据本发明一实施例的放大器14。为了清楚说明，图2显示天线单元
10、放大器14以及发射器11的功率放大器114。如图2所示，收发器装置I更包括电容器C20，其耦接于共同节点NlOA与NlOB之间。放大器14具有一差动结构。放大器14包括电容器 C21A、C21B、C22A 与 C22B、电阻器 R20A、R20B、R21A 与 R21B、电感器 L20、一对输入晶体管T20A与T20B、一对输入晶体管T21A与T21B以及抵销电路20。在此实施例中，输入晶体管T20A与T20B以N型晶体管来实施，而输入晶体管T21A与T21B以P型晶体管来实施。输入晶体管T20A与T20B的栅极(即控制电极)分别通过电容器C21A与C21B耦接差动输入端IN14A与IN14B，以在标准模式下分别接收输入信号SlOA与S10B。输入晶体管T20A与T20B的源极(即第一电极)通过电感L20耦接一参考电压源。在此实施例中，耦接输入晶体管T20A与T20B的源极的参考电压源提供接地电压GND。输入晶体管T20A与T20B的漏极(即第二电极)分别耦接一对差动节点N14A与N14B。在图2的实施例中，差动节点N14A直接连接放大器14的差动输出端0UT14A，而差动节点N14B直接连接放大器14的差动输出端0UT14B。电阻器R20A与R20B彼此串联耦接于输入晶体管T20A与T20B的栅极之间。如图2所示，输入晶体管T21A与T21B的栅极(即控制电极)分别通过电容器C22A与C22B耦接差动输入端IN14A与IN14B，以在标准模式下分别接收输入信号SlOA与S10B。输入晶体管T21A与T21B的源极(即第一电极)耦接一参考电压源。在此实施例中，耦接输入晶体管T21A与T21B的源极的参考电压源提供供应电压VDD。输入晶体管T21A与T21的漏极(即第二电极)分别耦接差动节点N14A与N14B(即耦接差动输出端0UT14A与0UT14B)。电阻器R21A与R2IB彼此串联耦接于输入晶体管T21A与T21B的栅极之间。在此实施例中，放大器14的开启/关闭状态由至少一偏压所决定。当一偏压(具有适当电压电平的偏压，例如偏压VB20)提供至电阻器R20A与R20B之间的共同点时以及/或当一偏压(具有适当电压电平的偏压，例如偏压VB21)提供至电阻器R21A与R21B之间的共同点时，放大器14开启，使收发器装置I可操作在标准模式下，例如通过天线单元10接收射频信号。相反地，当没有偏压(或其电压电平不够大的偏压)提供至电阻器R20A与R20B之间的共同点时以及/或当没有偏压(或其电压电平不够大的偏压)提供至电阻器R21A与R21B之间的共同点时，放大器14关闭，使得收发器装置I可操作在测试模式下。如图2所示，抵销电路20包括晶体管T22。在此实施例中，晶体管T22以N型晶体管来实施。晶体管T22的源极耦接差动节点N14B，其漏极耦接差动节点N14A，且其栅极接收控制信号S22。当收发器装置I操作在测试模式下时，晶体管T22由控制信号S22所导通。因此差动节点N14A与N14B彼此耦接，使得分别在差动节点N14A与N14B上的电压可实质上平衡。图3A是表示根据本发明另一实施例的放大器14。在图2与图3A中，相同的元件以相同的参考标志来表示，因此，省略相关说明。在图3A的实施例中，抵销电路30取代图2的抵销电路20。抵销电路30包括晶体管T30、T31A与T31B。在此实施例中，晶体管T30、T31A与T31B以N型晶体管来实施。晶体管T30的源极耦接差动节点N14B，其漏极耦接差动节点N14A，且其栅极接收控制信号S30。晶体管T31A的源极耦接接地电压GND，其漏极耦接差动节点N14A，且其栅极接收控制信号S31A。晶体管T31B的源极耦接接地电压GND，其漏极耦接差动节点N14B，且其栅极接收控制信号S31B。当收发器装置I操作在测试模式下时，晶体管T30被控制信号S30导通，以平衡分别在差动节点N14A与N14B上的电压。此夕卜，晶体管T31A与T31B分别由控制信号S3 IA与S3 IB导通，以因应参考电压源来将差动节点N14A与N14B上的电压拉至一电压电平，例如，大约拉至接地电压GND的电压电平。当收发器装置I操作在测试模式时，由发射器11所产生的输出信号SllA与SllB可能也被传送至放大器14。输出信号SllA与SllB可分别通过电容器C21A、C21B、C22A与C22B以及输入晶体管T20A、T20B、T21A与T21B的寄生电容而传送至差动节点N14A与N14B。根据抵销电路20或30的平衡操作，分别在差动节点N14A与N14B上的电压实质上平衡，藉此减少由放大器的差动输入端IN14A与IN14B流至差动输出端0UT14A与0UT14B的漏电流。因此，在测试模式下，可精确地判定发射器11以及接收器混波单元12的效能。图3B是表示根据本发明又一实施例的放大器14。在图3A与图3B中，相同的元件以相同的参考标志来表示，因此，省略相关说明。在图3B的实施例中，放大器14更包括负载31。负载31耦接差动节点N14A与N14B以及差动输出端0UT14A与0UT14B。在图3B中，负载31包括一对负载晶体管T32A与T32B。在此实施例中，负载晶体管T32A与T32B以N型晶体管来实施。负载晶体管T32A与T32B的源极分别耦接差动节点N14A与N14B。负载晶体管T32A与T32B的漏极分别耦接差动输出端0UT14A与0UT14B。负载晶体管T32A与T32B的栅极彼此耦接在一起，且偏压VB30可提供至负载晶体管T32A与T32B的栅极。相似于图2的实施例，放大器14的开启/关闭状态由偏压VB20、VB21与VB30中至少一者来决定，因此，在此省略其操作的相关说明。图4是根据本发明一实施例的放大器14。在图3B与图4中，相同的元件以相同的参考标志来表示，因此，省略相关说明。在图4的实施例中，放大器14更包括负载40。负载40耦接于差动输入端IN14A与IN14B与差动输出端0UT14A与0UT14B之间。如图4所示，负载40包括电容器C40A与C40B、电阻器R40A、R40B、R41A与R41B、晶体管T40A、T40B、T41A与T41B、电流源CS40A与CS40B以及抵销电路410。参阅图4，抵销电路410包括晶体管 T42、T43A 与 T43B。在此实施例中，晶体管 T40A、T40B、T41A、T41B、T42、T43A 与 T43B 以N型晶体管来实施。如图4所示，晶体管T42的源极耦接差动输出端0UT14B，其漏极耦接差动输出端0UT14A，且其栅极接收控制信号S42。晶体管T43A的源极耦接接地电压GND，其漏极耦接差动输出端0UT14A，且其栅极接收控制信号S43A。晶体管T43B的源极耦接接地电压GND，其漏极耦接差动输出端0UT14B，且其栅极接收控制信号S43B。当收发器装置I操作在测试模式时，晶体管T42被控制信号S42导通，以平衡分别在差动输出端0UT14A与OUT 14B上的电压。此外，晶体管T43A与T43B分别由控制信号S43A与S43B导通，以因应参考电压源来将差动输出端0UT14A与0UT14B上的电压拉至一电压电平，例如，大约拉至接地电压GND的电压电平。抵销电路410有助于减少通过差动输出端0UT14A与0UT14B的漏电流信号。因此，通过抵销电路30与410的操作，由放大器14的差动输入端IN14A与IN14B至差动输出端0UT14A与0UT14B的漏电流更能有效地减少，藉此能提高在发射器11以及接收器混波单元12的效能判定上的精确度。上述负载40的元件形成具有共栅极结构的放大电路。在另一实施例中，作为此实施例中一示范例的抵销电路30可以图2的抵销电路20所取代。在一些实施例中，放大器14可具有差动互补结构，如图5所示。在图4与图5中，相同的元件以相同的参考标志来表示，因此，省略相关说明。在图5的实施例中，放大器14更包括负载50以及抵销电路51。负载50耦接一对差动节点N50A与N50B以及差动输出端0UT14A与0UT14B。在图5中，负载50包括一对负载晶体管T50A与T50B。在此实施例中，负载晶体管T50A与T50B以P型晶体管来实施。晶体管T50A与T50B的源极分别耦接差动节点N50A与N50B。负载晶体管T50A与T50B的漏极分别耦接差动输出端0UT14A与0UT14B。负载晶体管T50A与T50B的栅极彼此耦接在一起，且偏压VB50可提供至负载晶体管T50A与T50B的栅极。如图5所示，抵销电路51包括晶体管T51、T52A与T52B。在此实施例中，晶体管T51、T52A与T52B以P型晶体管来实施。晶体管T51的源极耦接差动节点N50B，其漏极耦接差动节点N50A，且其栅极接收控制信号S51。晶体管T52A的源极耦接供应电压VDD，其漏极耦接差动节点N50A，且其栅极接收控制信号S52A。晶体管T52B的源极耦接供应电压VDD，其漏极耦接差动节点N50B，且其栅极接收控制信号S52B。当收发器装置I操作在测试模式下时，晶体管T51被控制信号S51导通，以平衡分别在差动节点N50A与N50B上的电压。此夕卜，晶体管T52A与T52B分别由控制信号S52A与S52B导通，以因应供应电压VDD来将差动节点N50A与N50B上的电压拉至一电压电平，例如，大约拉至供应电压VDD的电压电平。在图5的放大器14中，除了负载50以及抵销电路51以外，其他元件的操作相同于图4的相关叙述，以决定放大器14的开启/关闭状态。因此，类似于图4的实施例，在图5中放大器14的开启/关闭状态由偏压VB20、VB21、VB30与VB50中至少一者来决定，因此省略其操作的相关叙述。在另一实施例中，此实施例的抵销电路51可以具有单一晶体管的抵销电路来取代，相似于图2的抵销电路20，但其单一晶体管是一 P型晶体管。根据抵销电路20或30的上述平衡操作以及抵销电路51的平衡操作，分别在差动节点N14A与N14B上的电压以及分别在差动节点N50A与N50B上的电压实质上平衡，藉此减少由放大器14的差动输入端IN14A与IN14B流至差动输出端0UT14A与0UT14B的漏电流。因此，在测试模式下，可精确地判定发射器11以及接收器混波单元12的效能。在图6中，十字点表示在测试模式中在不同频率上由具有抵销电路20的放大器14所引起的漏电流，而黑点表示在测试模式中在不同频率上由不具有任何抵销电路的放大器所引起的漏电流。参阅图6，当放大器14的抵销电路20执行上述平衡操作时，漏电流减少。举例来说，在频率2.45GHz，漏电流减少了 34dB。第7是表示根据本发明一实施例的回送路径电路13。为了清楚说明，图7显示天线单元10、放大器14、发射器11的功率放大器114以及接收器混波单元12。参阅图7，收发器装置I更包括电容器C70A与C70B。电容器C70A耦接于放大器14的差动输出端0UT14A与接收器混波单元12的差动输入端IN12A之间，而电容器C70B耦接于放大器14的差动输出端0UT14B与接收器混波单元12的差动输入端IN12B之间。回送路径电路13包括两条回送路径单元130A与130B。回送路径单元130A包括电容器C71A、C72A与C73A。电容器C72A与C73A串联耦接于共同节点NlOA与接收器混波单元12的差动输入端IN12A之间。电容器C71A耦接于电容器Cl2k与C73A之间的共同点与接地电压GND之间。回送路径单元130B包括电容器C71B、C72B与C73B。电容器C72B与C73B串联耦接于共同节点NlOB与接收器混波单元12的差动输入端IN12B之间。电容器C71B耦接于电容器C72B与C73B之间的共同点与接地电压GND之间。参阅图7，回送路径电路13在共同节点NlOA与NlOB以及差动输入端IN12A与IN12B上提供了高阻抗。因此，当收发器装置I操作在测试模式时，可消耗较少的电流。此外，由于在回送路径电路13中的电容器配置，当回送路径电路13工作时，放大器14的操作如同具有电压稱合的并联-并联回授(shunt-shunt feedback)。在图8中，十字点表示在测试模式中在不同频率上由具有抵销电路20的放大器14所引起的漏电流，而黑点表示在测试模式中在不同频率上通过回送路径电路13的漏电流。参阅图8，在测试模式下，由放大器14所引起的漏电流少于流经回送路径电路13的漏电流。例如，在频率2.45GHz,由放大器14所引起的漏电流少于流经回送路径电路13的漏电流22dB。因此，由放大器14所引起的漏电流不会影响回送路径电路13的操作。图9是表示根据本发明另一实施例的回送路径电路13。在图7与图9中，相同的元件以相同的参考标志来表示，因此，省略相关说明。在图9的实施例中，收发器装置I更包括电容器C90A与C90B。电容器C90A耦接于共同节点NlOA与放大器14的差动输入端IN14A之间，而电容器C90B耦接于共同节点NlOB与放大器14的差动输入端IN14B之间。电容器C90A与C90B用来对由功率放大器114至放大器14的信号做AC耦合以及DC阻绝。图10是表示根据本发明又一实施例的回送路径电路13。为了清楚说明，图10显示天线单元10、放大器14、发射器11的功率放大器114以及接收器混波单元12。参阅图10，收发器装置I更包括电容器C100A、C100B、C101A与C101B。电容器C100A耦接于共同节点NlOA与放大器14的差动输入端IN14A之间，而电容器C100B耦接于共同节点NlOB与放大器14的差动输入端IN14B之间。因此，放大器14的差动输入端IN14A与IN14B分别通过电容器C100A与C100B耦接共同节点NlOA与N10B。由于电容器C100A与C100B的配置，电容器C100A与C100B用来对由功率放大器114至放大器14的信号做AC耦合以及DC阻绝。电容器ClOlA耦接于放大器14的差动输出端0UT14A与接收器混波单元12的差动输入端IN12A之间，而电容器ClOlB耦接于放大器14的差动输出端0UT14B与接收器混波单元12的差动输入端IN12B之间。回送路径电路13包括两条回送路径单元130A’与130B’。回送路径单元130A’包括电容器C102A、C103A与C104A。电容器C103A与C104A串联耦接于放大器14的差动输入端IN14A与接收器混波单元12的差动输入端IN12A之间。电容器C102A耦接于电容器C103A与C104A之间的共同点与接地电压GND之间。回送路径单元130B’包括电容器C102B、C103B与C104B。电容器C103B与C104B串联耦接于放大器14的差动输入端IN14B与接收器混波单元12的差动输入端IN12B之间。电容器C102B耦接于电容器C103B与C104B之间的共同点与接地电压GND之间。参阅图10，回送路径电路13在放大器14的差动输入端IN14A与IN14B以及接收器混波单元12的差动输入端IN12A与IN12B上提供了高阻抗。因此，当收发器装置I操作在测试模式时，可消耗较少的电流。此外，由于在回送路径电路13中的电容器配置，当回送路径电路13工作时，放大器14的操作如同具有电压耦合的并联-并联回授。在上述第3图的实施例中，抵销电路30具有三个晶体管T30、T31A与T31B。在一些实施例中，抵销电路30的晶体管T30、T3IA与T3IB可构成为肋状结构(ribbingstructure)o如图11所示，晶体管T31A的源极以及漏极、晶体管T30的源极以及漏极、以及晶体管T31B的源极与漏极形成为肋状结构。电极El与E2分别作为晶体管T31A的源极以及漏极。电极E2、E4与E6作为晶体管T30的漏极，而极E3、E5、与E7作为晶体管T30的源极。电极E7与ES分别作为晶体管T31B的漏极以及源极。电极El E7以肋状结构来配置。本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视本发明的权利要求所界定者为准。
权利要求
1.一种放大器，其特征在于，该放大器包括: 一对第一输入晶体管，耦接于一对第一差动节点与一参考电压源之间，用以接收一对输入信号；以及 一第一抵销电路，耦接于该对第一差动节点之间，当该放大器关闭时，用以平衡分别在该对第一差动节点上的两电压。
2.如权利要求1所述的放大器，其特征在于，该第一抵销电路包括: 一第一晶体管，具有耦接该对第一差动节点中一者的第一电极、耦接该对第一差动节点中另一者的第二电极、以及接收一第一控制信号的控制电极； 其中，当该放大器关闭时，该第一晶体管由该第一控制信号导通，以平衡分别在该对第一差动节点上的两电压。
3.如权利要求2所述的放大器，其特征在于，该第一抵销电路包括: 一第二晶体管，具有耦接该参考电压源的一第一电极、耦接该对第一差动节点中一者的一第二电极、以及接收一第二控制信号的一控制电极；以及 一第三晶体管 ，具有耦接该参考电压源的一第一电极、耦接该对第一差动节点中另一者的一第二电极、以及接收一第三控制信号的一控制电极； 其中，该第二晶体管与该第三晶体管分别由该第二控制信号与该第三控制信号导通，以因应该参考电压源来将分别在该对第一差动节点上的两电压拉至一电压位准。
4.如权利要求3所述的放大器，其特征在于，该第二晶体管的第一电极与第二电极、该第一晶体管的第一电极与第二电极、以及该第三晶体管的第一电极与第二电极形成为肋状结构。
5.如权利要求1所述的放大器，其特征在于，该放大器另包含一第一负载，稱接该对第一差动节点以及该放大器的一对差动输出端。
6.如权利要求5所述的放大器,其特征在于,该第一负载包括: 一第一负载晶体管，具有耦接该对第一差动节点中一者的一第一电极、耦接该对差动输出端中一者的一第二电极，以及一控制电极；以及 一第二负载晶体管，具有耦接该对第一差动节点中另一者的一第一电极、耦接该对差动输出端中另一者的一第二电极，以及一控制电极； 其中，当该第一负载晶体管与该第二负载晶体管关闭时，该放大器关闭。
7.如权利要求5所述的放大器，其特征在于，该第一负载包括一具有共栅极结构的一放大电路。
8.如权利要求5所述的放大器，其特征在于，该放大器更包括: 一对第二输入晶体管，耦接于一对第二差动节点与一供应电压源之间，用以接收该对输入信号； 一第二负载，耦接该对第二差动节点以及该对差动输出端；以及 一第二抵销电路，耦接于该对第二差动节点之间，当该放大器关闭时，用以平衡分别在该对第二差动节点上的两电压。
9.如权利要求8所述的放大器，其特征在于，该放大器的开启/关闭状态由提供至该第一负载或第二负载的至少一偏压所决定。
10.一种收发器装置，可操作在一测试模式以及一标准模式，其特征在于，该收发器装置包括: 一天线单兀，用以接收一射频输入信号以产生一对输入信号且接收一对输出信号以产生一射频输出信号； 一发射器，具有分别耦接该天线单元于一第一共同节点以及一第二共同节点的一对第一差动输出端，用以提供该对输出信号； 一放大器，具有分别耦接该天线单元于该第一共同节点与第二共同节点的一对第一差动输入端，用以接收该对输入信号，且对该对输入信号执行一放大操作； 一接收器混波单元，具有耦接该放大器的一对第二差动输入端，用以接收来自该放大器经放大后的该对输入信号；以及 一回送路径电路，耦接于该第一共同节点与第二共同节点以及该接收器混波单元的该对第二差动输入端之间； 其中，该放大器包括: 一对第一输入晶体管，稱接于一对第一差动节点与一参考电压源之间，用以接收该对输入信号；以及 一第一抵销电路，耦接于该对第一差动节点之间，当该收发器装置操作在该测试模式时，用以平衡分别在该对第一差动节点上的两电压。
11.如权利要求10所述的收发器装置，其特征在于，该第一抵销电路包括: 一第一晶体管，具有耦接该对第一差动节点中一者的一第一电极、耦接该对第一差动节点中另一者的一第二电极、以及接收一第一控制信号的一控制电极； 其中，当该收发器装置操作在该测试模式时，该第一晶体管由该第一控制信号导通，以平衡分别在该对第一差动节点上的两电压。
12.如权利要求11所述的收发器装置，其特征在于，该第一抵销电路包括: 一第二晶体管，具有耦接该参考电压源的一第一电极、耦接该对第一差动节点中一者的一第二电极、以及接收一第二控制信号的一控制电极；以及 一第三晶体管，具有耦接该参考电压源的一第一电极、耦接该对第一差动节点中另一者的一第二电极、以及接收一第三控制信号的一控制电极； 其中，当该收发器装置操作在该测试模式时，该第二晶体管与该第三晶体管分别由该第二控制信号与该第三控制信号导通，以因应该参考电压源来将分别在该对第一差动节点上的两电压拉至一电压位准。
13.如权利要求12所述的收发器装置，其特征在于，该第二晶体管的第一电极与第二电极、该第一晶体管的第一电极与第二电极、以及该第三晶体管的第一电极与第二电极形成为肋状结构。
14.如权利要求10所述的收发器装置，其特征在于，该收发器装置另包含一第一负载，耦接该对第一差动节点以及该放大器的一对差动输出端。
15.如权利要求14所述的收发器装置，其特征在于，该第一负载包括: 一第一负载晶体管，具有耦接该对第一差动节点中一者的一第一电极、耦接该放大器的该对第二差动输出端中一者的一第二电极，以及一控制电极；以及 一第二负载晶体管，具有耦接该对第一差动节点中另一者的一第一电极、耦接该放大器的该对第二差动输出端中另一者的一第二电极，以及一控制电极；其中，当该等第一负载晶体管与该第二负载晶体管导通时，该收发器装置操作在标准模式，而当该等第一晶体管与该第二负载晶体管关闭时，该收发器装置操作在测试模式。
16.如权利要求14所述的收发器装置,其特征在于,该第一负载包括一具有一共栅极结构的放大电路。
17.如权利要求14所述的收发器装置，其特征在于，该放大器更包括: 一对第二输入晶体管，耦接于一对第二差动节点与一供应电压源之间，用以接收该对输入信号； 一第二负载，耦接该对第二差动节点以及该放大器的该对第二差动输出端；以及 一第二抵销电路，耦接于该对第二差动节点之间，当该收发器装置操作在该测试模式时，用以平衡分别在该对第二差动节点上的两电压。
18.如权利要求17所述的收发器装置，其特征在于，该收发器装置操作在该标准模式或该测试模式由提供至该第一负载或第二负载的至少一偏压所决定。
19.如权利要求10所述的收发器装置，其特征在于，该回送路径电路包括: 一第一回送路径单兀，包括一第一电容器、一第二电容器以及一第三电容器，其中，该第一电容器与该第二电容器串联耦接于该第一共同节点与该接收器混波单元的该对第二差动输入端中一者之间，且该第三电容器稱接于该第一电容器与该第二电容器之间的一共同点与一参考接地之间；以及 一第二回送路径单元，包括一第四电容器、一第五电容器以及一第六电容器，其中，该第四电容器与该第五电容器串联耦接于该第二共同节点与该接收器混波单元的该对第二差动输入端中另一者之间，且该第六电容器稱接于该第四电容器与该第五电容器之间的一共同点与该参考接地之间。
20.如权利要求19所述的收发器装置，其特征在于，该收发器装置更包括: 一第七电容器，耦接于该第一共同节点与该放大器的该对第一差动输入端的一者之间；以及 一第八电容器，耦接于该第二共同节点与该放大器的该对第一差动输入端的另一者之间。
21.如权利要求10所述的收发器装置，其特征在于，当该回送路径电路工作时，该放大器操作如同具有电压耦合的并联-并联回授。
22.如权利要求10所述的收发器装置，其特征在于，该回送路径电路在该第一共同节点与该第二共同节点以及该接收器混波单元的该对第二差动输入端上提供了高阻抗。
23.如权利要求10所述的收发器装置，其特征在于，该收发器装置更包括: 一第一电容器，具有耦接该第一共同节点的一第一端以及耦接该放大器的该对第一差动输入端的一者的一第二端；以及 一第二电容器，具有耦接该第二共同节点的一第一端以及耦接该放大器的该对第一差动输入端的另一者的一第二端； 其中，该回送路径电路包括: 一第一回送路径单兀，包括一第三电容器、一第四电容器以及一第五电容器，该第三电容器与该第四电容器串联耦接于该放大器的该对第一差动输入端中一者与该接收器混波单元的该对第二差动输入端中一者之间，且该第五电容器耦接于该第三电容器与该第四电容器之间的一共同点与一参考接地之间；以及 一第二回送路径单兀，包括一第六电容器、一第七电容器以及一第八电容器，该第六电容器与该第七电容器串联耦接于该放大器的该对第一差动输入端中另一者与该接收器混波单元的该对第二差动输入端中另一者之间， 且该第八电容器耦接于该第六电容器与该第七电容器之间的一共同点与该参考接地之间。
全文摘要
本发明提供一种放大器，其包括一对第一输入晶体管以及一第一抵销电路。该对第一输入晶体管耦接于一对第一差动节点与一参考电压源之间，用以接收一对输入信号。第一抵销电路耦接于该对第一差动节点之间，当放大器关闭时，该抵销电路用以平衡分别在第一差动节点上的两电压。本发明另提供一种收发器装置。本发明的放大器及收发器装置能够在放大器关闭时平衡放大器的多个差动节点上的电压。
文档编号H04B1/40GK103219960SQ20121043088
公开日2013年7月24日 申请日期2012年11月1日 优先权日2011年11月1日
发明者施宜兴, 钟元鸿 申请人:联发科技股份有限公司