一种SOI精细掩模版及其制作方法与流程

本发明涉及microoled(microorganiclight-emittingdiode，微型有机发光二极管)显示技术领域，特别涉及一种soi精细掩模版及其制作方法。

背景技术：

microoled因小尺寸(0.1”～1.x”，通常需要配合光学进行放大)、高分辨率、高ppi(5000ppi以上)、响应速度极快(低于50us)、对比度高(大于10000：1)、色域较高(85％以上)和亮度高(彩色2000～3000nits，单色5000～10000nits)等特点被用于vr/ar微显示领域。

目前oled的主流制作方式是使用fmm(finemetalmask)蒸镀技术，即利用像素级开孔的铟瓦(invar)合金作为蒸镀遮罩，将rgb有机发光材料沉积到rgb像素区域，实现rgb像素各自发光。但是，目前fmm技术难以做出开口小于10um的遮罩，使得rgb像素各自发光的显示技术难以运用在microoled微显示器件中。同时，当前microoled微显示器件采用的woled+cf方案限于cf透过率低，器件亮度低，导致vr/ar产品难以满足户外高亮使用场景下的使用需求(通常需要牺牲功耗和材料寿命)。

因此，研究一种适用于microoled的soi(silicon-on-insulator，即绝缘衬底上的硅)精细掩模版显得尤为重要。

技术实现要素：

本发明公开了一种soi精细掩模版及其制作方法，用于制作microoled器件，并且该掩模版整体应力小、变形量小，有效避免了蒸镀过程中因掩模版与基板贴合不紧密导致的阴影效应。

为达到上述目的，本发明提供以下技术方案：

一方面，本发明提供一种soi精细掩模版，包括多个掩膜单元，所述掩膜单元具有承载区和开孔区，所述承载区围绕所述开孔区；

所述掩膜单元包括：

硅基底层，所述硅基底层与所述开孔区对应的部位开设有第一通孔；

填充于所述硅基底层的填充层；

形成于所述硅基底层一侧且远离所述填充层的氧化硅绝缘层，所述氧化硅绝缘层与所述开孔区对应的部位开设有第二通孔，所述第二通孔靠近所述氧化硅绝缘层的开口在所述硅基底层的正投影覆盖所述第一通孔靠近所述氧化硅绝缘层的开口在所述硅基底层的正投影；

形成于所述氧化硅绝缘层背离所述硅基底层的硅器件层，所述硅器件层上与所述开孔区对应的部位开设有多个第三通孔，所述第三通孔的尺寸小于所述第二通孔的尺寸。

soi精细掩膜蒸镀技术利用特殊的绝缘体硅刻蚀工艺，可做出开口小于5um的finemask(简称fm)。上述soi精细掩模版包括多个重复的掩膜单元，其中每个掩膜单元具有承载区和开孔区，承载区围绕开孔区；每个掩膜单元包括硅基底层、填充层、氧化硅绝缘层和硅器件层，硅基底层、氧化硅绝缘层与开孔区对应的部位分别开设第一通孔和第二通孔，第二通孔靠近氧化硅绝缘层的开口在硅基底层的正投影覆盖第一通孔靠近氧化硅绝缘层的开口在硅基底层的正投影，即在氧化硅绝缘层与硅基底层的接触面处，第二通孔的开口大于或者等于第一通孔的开口，防止有机发光材料在硅基底层上沉积；通过设计soi精细掩模版的硅器件层开孔，利用硅基光刻工艺形成蒸镀掩膜遮罩的第三通孔，使得有机发光材料可以透过第三通孔精准沉积在基板上，第三通孔的尺寸小于第二通孔，具体地第三通孔尺寸小于5um，形成超高分辨率microoled显示器件；承载区对应的硅基底层作为该掩膜版的支撑结构，每个支撑结构中设置填充层，有效避免了掩模版应力过大导致易碎的问题、变形量过大导致在蒸镀过程中掩模版与基板贴合不紧密所致的阴影效应。

因此，利用该掩模版蒸镀出来的rgb自发光microoled器件亮度可达10000nit以上、ppi可达5000以上，极大满足vr/ar户外高亮使用场景的需求。其次，通过soi的特殊设计，避免了复杂的张网工艺，并且掩模版整体应力小、变形量小，有效避免了蒸镀过程中因掩模版与基板贴合不紧密导致的阴影效应。

可选地，所述硅基底层的厚度大于所述硅器件层的厚度。

可选地，所述填充层内的填充物包括聚酰亚胺。

可选地，所述填充层的形状为矩形或者倒梯形。

可选地，所述soi精细掩模版自中心区域至边缘区域，每个掩膜单元中的填充层宽度逐渐减小。

可选地，靠近所述soi精细掩模版边缘区域的硅基底层宽度大于靠近所述soi精细掩模版中心区域的硅基底层宽度。

可选地，沿所述硅器件层至所述硅基底层，所述第一通孔的尺寸逐渐增大。

可选地，所述第一通孔的孔壁与所述硅基底层背离所述氧化硅绝缘层的表面所成角度范围为30～70°。

可选地，所述掩膜单元还具有预留区，所述预留区位于所述承载区和所述开孔区之间，且所述预留区围绕所述开孔区，所述承载区围绕所述预留区；

所述硅基底层与所述预留区以及所述开孔区对应的部位开设有所述第一通孔；

所述氧化硅绝缘层与所述预留区以及所述开孔区对应的部位开设有所述第二通孔。

另一方面，本发明还提供一种如上述方案中任一种所述的soi精细掩模版的制作方法，包括：

利用气相沉积法在soi顶底双面先沉积氧化硅，再沉积氮化硅；其中：soi顶层为硅器件层，底层为硅基底层，中层为氧化硅绝缘层；

soi底部曝光、显影形成图案，干法刻蚀去除碳化硅和氧化硅；

湿法刻蚀去掉所述图案对应位置的硅基底层形成第一通孔；

酸溶液去除soi上下层的氮化硅；

soi顶部曝光、显影、干法刻蚀在硅器件层形成第三通孔；

soi底部曝光、显影、干刻在硅基底层形成深孔，并在深孔中填充填充物以形成填充层；

利用氢氟酸去除soi的硅器件层、氧化硅绝缘层和硅基底层的全部氧化硅，形成第二通孔。

可选地，所述湿法刻蚀去掉所述图案对应位置的硅基底层形成第一通孔还包括：所述第一通孔的孔壁在硅基底层形成坡度，以使所述第一通孔的孔壁与所述硅基底层背离所述氧化硅绝缘层的表面所成角度范围为30～70°。

附图说明

图1为本发明实施例提供的一种soi精细掩膜版整体剖面示意图；

图2为本发明实施例提供的一种soi精细掩膜版中掩膜单元的剖面示意图；

图3为硅基底层厚度为100um时，soi精细掩膜版变形量等效分布图；

图4为硅基底层厚度为300um时，soi精细掩膜版变形量等效分布图；

图5为硅基底层厚度为700um时，soi精细掩膜版变形量等效分布图；

图6为硅基底层厚度为1000um时，soi精细掩膜版变形量等效分布图；

图7为本发明实施例提供的一种soi精细掩模版的制作方法的示意图；

图8a-图8h为图2中结构的膜层制备示意。

图标：1-硅基底层；2-填充层；3-氧化硅绝缘层；4-硅器件层。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1至图2所示，本发明实施例提供了一种soi精细掩模版，包括多个掩膜单元，掩膜单元具有承载区和开孔区，承载区围绕开孔区；掩膜单元包括：硅基底层1，硅基底层1与开孔区对应的部位开设有第一通孔；填充于硅基底层1的填充层2；形成于硅基底层1一侧且远离填充层2的氧化硅绝缘层3，氧化硅绝缘层3与开孔区对应的部位开设有第二通孔，第二通孔靠近氧化硅绝缘层3的开口在硅基底层1的正投影覆盖第一通孔靠近氧化硅绝缘层3的开口在硅基底层1的正投影；形成于氧化硅绝缘层3背离硅基底层1的硅器件层4，硅器件层4上与开孔区对应的部位开设有多个第三通孔，第三通孔的尺寸小于第二通孔的尺寸。

soi精细掩膜蒸镀技术利用特殊的绝缘体硅刻蚀工艺，可做出开口小于5um的finemask(简称fm)。上述soi精细掩模版包括多个重复的掩膜单元，其中每个掩膜单元具有承载区和开孔区，承载区围绕开孔区；每个掩膜单元包括硅基底层1、填充层2、氧化硅绝缘层3和硅器件层4，硅基底层1、氧化硅绝缘层3与开孔区对应的部位分别开设第一通孔和第二通孔，第二通孔靠近氧化硅绝缘层3的开口在硅基底层1的正投影覆盖第一通孔靠近氧化硅绝缘层3的开口在硅基底层1的正投影，即在氧化硅绝缘层3与硅基底层1的接触面处，第二通孔的开口大于或者等于第一通孔的开口，防止有机发光材料在硅基底层1上沉积；通过设计soi精细掩模版的硅器件层4开孔，利用硅基光刻工艺形成蒸镀掩膜遮罩的第三通孔，使得有机发光材料可以透过第三通孔精准沉积在基板上，第三通孔的尺寸小于第二通孔，具体地第三通孔尺寸小于5um，形成超高分辨率microoled显示器件；承载区对应的硅基底层1作为该掩膜版的支撑结构，每个支撑结构中设置填充层2，有效避免了掩模版应力过大导致易碎的问题、变形量过大导致在蒸镀过程中掩模版与基板贴合不紧密所致的阴影效应。

因此，利用该掩模版蒸镀出来的rgb自发光microoled器件亮度可达10000nit以上、ppi可达5000以上，极大满足vr/ar户外高亮使用场景的需求。其次，通过soi的特殊设计，避免了复杂的张网工艺，并且掩模版整体应力小、变形量小，有效避免了蒸镀过程中因掩模版与基板贴合不紧密导致的阴影效应。

可选地，硅基底层1的厚度大于硅器件层4的厚度。

一种可能实现的方式中，硅基底层1厚度远大于硅器件层4，形成较厚的掩模版支撑结构。具体地，硅器件层4厚度2～20um，其上设置多个与微显示屏像素排列、像素尺寸相对应的小开孔即第三通孔，开孔尺寸1～5um；氧化硅绝缘层3厚度0.1～5um，其上设置与微显示屏尺寸相对应的大开孔即第二通孔，尺寸0.1英寸～2英寸，第二通孔之间由硅基底层1支撑，宽度1000～2000um；

可选地，填充层2内的填充物包括聚酰亚胺。

需要说明的是，硅基底层1开孔填充高收缩率的物质(耐高温有机物)，如聚酰亚胺(polyimide，简称pi)等，开孔宽度500～1000um，开孔深度不大于硅基底层1厚度。

可选地，填充层2的形状为矩形或者倒梯形。

需要说明的是，填充层2的形状可以根据掩模版局部应力的分布设计为矩形、倒梯形等形状。

可选地，soi精细掩模版自中心区域至边缘区域，每个掩膜单元中的填充层2宽度逐渐减小。

另外，根据掩模版中间应力大、两边应力小的特点，可以将填充层2宽度设计为中间的掩膜单元宽度大、两边的掩膜单元宽度小。

可选地，靠近soi精细掩模版边缘区域的硅基底层1宽度大于靠近soi精细掩模版中心区域的硅基底层1宽度。

相应的，掩模版边缘的硅基底层1作为掩模版的重要支撑结构，可以将掩模版中硅基底层1的宽度设计为掩模版边缘的硅基底层1宽度大，中间的硅基底层1宽度小。基于该soi精细掩模版的硅基底层1起到整张mask的支撑作用，其厚度极大影响掩膜版的应力和变形量，厚度过大工艺上难以实现(具体为湿刻工艺难以形成精确坡度角的底部开孔)，厚度过小掩模版局部应力过大容易破碎。通过模拟，硅基底层1宽度500um的条件下，模拟其厚度100、300、700和1000um时，整张掩模版应力及变形量变化(见下表)，优选设计硅基底层1厚度800～1000um。

可选地，沿硅器件层4至硅基底层1，第一通孔的尺寸逐渐增大。

一种可能实施的方式中，如图2所示，自上至下，第一通孔的尺寸逐渐增大，即硅基底层1设置斜坡，斜坡倾斜角小于蒸镀腔体结构的蒸镀角，有效避免蒸镀角过大导致的有机材料无法透过遮罩孔洞的问题；另外，可根据特定的蒸镀腔体结构设计不同的掩模版坡度倾斜角。

可选地，第一通孔的孔壁与硅基底层1背离氧化硅绝缘层3的表面所成角度范围为30～70°。

可选地，掩膜单元还具有预留区，预留区位于承载区和开孔区之间，且预留区围绕开孔区，承载区围绕预留区；

硅基底层1与预留区以及开孔区对应的部位开设有第一通孔；

氧化硅绝缘层3与预留区以及开孔区对应的部位开设有第二通孔。

需要说明的是，开孔区与承载区之间设有预留区，即预留出非开孔区，宽度50～500um。该区域可防止硅基底层1的斜坡倾斜角难以匹配腔体结构的蒸镀角时，保证像素微孔区内都可以蒸镀到oled材料。

另一方面，如图7所示，基于同一发明构思本发明还提供一种如上述方案中任一种soi精细掩模版的制作方法，包括：

利用气相沉积法在soi顶底双面先沉积氧化硅，再沉积氮化硅；其中：soi顶层为硅器件层4，底层为硅基底层1，中层为氧化硅绝缘层3；

soi底部曝光、显影形成图案，干法刻蚀去除碳化硅和氧化硅；

湿法刻蚀去掉图案对应位置的硅基底层1形成第一通孔；

酸溶液去除soi上下层的氮化硅；

soi顶部曝光、显影、干法刻蚀在硅器件层4形成第三通孔；

soi底部曝光、显影、干刻在硅基底层1形成深孔，并在深孔中填充填充物以形成填充层2；

利用氢氟酸去除soi的硅器件层4、氧化硅绝缘层3和硅基底层1的全部氧化硅，形成第二通孔。

可选地，湿法刻蚀去掉图案对应位置的硅基底层1形成第一通孔还包括：第一通孔的孔壁在硅基底层1形成坡度，以使第一通孔的孔壁与硅基底层1背离氧化硅绝缘层3的表面所成角度范围为30～70°。

一种可能实现的方式中，上述soi精细掩膜版采用硅基光刻工艺制作，制作方法详述如下(详见图8a-8h)：

1)利用cvd工艺在soi顶底双面先沉积sio，再沉积sin；

2)soi底部曝光、显影形成图案，干法刻蚀去除sin和sio；

3)利用sin与si不同刻蚀比的特点，湿法刻蚀去掉图案对应位置的硅基底层1；利用湿刻工艺的各向同性，可在硅基底层1形成坡度。坡度角可根据具体工艺参数在30～70°范围内自由实现；

4)酸溶液去除soi上下层sin；

5)利用sio和si不同刻蚀比的特点。soi顶部曝光、显影、干法刻蚀在硅器件层4形成像素级微孔；

6)利用sio和si不同刻蚀比的特点。soi底部曝光、显影、干刻在硅基底层1形成深孔，并在深孔中填充高收缩率的物质(耐高温有机物，如聚酰亚胺)，起应力释放作用；

7)利用氢氟酸去除soi的硅器件层4、氧化硅绝缘层3和硅基底层1的全部氧化硅，形成通孔，完成soi精细掩膜版的制作。

该掩膜版的特殊加工工艺，较传统的张网工艺简单易行，降低成本。

显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。