防止光刻对准偏移的成膜方法

防止光刻对准偏移的成膜方法
【技术领域】
[0001]本发明涉及一种半导体集成电路领域，特别是涉及一种全新的防止光刻对准偏移的成膜方法。
【背景技术】
[0002]金属铝工艺对半导体器件的特性有着至关重要的影响，尤其是器件的导电电阻。由于半导体工艺集成化趋势，半导体芯片的性能也越来越丰富，伴随而来的就是半导体芯片的集成化度导致的电路集中，集成工艺越来越复杂，对成膜工艺要求越来越严格。在成膜工艺过程中，普遍采用PVD(物理气相沉积)工艺成膜方法。由于目前PVD工艺成膜过程中存在相当严重的shadow效应，很容易导致成膜两边与成膜中心的膜质分布不同，从而导致在后续的光刻过程中影响模板的对准效果，导致光刻工艺偏移(如图1所示，PVD成膜Shadow效应导致左边靠左较厚，右边靠右较厚，从而导致对准偏移(OVL shift)) ο
[0003]如图2所示，现有的铝(Al)工艺在130nm工艺中在mark位置成膜分布不均衡，导致光刻过程中对准(over lay)有偏差，严重影响图形精准度。如在130nm工艺上对准(OVL)mark周边有差，但是中心位置无偏差(如图2A、2B)。
[0004]因此，急需研发一种能防止光刻对准偏移的成膜方法，以解决现有Al工艺张的光刻工艺偏移等问题。

【发明内容】

[0005]本发明要解决的技术问题是提供一种防止光刻对准偏移的成膜方法。通过该方法，能防止金属铝成膜偏移现象。
[0006]为解决上述技术问题，本发明的防止光刻对准偏移的成膜方法(特别是防止光刻对准偏移Al成膜工艺方法)，包括步骤:
[0007](I)在基板上形成阻挡层(该阻挡层可作为底层)；
[0008](2)在阻挡层上形成第一铝膜；
[0009](3)刻蚀第一铝膜；
[0010](4)在刻蚀后的第一铝膜上形成第二铝膜；
[0011](5)在第二铝膜上进行TiN成膜。
[0012]所述步骤⑴中，基板包括:待形成铝膜的基板，如硅基板；阻挡层的材质包括:TiN0
[0013]所述步骤⑵中，第一铝膜的材质包括:AlCu，其中，Cu(铜)的质量含量为0.01%?5% ;形成第一铝膜的方法，包括:物理溅射成膜的方法；其中，该物理溅射成膜的方法中的工艺参数优选如下:
[0014]溅射温度200?300°C，压力I?lOtorr，溅射功率10?15kw ；
[0015]步骤(2)中，第一铝膜的厚度优选为本发明成膜方法中的所需总铝膜厚度的1/2?2/3，如可为100?800埃。
[0016]所述步骤(3)中，刻蚀的方法包括:等离子体(plasma)轰击的方法；刻蚀的程度优选为刻蚀掉本发明成膜方法中的所需总铝膜厚度的5%?10%，如刻蚀掉10?30埃；刻蚀的温度优选为10?500°C，刻蚀的压力优选为I?lOtorr。
[0017]所述步骤(4)中，第二铝膜的材质包括:AlCu，其中，Cu(铜)的质量含量为
0.01%?5% ；
[0018]形成第二铝膜的方法，包括:物理溅射成膜的方法；其中，该物理溅射成膜的方法中的工艺参数优选如下:
[0019]溅射温度350?450°C，压力I?lOtorr，溅射功率10?15kw。
[0020]步骤(4)中，第二铝膜的厚度优选为本发明成膜方法中的所需总铝膜厚度的(1/3 ?1/2)+10%，如可为 100 ?800 埃。
[0021]由于PVD(物理气相沉积)成膜阴影效应，即原子由中心向外呈发散状发射成膜，从而导致衬底接受的原子运动路径与衬底呈非垂直现象。本发明采用成膜过程中增加等离子体(Plasma)处理，将成膜形成的偏移形成的膜厚通过等离子体(plasma)磨平，然后，通过再次高温成膜覆盖plasma造成的表面损伤，从而能使本发明达到防止成膜偏移现象，由此预防由于在后续光刻过程中导致对追偏移，从而导致产品图形偏离，引起后续刻蚀残留，直接引起广品良率下降。
【附图说明】
[0022]下面结合附图与【具体实施方式】对本发明作进一步详细的说明:
[0023]图1是PVD成膜阴影效应的模拟图；
[0024]图2是阴影效应造成的铝成膜引起的图形中心位置偏移示意图；其中，图2A显示标准成膜填充形状，图2B显示阴影效应成膜填充形状；
[0025]图3是成膜基板；
[0026]图4是阻挡层形成后的示意图；
[0027]图5是第一铝膜形成后的示意图；
[0028]图6是等离子体处理后的示意图；
[0029]图7是第二铝膜和TiN膜形成后的示意图。
[0030]图中附图标记说明如下:
[0031 ] I为阻挡层，2为第一铝膜，3为第二铝膜，4为TiN膜。
【具体实施方式】
[0032]本发明的防止光刻对准偏移的成膜方法(防止光刻对准偏移Al成膜工艺方法)，包括步骤:
[0033](I)按照常规工艺，在如图3所示的基板(如待形成铝膜的硅基板)上形成阻挡层I (如图4所示)；
[0034]其中，该阻挡层I可作为底层，且该阻挡层I的材质可为TiN。
[0035](2)以物理溅射成膜的方法在阻挡层I上形成第一铝膜2 (如图5所示)；
[0036]其中，该物理溅射成膜的方法中的工艺参数可如下:
[0037]溅射温度(低温)200?300°C，压力I?lOtorr，溅射功率10?15kw ；
[0038]第一铝膜2的材质可为AlCu，其中，Cu的质量含量为0.01%?5%;第一铝膜2的厚度可为本实施例成膜方法中的所需总铝膜厚度(即本实施例的第一铝膜2与第二铝膜3的总厚度)的1/2?2/3，如可为100?800埃。
[0039](3)以等离子体(plasma)轰击的方法刻蚀第一铝膜2 (如图6所示)；
[0040]其中，刻蚀的程度可为刻蚀掉本发明成膜方法中的所需总铝膜厚度的5%?10%，如刻蚀掉10?30埃；刻蚀的温度可为10?500°C，刻蚀的压力可为I?lOtorr。
[0041](4)在刻蚀后的第一铝膜2上，以物理溅射成膜的方法形成第二铝膜3 ;
[0042]其中，该物理溅射成膜的方法中的工艺参数可如下:
[0043]溅射温度(高温)350?450°C，压力I?lOtorr，溅射功率10?15kw。
[0044]第二铝膜3的材质可为AlCu，其中，Cu的质量含量为0.01%?5%;第二铝膜3的厚度可为本实施例成膜方法中的所需总铝膜厚度的(1/3?1/2)+10%，如可为100?800埃。
[0045](5)按照常规工艺，在第二铝膜3上进行TiN成膜，即形成TiN膜4 (如图7所示)。
[0046]按照上述操作，通过增加的等离子体处理以及再次高温成膜覆盖等离子体处理所造成的表面损伤等，能防止金属铝成膜偏移现象，预防产品良率下降。
【主权项】
1.一种防止光刻对准偏移的成膜方法，其特征在于，包括步骤: (1)在基板上形成阻挡层； (2)在阻挡层上形成第一铝膜； (3)刻蚀第一铝膜； (4)在刻蚀后的第一铝膜上形成第二铝膜； (5)在第二铝膜上进行TiN成膜。
2.如权利要求1所述的方法，其特征在于:所述步骤(I)中，基板包括:硅基板；阻挡层的材质包括:TiN。
3.如权利要求1所述的方法，其特征在于:所述步骤(2)中，第一铝膜的材质包括:AlCu;其中，Cu的质量含量为0.01%?5% ； 形成第一铝膜的方法，包括:物理溅射成膜的方法； 第一铝膜的厚度为所述成膜方法中的所需总铝膜厚度的1/2?2/3。
4.如权利要求3所述的方法，其特征在于:所述物理溅射成膜的方法中的工艺参数如下:溅射温度200?300°C，压力I?lOtorr，溅射功率10?15kw。
5.如权利要求1或3所述的方法，其特征在于:所述步骤(2)中，第一铝膜的厚度为100 ?800 埃。
6.如权利要求1所述的方法，其特征在于:所述步骤(3)中，刻蚀的方法包括:等离子体轰击的方法； 刻蚀的程度为刻蚀掉所述成膜方法中的所需总铝膜厚度的5%?10% ; 刻蚀的温度为10?500°C，刻蚀的压力为I?lOtorr。
7.如权利要求1或6所述的方法，其特征在于:所述步骤(3)中，刻蚀的程度为刻蚀掉10?30埃。
8.如权利要求1所述的方法，其特征在于:所述步骤(4)中，第二铝膜的材质包括:AlCu，其中，Cu的质量含量为0.01%?5% ； 形成第二铝膜的方法，包括:物理溅射成膜的方法； 第二铝膜的厚度为所述成膜方法中的所需总铝膜厚度的(1/3?1/2)+10%。
9.如权利要求8所述的方法，其特征在于:所述物理溅射成膜的方法中的工艺参数如下:溅射温度350?450°C，压力I?lOtorr，溅射功率10?15kw。
10.如权利要求1或8所述的方法，其特征在于:所述步骤(4)中的第二铝膜的厚度为100 ?800 埃。
【专利摘要】本发明公开了一种防止光刻对准偏移的成膜方法，包括步骤：1)在基板上形成阻挡层；2)在阻挡层上形成第一铝膜；3)刻蚀第一铝膜；4)在刻蚀后的第一铝膜上形成第二铝膜；5)在第二铝膜上进行TiN成膜。本发明能达到防止成膜偏移现象，由此预防由于在后续光刻过程中导致对追偏移，从而导致产品图形偏离，引起后续刻蚀残留，直接引起产品良率下降。
【IPC分类】C23C14-54
【公开号】CN104532205
【申请号】CN201410856771
【发明人】刘善善
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2015年4月22日
【申请日】2014年12月29日