一种改善CIS产品SFQR和ESFQR工艺的制作方法

本发明涉及半导体制造，具体为一种改善cis产品sfqr和esfqr工艺。

背景技术：

1、外延生长是指在单晶衬底(基片)上生长一层有一定要求的、与衬底晶向相同的单晶层，犹如原来的晶体向外延伸了一段，外延生长技术发展于50年代末60年代初，当时，是为了制造高频大功率器件，需要减小集电极串联电阻，又要求材料能耐高压和大电流，因此需要在低阻值衬底上生长一层薄的高阻外延层，外延生长的新单晶层可在导电类型、电阻率等方面与衬底不同，还可以生长不同厚度和不同要求的多层单晶，从而大大提高器件设计的灵活性和器件的性能，外延工艺还广泛用于集成电路中的pn结隔离技术和大规模集成电路中改善材料质量方面。

2、目前外延层生长过程中，几何参数sfqr和esfqr的数值大小会严重影响器件的线宽工艺及良率，针对cis产品，需要解决边缘sfqr及esfqr较差问题，<100>主晶向的12寸晶圆sfqr/esfqr问题主要产生在<110>面晶向位置，此处外延层生长速率较快，导致几何参数恶化。

技术实现思路

1、本发明的目的在于提供一种改善cis产品sfqr和esfqr工艺，以改善上述背景技术中提出的目前外延层生长过程中，几何参数sfqr和esfqr的数值大小会严重影响器件的线宽工艺及良率，针对cis产品，需要解决边缘sfqr及esfqr较差问题，<100>主晶向的12寸晶圆sfqr/esfqr问题主要产生在<110>面晶向位置，此处外延层生长速率较快，导致几何参数恶化的问题。

2、为实现上述目的，本发明提供如下技术方案：一种改善cis产品sfqr和esfqr工艺，其改善的方法包括以下步骤：

3、s1、首先需要进行实时准备好相应的cis产品器件，并且将cis产品器件的线路进行实时准确的连接固定，并且检查线路的导通情况后进行实时操作，通过优化cis产品器件功率配比，控制cis产品边缘的外延层的生长速率，以及控制cis产品衬底前置的形貌。s2、然后实现对cis产品边缘进行实时管控，使得cis产品边缘的外延层和衬底的配合度能够达到更高，通过使衬底和外延层达到高度匹配，从而优化cis产品几何参数sfqr/esfqr。

4、优选的，所述优化前esfqr工艺的功率配比数值分别cis产品底部为55.5％，cis产品内部为14.1％，且cis产品外部为16.7％。

5、优选的，所述优化后esfqr工艺的功率配比数值分别cis产品底部为51.5-56％，cis产品内部为14.5-17.4％，且cis产品外部为14.6-17.8％。

6、与现有技术相比，本发明的有益效果是：本发明通过控制功率配比从而控制边缘外延层的生长速率，控制衬底形貌，使衬底和外延层达到高度匹配，优化几何参数，使得优化前sfqr/esfqr数值为36.7nm/59.4nm(26*8ee2)，优化后sfqr/esfqr数值为26.3nm/39.2nm(26*8ee2)。

技术特征：

1.一种改善cis产品sfqr和esfqr工艺，其特征在于：其改善的方法包括以下步骤：

2.根据权利要求1所述的一种改善cis产品sfqr和esfqr工艺，其特征在于：所述优化前esfqr工艺的功率配比数值分别cis产品底部为55.5％，cis产品内部为14.1％，且cis产品外部为16.7％。

3.根据权利要求1所述的一种改善cis产品sfqr和esfqr工艺，其特征在于：所述优化后esfqr工艺的功率配比数值分别cis产品底部为51.5-56％，cis产品内部为14.5-17.4％，且cis产品外部为14.6-17.8％。

技术总结
本发明公开了一种改善CIS产品SFQR和ESFQR工艺，其改善的方法包括以下步骤：S1、首先需要进行实时准备好相应的CIS产品器件，并且将CIS产品器件的线路进行实时准确的连接固定，并且检查线路的导通情况后进行实时操作，通过优化CIS产品器件功率配比，控制CIS产品边缘的外延层的生长速率，以及控制CIS产品衬底前置的形貌。S2、然后实现对CIS产品边缘进行实时管控，使得CIS产品边缘的外延层和衬底的配合度能够达到更高，通过使衬底和外延层达到高度匹配，从而优化CIS产品几何参数SFQR/ESFQR。本发明通过控制功率配比从而控制边缘外延层的生长速率，控制衬底形貌，使衬底和外延层达到高度匹配，有效的优化了几何参数。

技术研发人员：常雪岩,杜金生,张坤,叶建,杨阳,李强,王超,杨振域,刘园,郝小辉,孙晨光,王彦君
受保护的技术使用者：中环领先半导体材料有限公司
技术研发日：
技术公布日：2024/1/13