专利名称：鳍状场效应晶体管中栅极区域的多步骤化学机械研磨的制作方法
技术领域：
本发明关于半导体组件和制造报导体组件的方法。本发明对双栅极装置(double-gate devices)有特别的适用性。
背景技术：
由于逐渐高升的高密度与高性能的需求，对超大集成电路(ultralarge integration)半导体装置(device)有关的设计特征，就像栅极长度，需求100纳米(nanometer；mm)以下，高可靠度(reliability)以及制造产率(throughput)的增加。缩小设计特征在100纳米以下将对传统的制造方式极限是一种挑战。
例如，当传统平坦的金属氧化物半导体场效应晶体管(MOSFETs)的栅极长度尺寸在100nm以下时，短沟道效应(short channel effect)的问题则伴随而来，而如在源极(source)与栅极(drain)之间有过多的漏电流(leakage)等问题很难克服。除此之外，电子移动速率(mobility)的下降与一些制造过程上的问题也都将造成传统的金属氧化物半导体场效应晶体管在尺寸上其包含组件特征逐渐缩小化的困难。为了要促进场效应晶体管(FET)的性能与可以使组件尺寸缩小化，因此要探究新的组件结构。
双栅极(double gate)金属氧化场效应晶体管(MOSFETs)是代表被视为作为继承现存的平坦的MOSFETs结构的选择的新结构。在许多方面，双栅极的MOSFETs比传统的原料硅(conventional bulk silicon)的MOSFETs提供更好的特性质。这些改进产生于因双栅极的MOSFETs在沟道的两侧各具有一个栅极，而不是像传统的MOSFETs只有一个栅极在其沟道一侧。当有两个栅极时，则将由漏级(drain)所产生的电场从沟道的源极(source)端遮开有较好效果(screened)。同样地，两个栅极比起单一栅极大体上能控制两倍多的电流，这样的结果将造成较强的开关信号(switching signal)。
鳍状场效应晶体管(FinFET)是近来显现优良的短沟道性能(shortchannel behavior)的双栅极结构。FinFET是包含形成于一个垂直的鳍形电场里的沟道。鳍状场效应晶体管可使用那些用来制造传统平坦的MOSFETs的布局(layout)与制造过程技术制造出来。
发明内容
本发明的实施例提供一种具有控制极为细微的栅极区域的双栅极的MOSFETs。
本发明的一局面提供一种制造半导体装置的方法。此方法包含在绝缘材料(insulator)上形成鳍状结构并至少在部分的鳍状结构和部份的绝缘材料之上形成栅极结构。此方法更进一步包含使用第一研磨液(slurry)来执行化学机械研磨(chemical mechanical polish；即CMP)栅极的结构藉以平坦栅极结构和使用不同于第一研磨液的第二研磨液来执行CMP栅极的结构藉以平坦栅极结构。第二次栅极结构的平坦化降低鳍形结构上面的栅极结构的高度而另一方面提高鳍形结构周围的栅极结构高度。
本发明的另一局面提供形成一个MOSFETs的方法。此方法包含在一绝缘层(insulator layer)上形成源极、漏级和鳍形结构。部分的鳍形结构充当作MOSFET的沟道。此方法更进一步包含在鳍形结构的侧面形成介电层(dielectric layer)并在介电层的周围沉积一多晶硅层(polysilicon layer)。此多晶硅层充当作在MOSFET的栅极区域。再更进一步地，此方法包含以第一速率平坦化多晶硅层和以比在第一速率更慢的第二速率更进一步平坦化多晶硅层。
附图中具有相同的参考号码表示遍布于整个说明书中相似的组件。
图1表示半导体装置的横截面图。
图2A表示图1所示的半导体装置上形成鳍状物结构的上视图。
图2B表示图2A中沿着A-A’线所得到的横截面图。
图3表示覆盖在整个如图2B所示的鳍状物的栅极介电层与栅极材料的横截面图。
图4A表示根据与本发明一致的示范平坦化制造过程的栅极材料的平坦化图。
图4B表示根据与本发明一致的示范平坦化制造过程的栅极材料的更进一步的平坦化图。
图5是概略表示从图3所示的栅极材料显示其图案一栅极结构的FinFET的上视图。
图6A与图6B表示研磨垫片的图形。
图7表示具有假鳍状物的FinFET的横截面图；而图8A与图8B表示沉积在多晶硅层上的平坦化一TEOS层的横截面图。
具体实施例方式以下参照附图详细说明本发明。在不同图上的相同参考件号表示相同或相似的组件。当然下面详细的描述并不限定本发明。本发明的范围系由附件的申请专利范围及其等效技术来界定。
本文中所称的鳍状场效应晶体管FinFET，专有名词，系指一种型式的MOSFET，就是在垂直的硅”鳍”里形成一传导沟道。这种FinFET为从所周知的技术。
图1表示根据本发明的具体实例而形成的半导体装置100。参照图1，半导体装置100可包含绝缘层上有硅(silicon on insulator；即SOI)的结构，而其中包含硅基材110、埋藏氧化层120(Buried oxide)和在埋藏氧化层120上方的硅层130。以传统的方式可在硅基材110上形成埋藏氧化层120与硅层130。
在一个模范的完成例子里，埋藏氧化层120可包含氧化硅其厚度范围大约从1000埃至3000埃。硅层130可包含单晶(monocrystalline)或多晶(polycrystalline)硅。硅层130是作为双栅极晶体管装置中用来形成鳍状结构，正如以下有更详细的描述。
另一与本发明有关的选择性实施例，基材110与硅层130可包含其它半导体物质，就像锗(germanium)，或复合半导体材料，就像硅-锗。而埋藏氧化层120亦可包含其它介电材料。
在硅层130上可形成介电层140，如氮化硅层或氧化硅层(例如，SiO2)，俾以充当再随后蚀刻制造过程其间的保护盖(protective cap)。在一个示范的实施例子里，介电层140可成长的厚度范围大约从150埃至700埃。接下来，可将光阻剂材料沉积并形成为续后的加工过程用的图案的光阻剂光罩150(photoresist mask)。可用任何传统方式来沉积并图案化光阻剂。
然后可蚀刻半导体装置100并移除光阻剂光罩150。在一个示范的实施例子里，可用传统方式来蚀刻硅层130，在埋藏氧化层120中止蚀刻而形成一鳍状物。在鳍状物形成之后，可在相邻于各自的鳍状物的端部上形成源极与漏级区域。例如，在一个示范的实施例子里，可用传统方式来沉积、图案化与蚀刻硅层、锗层或复合的硅锗层俾以形成源极与漏级区域。在其它范例里，可图案化与蚀刻硅层130以同时形成源极与漏级范围并具有鳍状物。
图2A概略图标以上述方法形成半导体装置100上的鳍状结构的上视图。根据本发明的具体实施例，可在埋藏氧化层120上相邻于鳍状物210的端部形成源极区域220与漏级230区域。
图2B是由图2A中沿着A-A’线的横截面图，其图解说明鳍状结构210的形成。如上所述，蚀刻介电层140与硅层130以形成具有介电盖140(dielectric cap)的鳍状物210。
图3为根据本发明的一具体实施例的截面图表示栅极介电层(gatedielectric layer)与覆盖在鳍状物210上的栅极材料(gate material)的形成。在鳍状物210上可形成一介电层。例如，在鳍状物210上以热处理成长出一薄的牺牲氧化膜310(sacrificial oxide film)，如图3所示。这氧化膜成长的厚度范围大约从50埃至100埃并且在鳍状物210的曝露一侧的表面上形成。
氧化膜310形成之后，可在半导体装置100上沉积栅极材料层320。在一个示范的实施例子里，栅极材料层320可包含用传统的化学气相沉积法(CVD)或其它已知的技术沉积的多晶硅。沉积出来的栅极材料320其厚度范围大约从500埃至2800埃。其它一些可选择的半导体材料，如锗或硅与锗的复合材料或各种金属材料也可用来作栅极材料。栅极材料层320形成鳍状场效应晶体管(FinFET)100的导电性栅极。
如图3所示，栅极材料层320在鳍状210上方的区域作垂直延伸。在一个示范的实施例子里，栅极材料层320延伸一距离11，其范围可为大致从500埃至1500埃。
而栅极材料层320可被平坦化。与本发明的一局而一致地，可藉由多步骤平坦化制造过程平坦栅极材料层320。
化学机械研磨(CMP)为众所周知的平坦化技术，为一般用来平坦化半导体表面。在化学机械研磨程序里，将将晶圆(wafer)面朝下放置在旋转平台(rotating platen)上，而将晶圆保持在承载体(carrier)上，并以相同于旋转平台的旋转方向旋转。在平台表面设有一个研磨垫(polishingpad)，并于其上有研磨液(slurry)。此研磨液可包含在承载溶液(carriersolution)里有二氧化硅颗粒(silica particles)的胶体溶液(colloidalsolution)。研磨液的化学组成与其酸碱值(pH)将影响化学机械研磨制造过程的效能。
图4A为表示根据与本发明一致的可实施平坦化制造过程的第一步骤说明栅极材料320的平坦化的横截面图。在此步骤，可实行”粗略的”平坦化。换言之，可在此制造过程对栅极材料320相对地以高移除率作快速研磨一部分的栅极材料320。在一可实施的例子里，在粗平坦化之间其一部分的栅极材料320可减少，正如图4所示。例如，闸亟材料320的量可移除，而使距离12的栅极材料320的量的成为大约从0埃至1500埃的范围。而距离13的范围可从0埃至500埃。此粗平坦化步骤可降低在鳍状210上方部分和栅极材料320的周围区域的栅极材料高度。
如图4A所示在此平坦化中使用多晶系研磨液(poly slurry)将有大约从10.5至11.5的酸碱值(pH)范围。此研磨液为以二氧化硅基底的缓冲研磨液(silica based buffered slurry)其内有加入大量的强碱化合物(alkali component)，就如四甲基氢氧化铵(Tetra Methyl AmmoniumHydroxide；THAH)、氢氧化铵或氢氧化钾，其浓度范围大约从0.1％至4％。
图4B为横截面图其根据与本发明一致的可实施平坦化制造过程的第二步骤说明栅极材料320的平坦化。在此步骤，可实行精细的平坦化。换言之，在执行此制造过程的平坦化速率相对于第一步的研磨速率来的低。例如，使用此制造过程将以近乎200/分钟的速率研磨栅极材料320。执行此制造过程研磨栅极材料320直至栅极材料320仍有近乎300埃保留在鳍状物210的上方为止，如图4B所示。此距离如图4B所示为14。
在第二步骤的平坦化制造过程里，所选定的研磨液除了能达成低研磨速率(lower polishing rate)的要求之外还要能附着在栅极材料320较低的区域上。例如，研磨液必须包含具有疏水性(hydrophobic)分子团的巨大分子量的化合物，这样的化合物有附着在多晶硅的栅极材料层320的倾向。此平坦化制造过程将有提高栅极材料320层较低的区域的倾向，因此这样的附着将有助于进栅极材料320层的平坦化。所得到栅极材料320层的结果是相当的平且有相当好的平面一致性(uniformity)。
使用在第二步平坦化的研磨液其酸碱值范围大约在10.5至11.5之间。研磨液是以二氧化硅为基底的缓冲研磨液，而具有大量的强碱化合物，就如四甲基氢氧化铵、氢氧化铵或氢氧化钾，其浓度范围大约从0.1％至1％。
如上所讨论到的多步骤平坦化步骤将容许得到一个高度可控制的CMP制造过程，这样的制造过程能保留如300这么少的覆盖在鳍状物210之上的栅极材料320层。第一步骤是相对高速率研磨制造过程以平坦最初部分的栅极材料320层而第二步骤则是降低移除速率俾以达成鳍状物210上栅极材料320层的所需要的量。虽然于此特别地描述二步骤的CMP制造过程，但熟悉此项技术者可以了解到将能使用超过二步骤以上的制造过程。
图5为概略表示半导体装置100的上视图，表示从栅极材料320层上图案化一栅极结构510。在完成CMP制造过程之后可图案化及蚀刻栅极结构510。栅极结构510延伸横跨过鳍状210的沟道区域。栅极结构510可包含具有邻接于鳍状210的侧边的栅极区域和与鳍状210物隔开的大电极部分。栅极结构510的电极部分可提供可使用的电接点(electrical contact)作为偏压(biasing)与其它栅极部分的控制之用。
之后可掺杂源极/漏级220与230的区域。例如，在源极/漏级220与230的区域里将n型或p型的杂质植入其内。基于特定的完成品的装置的需要可选定特殊的植入(implantation)的剂量与能量。熟悉此项技术者可基于电路的需要能采用最佳的源极/漏级的植入制造过程，而像这样的技术于此处并未揭露以免模糊本专利重点。除此之外，基于特殊电路的需要，在为了控制源极/漏级的接合(junction)位置而进行源极/漏级的离子植入的先，可任意地形成侧壁间隔层(sidewall spacer)(未图标)。其后，可执行活化退火(activation annealing)处理俾以活化源极/漏级220与230的区域。
如前所述，在CMP制造过程里，可将研磨垫片(polishing pad)附装在平台(platen)表面以搅动正在研磨的研磨液。研磨垫片可具有可影响平坦化的纹路(texture)。习惯性地，研磨垫片(以下简称为垫片)可分类为”硬”垫片又称的为A型垫片，与”软”垫片又称的为B型垫片。A型垫片特别是用来作快速平坦化而B型垫片一般更多是用来作均匀的平坦化。
为了从单一的垫片完成高度平坦化与高度均匀性，可开发一种包含A型与B型特征的垫片。图6A为这类垫片的图形。如其所示，垫片601包含多重薄片(multiple slices)(例如图6所示有6个薄片)，它们之间是以A型薄片602与B型薄片603相互间隔排列。可使用此单一垫片601同时提供有效的平坦化与均一性。
垫片601是以50％的A型物质602与50％的B型物质603制造而得的。藉由改变A型物质602与B型物质603的组成比例，可开发出提供不同程度的平坦化与均匀性的研磨垫片。例如，若在垫片601里中有四片是A型薄片另外两片是B型薄片则此垫片的作用有67％为平坦化而37％为均匀性的倾向。
图6B为图标研磨垫片在设计上的另一种实施例。垫片601包含于第一垫片型态(例如A型)的内部区域611和第二垫片型态(例如B型)的外部环状612。垫片610提供具有其边缘能均匀性控制的高速明坦化。此种功效是使用传统个别的垫片很困难达成的。
如先前的参照图3、图4A与图4B所作的讨论，当栅极材料层320层沉积覆盖鳍状物210上时，位于覆盖鳍状210上的中心将产生突出物(protrusion)。如上所述的多步骤CMP制造过程可平坦栅极材料层320而在栅极材料层320上形成更均匀的表面。在一些实施例里，于紧邻着鳍状210额外地设置假的鳍状结构(dummy fin structures)俾以帮助平坦化制造过程而产生更均匀的栅极材料层320。
图7为说明假的鳍状结构的横截面图。图7一般说来与图3所显示出来的截面图相似，除此之外，由图7里可看出紧邻于真正的鳍状210已经形成假的鳍状物701与假的鳍状物702。假的鳍状物701与702并不是扮演在FinFET的最后操作角色。然而在靠近于鳍状210的部位设置鳍状物701与702，当它们开始沉积时，将可使栅极材料层320形成更均匀的分布。也就是说，在栅极材料层320里假的鳍状701与702造成低点(low point)于相邻于鳍状物210附近的区域比起若鳍状物701与702不存在时来的高。因此，如图7所示的实施例中，栅极材料层320在一开始就有比不具有假的鳍状物701与702时更加均匀性。这将导致在平坦化之后有较好的均匀性。
假的鳍状物701与702可于埋藏氧化层120上的各种位置上以许多不同的形状上能形成。例如，正方形、矩形或圆圈形，或其它形状，就像多角形，的图案。假的鳍状物701与702得以。在许多FinFET的实施例中，氧化基底层(oxide-base layer)(例如，乙基烷氧化硅(原硅酸乙酯)(tetraethylortho-silicate；TEOS))可用来作上述的多晶硅的栅极层。而这些实施例亦可使用假的鳍状物701与702。
在许多CMP的应用上，研磨TEOS层至多晶硅层。图8A说明一TEOS层801沉积覆盖在多晶硅结构802上。图8B表示当平坦TEOS层801至多晶硅结构802的层后，其TEOS层801与多晶硅结构的情形。可使用高选择率的研磨液(highly selective slurry)(例如选择率大于60∶1)在这些平坦化制造过程里。
然而，藉由添加接口活性剂和调整研磨液的酸碱值，可调整氧化层(oxide)与多晶硅层(polysilicon)间的选择率。尤其，使用聚氧乙烯或聚氧丙烯嵌段共聚物醚类型(pluronic)、阳离子与非离子型的接口活性剂能开发出更有效的研磨液。
结论在此处描述以多步骤的CMP制造过程而产生的FinFET。多步骤的CMP制造过程提供有效的且具高度可控制性的FinFET的栅极多晶硅的平坦化。
在先前的描述中，提出许多特别的细节，诸如，特定的物质、结构、化学物质、制造过程…等等，为的是要提供能彻底了解本发明的说明。然而不需要求助于此说明的特定细节也能实施本发明。在其它的例子，像一些已知的制造过程结构，并未予以详述，其理由是为了不要模糊本发明的要点。
用以制造过程根据本发明的半导体装置的介电层与导电层可用传统的沉积技术来沉积。例如，金属化技术，就像各种不同的化学气相沉积(CVD)制造过程，包含低压化学气相沉积(LCVD)与辅强化学气相沉积(ECVD)均可使用。
本发明是适用在半导体装置的制造，并且尤其是设计特征在100nm或更小的半导体装置而增加晶体管及电路的速度和增进可靠度。本发明是适用在任何各式各样的半导体装置，于此处并未详尽地提出这些装置的细节是因为要避免模糊了本发明的发明要点。在实施本发明时，仍然利用传统的微影(photolithographic)与蚀刻技术，而于此处未详尽地描述这些技术是因为要避免模糊了本发明的发明要点。
仅有本发明的这些较好的具体化实施例以及本发明所揭露如上所述的一些变化例子。可了解到本发明是能够用在各式各样其它的组合与状况下并且于此处陈述的本发明观念内能够改变。
权利要求
1.一种制造半导体装置的方法，包括在绝缘层(120)上形成鳍状结构(210)，在至少一部分的鳍状结构(210)与一部分的绝缘层(120)上形成栅极结构(320)，使用第一研磨液以执行栅极结构的化学机械研磨以进行栅极结构(320)的平坦化；并且使用不同于第一研磨液的第二研磨液以执行栅极结构(320)的化学机械研磨以进第二次的栅极结构(320)平坦化，当栅极结构的高度比周围的鳍状结构来的高时，第二次的栅极结构(320)平坦化降低半导体装置的沟道区域里的鳍状结构上的栅极结构高度，而另一方面提高鳍状结构周围的栅极结构的高度。
2.如权利要求1所述的方法，其中，使用第一研磨液的栅极结构(320)的化学机械研磨的移速栅极材料的速率比使用第二研磨液的栅极结构(320)的化学机械研磨的速率更快。
3.如权利要求1所述的方法，其中，在使用第一研磨液以执行栅极结构的化学机械研磨以平坦化栅极结构(320)之后，在半导体装置的沟道区域里的栅极结构伸出500埃至1500埃于鳍状结构(210)上面。
4.如权利要求3所述的方法，其中，使用第二研磨液以执行栅极结构的化学机械研磨以平坦化栅极结构(320)之后，在半导体装置的沟道区域里的栅极结构伸出大略300埃于鳍状结构上面。
5.如权利要求1所述的方法，其中，该半导体装置为鳍状场效应晶体管。
6.如权利要求1所述的方法，其中，该第一研磨液为具有酸碱值范围大约从10.5至11.5的二氧化硅基底的缓冲研磨液并且包含其浓度范围大约从0.1％至4％的碱性化合物。
7.如权利要求1所述的方法，其中，第二研磨液为具有酸碱值范围大约从10.5至11.5的二氧化硅基底的缓冲研磨液并且包含其浓度范围大约从0.1％至1％的一碱性化合物。
8.一种形成金属氧化物半导体场效应晶体管装置的方法，包括在绝缘层(120)上形成源极(220)、漏级(230)与鳍状结构(210)部分的鳍状结构(210)充当作为金属氧化物半导体场效应晶体管的沟道，以介电层(310，140)环绕于鳍状结构的周围；沉积多晶硅层(320)覆盖于鳍状结构(210)之上，而该多晶硅层充当作为金属氧化物半导体场效应晶体管的栅极区域；以第一速率平坦化多晶硅层(320)；并且以比第一速率更低的第二速率作更进一步平坦化多晶硅层(320)。
9.如权利要求8所述的方法，其中，以第一速率与第二速率来平坦化多晶硅层(320)包含使用第一研磨液与第二研磨液的多晶硅层的化学机械研磨。
10.如权利要求8所述的方法，其中，多晶硅层(320)的更进一步的平坦化降低伸出鳍状结构上方的多晶硅层的高度，而另一方提高邻近该鳍状结构的区域的多晶硅层的高度。
全文摘要
一个制造金属氧化物半导体场效应晶体管(MOSFET)型态的半导体组件的方法包含将沉积于整个沟道上的栅极材料(320)平坦化的步骤。该平坦化步骤以包含初始的即“粗略的”平坦化和随后的“精细的”平坦化的多步骤制造过程的方式施行。用来作精细平坦化的研磨液(slurry)可包含添加物质，该物质倾向于黏附在栅极材料较低的区域。
文档编号C09G1/02GK1806318SQ200480016137
公开日2006年7月19日 申请日期2004年6月5日 优先权日2003年6月12日
发明者K·阿楚坦, S·S·艾哈迈德, 汪海宏 申请人:先进微装置公司