用于表征由半导体装置制造工艺引起的临界参数的系统和方法与流程

本发明大体上涉及半导体装置制造工艺。更具体地说，本发明涉及一种用于表征根据半导体装置制造工艺而制造的装置的临界参数的系统和方法。

背景技术：

微机电系统(mems)技术提供用于使用常规批量半导体处理技术来制造极小机械结构且将这些结构与电装置集成在单个基板上的方式。mems的一个常见应用是传感器装置的设计和制造。mems传感器装置广泛地用于例如汽车、惯性导引系统、家用电器、游戏装置、用于多种装置的保护系统以及许多其它工业、科学和工程系统的应用中。

常规mems制造工艺通常采用给定电阻率和厚度的半导体材料厚块(即，结构层)，特征被蚀刻到所述厚块中以形成执行为实现mems装置所需要的所要功能的机电结构，例如加速计和陀螺仪。临界装置参数包括例如结构层的电阻率、结构层的厚度以及经蚀刻特征的宽度，其中宽度是由原始掩模图案尺寸和在蚀刻工艺期间招致的底切量确定。所有三个这些关键临界参数(即，电阻率、厚度和底切量)通常在整个晶片上、在不同晶片之间和/或在不同工艺批次之间略微变化。由于这些变化，可能有必要例行地监测这些临界参数，以便优化mems装置的生产良率、装置性能和质量。

一些现有技术通过使用常规的范德堡图案(vanderpauwpattern)或开尔文式电阻器结构(kelvinedresistorstructure)来电学上测量mems结构层的薄层电阻。然而，为了确定结构层的局部电阻率，必须准确地知道结构的层厚度和/或横向几何学。因为典型mems特征的横向尺寸(和其关注变化)为大约1微米或更小，所以通常不可行的是使用光学显微法。因此，需要更复杂的扫描电子显微法(sem)检验来获得横向物理尺寸。此外，为了获得局部结构层厚度均一性信息，必须牺牲晶片的横截面且此后沿着此横截面执行多次测量。因此，实际上且成本效益上不可行的是用这种方法来例行地映射晶片。这种方法也不会提供来自实际产品晶片的数据，其中此类数据将具有最大的价值。

其它现有技术利用对某种类型的动态驱动、振荡或谐振mems结构的电容测量。对这些可移动结构的电容测量涉及复杂而尖端的测试技术，且可能涉及与数值分析和模拟的比较。另外，这些技术主要集中于提取mems特征的横向尺寸(更具体地说，蚀刻底切量)，且假定结构层的厚度是已知的。实际上，结构层的厚度和间隙(其包括蚀刻底切)在电容测量中耦合在一起。

技术实现要素：

根据本发明的第一方面，提供一种形成在基板上的工艺控制监测系统，所述工艺控制监测系统包括：

第一结构，所述第一结构形成在所述基板的结构层中，所述第一结构包括插入在第一对侧壁之间的第一指形件，所述第一指形件展现第一长度和第一宽度，所述第一长度和所述第一宽度中的每一者平行于所述基板的表面，且所述第一指形件与所述第一对侧壁中的每个侧壁分开具有第一间距的第一间隙；

第二结构，所述第二结构形成在所述基板的所述结构层中，所述第二结构包括插入在第二对侧壁之间的第二指形件，所述第二指形件展现第二长度和所述第一宽度，所述第二长度和所述第一宽度中的每一者平行于所述基板的所述表面，且所述第二指形件与所述第二对侧壁中的每个侧壁分开具有所述第一间距的第二间隙；以及

第三结构，所述第三结构形成在所述基板的所述结构层中，所述第三结构包括插入在第三对侧壁之间的第三指形件，所述第三指形件展现所述第二长度和第二宽度，所述第二长度和所述第二宽度中的每一者平行于所述基板的所述表面，且所述第三指形件与所述第三对侧壁中的每个侧壁分开具有第二间距的第三间隙。

在一个或多个实施例中，所述第一长度不同于所述第二长度；

所述第一宽度不同于所述第二宽度；以及

所述第一间距不同于所述第二间距。

在一个或多个实施例中，所述第一宽度等于所述第一间距；以及

所述第二宽度等于所述第二间距。

在一个或多个实施例中，所述第一、第二和第三指形件中的每个指形件展现垂直于所述基板的所述表面的厚度，所述第一、第二和第三指形件中的所述每个指形件的所述厚度相等。

在一个或多个实施例中，所述第一、第二和第三指形件相对于对应的所述第一、第二和第三对侧壁不可移动。

在一个或多个实施例中，所述第一、第二和第三指形件中的每个指形件包括第一末端和第二末端；以及

对于所述第一、第二和第三指形件中的所述每个指形件，所述工艺控制监测系统进一步包括与所述第一末端进行电通信的第一对端和与所述第二末端进行电通信的第二对端，所述第一和第二对端被配置成用于与四端电阻测量装置连接，以确定所述第一、第二和第三指形件中的所述每个指形件的电阻。

在一个或多个实施例中，所述第一、第二和第三对侧壁中的每一对侧壁包括第一侧壁和第二侧壁；以及

对于所述第一、第二和第三对侧壁中的所述每一对侧壁，所述工艺控制监测系统进一步包括第一触点和第二触点，所述第一触点与所述第一侧壁进行电通信，且所述第二触点与所述第二侧壁进行电通信，其中所述第一和第二电触点被配置成用于在第一电位下与电容测量装置连接，且所述第一和第二对端进一步被配置成用于在第二电位下与所述电容测量装置连接，以便确定所述第一、第二和第三指形件中的所述每个指形件与所述第一、第二和第三对侧壁中的关联的所述每一对侧壁之间的电容。

在一个或多个实施例中，所述第一、第二和第三指形件中的关联指形件的所述第一和第二长度、所述第一和第二宽度以及所述第一和第二间距被用于确定所述第一、第二和第三指形件的蚀刻底切参数。

在一个或多个实施例中，所述第一、第二和第三指形件中的关联指形件的所述第一和第二长度、所述第一和第二宽度以及所述第一和第二间距被用于确定所述基板的电阻率参数。

在一个或多个实施例中，所述第一、第二和第三指形件中的关联指形件的所述第一和第二长度、所述第一和第二宽度以及所述第一和第二间距被用于确定垂直于所述基板的所述表面的所述结构层的厚度参数。

根据本发明的第二方面，提供一种包括本文中所公开的的工艺控制监测系统的晶片结构，所述晶片结构进一步包括形成在所述结构层中的多个半导体装置，所述工艺控制监测系统和所述多个半导体装置是使用相同半导体装置制造工艺被同时制造。

根据本发明的第三方面，提供一种表征由半导体装置制造工艺引起的临界参数的方法，所述方法包括：

实施所述半导体装置制造工艺以在基板的结构层中形成工艺控制监测系统，所述工艺控制监测系统包括：

第一结构，所述第一结构包括插入在第一对侧壁之间的第一指形件，所述第一指形件展现第一长度和第一宽度，所述第一长度和所述第一宽度中的每一者平行于所述基板的表面，且所述第一指形件与所述第一对侧壁中的每个侧壁分开具有第一间距的第一间隙；

第二结构，所述第二结构包括插入在第二对侧壁之间的第二指形件，所述第二指形件展现第二长度和所述第一宽度，所述第二长度和所述第一宽度中的每一者平行于所述基板的所述表面，且所述第二指形件与所述第二对侧壁中的每个侧壁分开具有所述第一间距的第二间隙；以及

第三结构，所述第三结构包括插入在第三对侧壁之间的第三指形件，所述第三指形件展现所述第二长度和第二宽度，所述第二长度和所述第二宽度中的每一者平行于所述基板的所述表面，且所述第三指形件与所述第三对侧壁中的每个侧壁分开具有第二间距的第三间隙；以及

基于所述第一、第二和第三指形件中的关联指形件的所述第一和第二长度、所述第一和第二宽度以及所述第一和第二间距来确定所述临界参数。

在一个或多个实施例中，所述实施操作将所述工艺控制监测系统形成为具有相对于对应的所述第一、第二和第三对侧壁不可移动的所述第一、第二和第三指形件。

在一个或多个实施例中，所述确定包括：

确定所述第一指形件的第一电阻；

确定所述第一对侧壁与所述第一指形件之间的第一电容；

确定所述第二指形件的第二电阻；

确定所述第二对侧壁与第二指形件之间的第二电容；

确定所述第三指形件的第三电阻；

确定所述第三对侧壁与第三指形件之间的第三电容；以及

基于所述第一、第二和第三电阻以及所述第一、第二和第三电容来计算所述临界参数。

在一个或多个实施例中，所述确定所述第一、第二和第三电阻中的每个电阻包括测量所述第一、第二和第三指形件中的所述每个指形件的开尔文电阻。

在一个或多个实施例中，所述计算操作包括：

计算蚀刻底切参数；

计算所述基板的电阻率参数；以及

计算垂直于所述基板的所述表面的所述结构层的厚度参数，所述蚀刻底切参数、所述电阻率参数和所述厚度参数为所述临界参数，且所述蚀刻底切参数、所述电阻率参数和所述厚度参数中的每个参数是利用所述第一、第二和第三电阻以及所述第一、第二和第三电容被计算。

在一个或多个实施例中，所述方法进一步包括实施所述半导体装置制造工艺以产生晶片结构，所述晶片结构包括所述工艺控制监测系统和在所述结构层中的多个半导体装置，其中利用所述工艺控制监测系统的所述第一、第二和第三结构所确定的所述临界参数表征所述多个所述半导体装置的所述临界参数。

根据本发明的第四方面，提供一种晶片结构，所述晶片结构包括：

基板；

多个半导体装置，所述多个半导体装置形成在所述基板的结构层中；以及

工艺控制监测系统，所述工艺控制监测系统形成在所述基板的结构层中，其中所述多个半导体装置和所述工艺控制监测系统是使用相同半导体装置制造工艺被同时制造，所述工艺控制监测系统包括：

第一结构，所述第一结构包括插入在第一对侧壁之间的第一指形件，所述第一指形件展现第一长度和第一宽度，所述第一长度和所述第一宽度中的每一者平行于所述基板的表面，且所述第一指形件与所述第一对侧壁中的每个侧壁分开具有第一间距的第一间隙；

第二结构，所述第二结构包括插入在第二对侧壁之间的第二指形件，所述第二指形件展现第二长度和所述第一宽度，所述第二长度和所述第一宽度中的每一者平行于所述基板的所述表面，且所述第二指形件与所述第二对侧壁中的每个侧壁分开具有所述第一间距的第二间隙；以及

第三结构，所述第三结构包括插入在第三对侧壁之间的第三指形件，所述第三指形件展现所述第二长度和第二宽度，所述第二长度和所述第二宽度中的每一者平行于所述基板的所述表面，且所述第三指形件与所述第三对侧壁中的每个侧壁分开具有第二间距的第三间隙，其中所述第一、第二和第三指形件中的关联指形件的所述第一和第二长度、所述第一和第二宽度以及所述第一和第二间距被用于确定由所述半导体装置制造工艺引起的所述多个所述半导体装置的临界参数。

在一个或多个实施例中，所述第一长度不同于所述第二长度；

所述第一宽度不同于所述第二宽度；以及

所述第一间距不同于所述第二间距。

在一个或多个实施例中，所述第一、第二和第三指形件相对于所述第一、第二和第三对侧壁中的对应侧壁不可移动。

本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。

附图说明

附图用来另外示出各种实施例且阐释全部根据本发明的各种原理和优点，在附图中，类似附图标记贯穿不同的视图指代相同的或功能相似的元件，各图未必按比例绘制，且附图与下文的具体实施方式一起并入在本说明书中且形成本说明书的部分。

图1示出根据实施例的工艺控制监测系统的一般化俯视图；

图2示出包括多个半导体装置和图1的至少一个工艺控制监测系统的晶片结构的简化俯视图；

图3示出图1的工艺控制监测系统的俯视图，所述俯视图描绘用于确定临界装置参数的电阻和电容；

图4示出沿着图3的截面线4-4的工艺控制监测系统的结构中的一个结构的横截面侧视图；

图5示出工艺控制监测系统的结构中的一个结构的例子布局的俯视图；以及

图6示出根据另一实施例的临界参数表征工艺的流程图。

具体实施方式

总体来说，本文中所公开的实施例涉及一种工艺控制监测系统和一种用于表征由半导体装置制造工艺引起的临界装置参数的方法，其中半导体装置制造工艺用于在基板的结构层中形成工艺控制监测系统以及多个半导体装置。工艺控制监测系统包括三个相关结构，但所述结构具有不同临界尺寸。三个结构中的每个结构的一般配置包括被蚀刻到给定厚度的结构层中的给定宽度和长度的单个固定“指形件”。在指形件的每个侧上，与结构层的相邻侧壁相隔给定间距。对指形件和结构层的相邻侧壁进行各种电接触，以便获得指形件的电阻测量且测量指形件与周围侧壁之间的静态差分电容。电阻和电容测量使能够电学上表征例如产品晶片，以便提取结构层的电阻率、结构层的厚度和经蚀刻特征的底切量的临界装置参数。所述系统及关联方法使能够提取这些临界装置参数，而无需牺牲晶片、横切或使用复杂的sem分析。因此，可容易监测电阻率、材料厚度和底切量的变化，以便优化半导体装置(例如微机电系统(mems)装置)的生产良率、装置性能和质量。

提供本公开而以启用方式另外阐释制造和使用根据本发明的各种实施例的最佳模式(在应用时)。另外提供本公开以增强对本发明的原理及其优点的理解和了解，而非以任何方式限制本发明。本发明是仅由所附权利要求书限定，包括在本申请及如所提出的那些权利要求的全部等效物的未决期间所进行的任何修正。

应理解，例如第一和第二、顶部和底部等相关术语(如果存在的话)的使用仅仅用于区分实体或动作，而未必需要或暗示此类实体或动作之间的任何实际此类关系或次序。此外，各图中的一些可使用各种底纹和/或阴影予以示出以区分在各个结构性层内产生的不同元件。可利用当前和即将来临的沉积、图案化、蚀刻等微制造技术来产生结构层内的这些不同元件。因此，尽管在示出中利用不同的底纹和/或阴影，但结构层内的不同元件可由相同材料形成。

参看图1，图1示出根据实施例的工艺控制监测系统20的一般化俯视图。工艺控制监测系统20通常形成在基板26的表面24上的结构层22中(图4的侧视图中所示出)。工艺控制监测系统20通常包括形成在结构层22中的第一结构28、第二结构30以及第三结构32。

第一结构28包括插入在第一对侧壁36、38之间的第一指形件34。第一指形件34具有第一末端40和第二末端42。第一对端44、46与第一指形件34的第一末端40进行电通信，且第二对端48、50与第二末端42进行电通信。此外，第一触点52与侧壁36进行电通信，且第二触点54与侧壁38进行电通信。术语「电通信」指代经由例如导电迹线、键合线或经实施以在相应端或触点与其相应结构之间提供电连续性的任何其它技术的电连接。

相似地，第二结构30包括插入在第二对侧壁58、60之间的第二指形件56。第二指形件56具有第一末端62和第二末端64。第一对端66、68与第二指形件56的第一末端62进行电通信，且第二对端70、72与第二末端64进行电通信。此外，第一触点74与侧壁58进行电通信，且第二触点76与侧壁60进行电通信。

第三结构32包括插入在第三对侧壁80、82之间的第三指形件78。第三指形件78具有第一末端84和第二末端86。第一对端88、90与第三指形件78的第一末端84进行电通信，且第二对端92、94与第二末端86进行电通信。此外，第一触点96与侧壁80进行电通信，且第二触点98与侧壁82进行电通信。

第一指形件34相对于其对应第一对侧壁36、38不可移动。同样地，第二指形件56相对于其对应第二对侧壁58、60不可移动。并且，第三指形件78相对于其对应第三对侧壁80、82不可移动。也就是说，第一、第二和第三指形件34、56、78以及侧壁36、38、58、60、80、82全部固定地(即，非可移动地)耦合到基板26的表面24。

如下文将更加详细地所论述，可测量第一、第二和第三指形件34、56、78中的每个指形件的电阻以及第一、第二和第三指形件34、56、78中的每个指形件与其紧接环境之间的静态电容。具有不同临界尺寸的第一、第二和第三结构28、30、32中的每个结构的电阻和电容测量可用于确定由经实施以形成这些结构的特定半导体制造工艺引起的临界装置参数(例如，电阻率、结构层的厚度以及经蚀刻特征的底切量)。

现在参看图2，图2示出包括多个半导体装置102和至少一个工艺控制监测系统20的晶片结构100的简化俯视图。晶片结构100被示出为在其中形成有多个半导体装置102，半导体装置102是由划线104分开，其中每个半导体装置102可包括具有半导体层(例如，图4的结构层22)和被蚀刻到结构层22中的窄特征的mems或类mems结构。出于示出简单起见而将半导体装置102表示为方框。然而，本领域的技术人员将认识到，半导体装置102中的每个半导体装置可包括多个可移动和非可移动特征。根据实施例，工艺控制监测系统20的半导体装置102以及第一、第二和第三结构28、30、32是使用相同半导体装置制造工艺被同时制造。因此，利用工艺控制监测系统20和下文所描述的方法而提取的临界装置参数将等效地适用于半导体装置102的特征。

在此例子中，示出两个工艺控制监测系统20。然而，晶片结构100可包括分布在整个晶片结构100上的任何合适量的工艺控制监测系统20。另外，还在完全由划线104环绕的晶片结构100的区域中示出两个工艺控制监测系统20。然而，工艺控制监测系统20可形成在晶片结构100的任何合适的未使用部分处，这是由于在表征临界参数和随后沿着划线104切割晶片结构100之后将不再使用工艺控制监测系统20。

参看图3和图4，图3示出工艺控制监测系统20的俯视图，所述俯视图描绘用于确定材料电阻率、层厚度以及经蚀刻特征的底切量的临界装置参数的电阻和电容，且图4示出沿着图3的截面线4-4的工艺控制监测系统20的第二结构30的横截面侧视图。也就是说，图3和图4示出被标记有分析中所使用的参数的第一、第二和第三结构28、30、32的一般化草图。下文所描述的算法可被实现为由计算系统(未示出)执行的程序代码，所述算法用于从对静态(即，非可移动)结构28、30、32的简单电阻和电容测量提取临界装置参数。

在图3和图4所提供的草图中，如由蚀刻掩模105的原始图案尺寸所确定，l是印刷指形件长度且w是印刷指形件宽度，其中长度和宽度中的每一者平行于基板26的表面24(图1)。第一指形件34与侧壁36、38中的每个侧壁分开具有在本文中被称作间距s的尺寸或宽度的间隙106。同样地，第二指形件56与侧壁58、60中的每个侧壁分开具有间距s的间隙108，且第三指形件78与侧壁80、82中的每个侧壁分开具有间距s的间隙110。

第一指形件34展现第一长度l1和第一宽度w1。此外，第一指形件34与相邻侧壁36、38中的每个侧壁分开第一间距s1。第二指形件56展现第二长度l2和第一宽度w1。此外，第二指形件56与相邻侧壁58、60中的每个侧壁分开第一间距s1。第三指形件78展现第二长度l2和第二宽度w2。此外，第三指形件78与相邻侧壁80、82中的每个侧壁分开第二间距s2。在实施例中，第一长度l1不同于第二长度l2，第一宽度w1不同于第二宽度w2，且第一间距s1不同于第二间距s2。

如图4所例示，基板结构可以是包括处置基板112、内埋氧化物层114和半导体层(在本文中被称作结构层22)的绝缘体硅片(soi)。半导体装置102(图3)的特征和工艺控制监测系统20形成在结构层22中。因此，第一、第二和第三指形件34、56、78中的每个指形件展现垂直于基板26的表面24的厚度t，厚度t对应于结构层22的厚度，其中第一、第二和第三指形件34、56、78中的每个指形件的厚度t通常相等。

继续参考图3和图4，将利用第一、第二和第三结构28、30、32而监测的工艺变量(即，临界装置参数)包括：经蚀刻特征的底切量，在本文中被称作蚀刻底切参数d；结构层22的电阻率参数ρ；以及结构层22的厚度参数t。r1、r2、r3分别为第一、第二和第三结构28、30、32的测量电阻，且c1、c2、c3分别为第一、第二和第三结构28、30、32的测量电容。因此，由于r1、r2、r3、c1、c2、c3可被直接测量，故其是已知的。rp和cp分别为第一、第二和第三结构28、30和32的寄生电阻和寄生电容。

r1和c1可由以下方程式表征：

相似地，r2和c2可由以下方程式表征：

并且，r3和c3可由以下方程式表征：

可通过首先将方程对相减以消除测量寄生效应(即，rp和cp)来求解方程组(1)、(2)、(3)、(4)、(5)和(6)。可从长度变化结构消除寄生效应，如下：

接着，可从宽度变化结构消除寄生效应，如下：

方程式(7)与方程式(8)的rc乘积消除厚度参数t，如下：

求出方程式(11)的电阻率参数ρ会得到呈最后剩余变量(即，蚀刻底切参数d)的方程式(12)，方程式(12)可用于在蚀刻底切参数d被确定之后求出电阻率参数ρ。

为了求出蚀刻底切参数d，确定方程式(9)与方程式(10)的rc乘积以再次消除厚度参数t，如下：

现在，代入来自方程式(12)的电阻率参数ρ会得到以下方程式：

将含有蚀刻底切参数d的两个分子因数分配成两个带括号的项会给出：

应注意，方程式(15)的形式暗示：如果两个宽度或两个间距中的任一者相等(即，w1＝w2或s1＝s2)，那么分析变得无效。继续数值分析：

且继续展开：

现在，重排并表达成标准二次形式：

在一些实施例中，宽度w与间距s相等。也就是说，在第一、第二和第三结构28、30、32之中，第一宽度等于第一间距(w1＝s1≡x1)，且第二宽度等于第二间距(w2＝s2≡x2)，但w1不同于w2且s1不同于s2(即，x1≠x2)。在此类配置中，可利用某种化简，如下：

一旦已从方程式(22)或方程式(24)计算出蚀刻底切参数d，接着就可从方程式(12)确定电阻率参数ρ，且可从方程式(7)、(8)、(9)或(10)中的任一者确定厚度参数t。然而，最准确地，可从方程式(8)确定厚度参数t，如下：

如上文所表明，第一、第二和第三指形件34、56、78中的关联指形件的审慎选择的第一和第二长度、第一和第二宽度以及第一和第二宽度用于确定临界装置参数。也就是说，第一、第二和第三结构28、30、32的构造与分析例程一起形成直接从电阻和电容测量提取mems结构层的三个关键物理装置参数(电阻率参数(ρ)、厚度参数(t)和蚀刻底切参数(d))的自洽法。

图5示出工艺控制监测系统20(图1)的结构中的一个结构的例子布局112的俯视图。在此例子中，布局112包括第二结构30，第二结构30具有插入在第二对侧壁58、60之间的第二指形件56。另外，还在例子布局112中示出第一对端66、68、与第二指形件56连接的第二对端70、72，以及与第二对侧壁58、60连接的第一和第二触点74、76(如上文所描述)。导电迹线114互连第一和第二触点74、76，且各种导电输入/输出(i/o)迹线116用于将第一对端66、68、第二对端70、72、第一触点74以及第二触点76连接到测量设备(下文结合图6大体上所论述)。此外，布局112示出半导体装置102中的一个半导体装置的部分，半导体装置102可包括可移动和非可移动特征(例如，具有可移动块的梳状结构)与电连接件的组合。

大部分结构层22之上的点刻图案指示上覆形成在结构层22内的结构特征以得到内埋半导体层的电介质材料。然而，出于示出清晰起见而未在第二结构30之上示出点刻图案。应理解，也可将电介质材料安置在导电迹线114、116与下伏结构层22之间，以在各种特征之间提供合适的电隔离。

图6示出根据另一实施例的临界参数表征工艺120的流程图。可结合需要定量评估电阻率、结构层厚度和蚀刻底切参数的临界装置参数的任何晶片处理技术(即，半导体装置制造工艺)来实施临界工艺表征工艺120。

在框122处，实施包括例如图案化、沉积和蚀刻操作的半导体制造工艺以形成晶片结构100(图2)，晶片结构100包括在结构层22(图4)中的半导体装置102(图2)和工艺控制监测系统20(图1)。

在框124处，确定对应第一、第二和第三指形件34、56、78的电阻r1、r2、r3。作为例子，可利用能够执行四引线开尔文感测的四端电阻测量装置(例如，欧姆计)来测量r1、r2、r3。简要地参看图1所示出的第一结构28，电流可经由端44、50(即，电流引线)供应到第一指形件34。可在端46、48(即，电压引线)之间测量所得电压，且可经由欧姆定律(ohm′slaw)v＝ir求出电阻。电流和电压引线的分开会从测量中消除引线和接触电阻，这有利于精确地测量低电阻值。替代性实施例可采用不同的电阻测量技术来确定r1、r2、r3。

在框126处，确定对应第一、第二和第三结构28、30、32(图1)的静态电容c1、c2、c3。作为例子，可通过利用电容测量装置(例如，lcr计)来测量c1、c2、c3。再次参看图1所示出的第一结构28，第一和第二触点52、54可在第一电位(高)下连接到电容测量装置，且第一对端44、46和第二对端48、50可在第二电位(低)下连接到电容测量装置。此后，第一结构28经受交流电(ac)电压源。lcr计测量第一结构28两端的电压和流过第一结构28的电流。lcr计可从电压与电流的比率确定阻抗的量值。还测量电压与电流之间的相角。lcr计可从阻抗和相角计算电容。替代性实施例可采用不同的电容测量技术来确定c1、c2、c3。

在框128处，利用测量电阻r1、r2、r3和测量电容c1、c2、c3来计算蚀刻底切参数d、电阻率参数ρ和厚度参数t，如上文详细地所论述。再次，可利用执行含有上述方程式的算法的计算系统来计算蚀刻底切参数、电阻率参数和厚度参数。可利用这些计算出的临界参数来优化半导体装置的生产良率、装置性能和质量。此后，临界参数表征工艺结束。

上文出于简洁和简单起见而在每个结构具有单个“指形件”(例如，第一结构28具有第一指形件34，第二结构30具有第二指形件56，且第三结构32具有第三指形件78，如图1所示出)的情况下描述实施例。替代性实施例可包括每结构多个“指形件”以得到较高测量电容值和较低测量电阻值。

因此，本文中公开一种工艺控制监测系统和一种表征由半导体装置制造工艺引起的临界参数的方法。一种形成在基板上的工艺控制监测系统的实施例包括形成在所述基板的结构层中的第一结构，所述第一结构包括插入在第一对侧壁之间的第一指形件，所述第一指形件展现第一长度和第一宽度，所述第一长度和所述第一宽度中的每一者平行于所述基板的表面，且所述第一指形件与所述第一对侧壁中的每个侧壁分开具有第一间距的第一间隙。所述工艺控制监测系统另外包括形成在所述基板的所述结构层中的第二结构，所述第二结构包括插入在第二对侧壁之间的第二指形件，所述第二指形件展现第二长度和所述第一宽度，所述第二长度和所述第一宽度中的每一者平行于所述基板的所述表面，且所述第二指形件与所述第二对侧壁中的每个侧壁分开具有所述第一间距的第二间隙。并且，所述系统工艺控制监测包括形成在所述基板的所述结构层中的第三结构，所述第三结构包括插入在第三对侧壁之间的第三指形件，所述第三指形件展现所述第二长度和第二宽度，所述第二长度和所述第二宽度中的每一者平行于所述基板的所述表面，且所述第三指形件与所述第三对侧壁中的每个侧壁分开具有第二间距的第三间隙。

一种表征由半导体装置制造工艺引起的临界参数的方法的实施例包括实施所述半导体装置制造工艺以在基板的结构层中形成工艺控制监测系统。所述工艺控制监测系统包括第一结构，所述第一结构包括插入在第一对侧壁之间的第一指形件，所述第一指形件展现第一长度和第一宽度，所述第一长度和所述第一宽度中的每一者平行于所述基板的表面，且所述第一指形件与所述第一对侧壁中的每个侧壁分开具有第一间距的第一间隙。所述工艺控制监测系统另外包括第二结构，所述第二结构包括插入在第二对侧壁之间的第二指形件，所述第二指形件展现第二长度和所述第一宽度，所述第二长度和所述第一宽度中的每一者平行于所述基板的所述表面，且所述第二指形件与所述第二对侧壁中的每个侧壁分开具有所述第一间距的第二间隙。并且，所述工艺控制监测系统另外包括第三结构，所述第三结构包括插入在第三对侧壁之间的第三指形件，所述第三指形件展现所述第二长度和第二宽度，所述第二长度和所述第二宽度中的每一者平行于所述基板的所述表面，且所述第三指形件与所述第三对侧壁中的每个侧壁分开具有第二间距的第三间隙。所述方法另外包括基于所述第一、第二和第三指形件中的关联指形件的所述第一和第二长度、所述第一和第二宽度以及所述第一和第二间距来确定所述临界参数。

一种晶片结构的实施例包括：基板；多个半导体装置，所述多个半导体装置形成在所述基板的结构层中；以及工艺控制监测系统，所述工艺控制监测系统形成在所述基板的结构层中，其中所述多个半导体装置和所述工艺控制监测系统是使用相同半导体装置制造工艺被同时制造。所述工艺控制监测系统包括第一结构，所述第一结构包括插入在第一对侧壁之间的第一指形件，所述第一指形件展现第一长度和第一宽度，所述第一长度和所述第一宽度中的每一者平行于所述基板的表面，且所述第一指形件与所述第一对侧壁中的每个侧壁分开具有第一间距的第一间隙。所述工艺控制监测系统另外包括第二结构，所述第二结构包括插入在第二对侧壁之间的第二指形件，所述第二指形件展现第二长度和所述第一宽度，所述第二长度和所述第一宽度中的每一者平行于所述基板的所述表面，且所述第二指形件与所述第二对侧壁中的每个侧壁分开具有所述第一间距的第二间隙。并且，所述工艺控制监测系统另外包括第三结构，所述第三结构包括插入在第三对侧壁之间的第三指形件，所述第三指形件展现所述第二长度和第二宽度，所述第二长度和所述第二宽度中的每一者平行于所述基板的所述表面，且所述第三指形件与所述第三对侧壁中的每个侧壁分开具有第二间距的第三间隙。所述第一、第二和第三指形件中的关联指形件的所述第一和第二长度、所述第一和第二宽度以及所述第一和第二间距用于确定由所述半导体装置制造工艺引起的所述多个所述半导体装置的临界参数。

本文中所描述的实施例使能够以对临界装置参数被耦合的结构的电阻和电容测量的自洽分析来提取这些临界参数。另外，通过描述对不同结构的电阻和电容测量的耦合方程式的联立解来有效地解耦这些临界参数。因此，电阻和电容测量使能够电学上表征例如产品晶片，以便提取结构层的电阻率、结构层的厚度和经蚀刻特征的底切量的临界装置参数。所述系统及关联方法使能够提取这些临界装置参数，而无需牺牲晶片、横切或使用复杂的sem分析。因此，可容易监测电阻率、材料厚度和底切量的变化，以便优化半导体装置(例如微机电系统(mems)装置)的生产良率、装置性能和质量。

本公开旨在阐释如何制作和使用根据本发明的各种实施例，而非限制其真实、既定和公平的范围及精神。前述描述并不意图是详尽的或将本发明限于所公开的精确形式。鉴于以上教示，可进行修改或变化。选择和描述所述实施例以提供对本发明的原理和其实际应用的最佳说明，且使本领域的普通技术人员能够在不同实施例中且以如适于所涵盖的特定用途的各种修改来利用本发明。当根据公平地、合法地且公正地赋予的权利的广度进行解释时，所有此类修改和变化均处于如由所附权利要求书及其所有等效物所确定的本发明的范围内，所附权利要求书可在本专利申请的未决期间进行修正。