集成CMOS电路的热电堆传感器系统及其制造方法与流程
本发明涉及红外探测技术领域，特别涉及一种集成cmos电路的热电堆传感器系统及其制造方法。
背景技术：
mems(microelectro-mechanicalsystem)又称为微机电系统，在近年来由于集成电路工艺的迅速发展，逐渐推动了mems技术成为越来越热门的综合性学科。mems技术制造的核心元件主要是负责传感、执行、信号处理、外接电路、传输、电源，最终可以形成完整的微系统被人们应用于生产和生活的各个方面。如今mems工艺已被广泛应用于电脑、汽车、医疗仪器和航空航天等的微芯片制造中，因为它不仅具有体积小、重量轻、可靠性高的优点，还能在持续增加芯片性能的同时降低成本，利于大批量生产，因此受到高技术产业市场的欢迎。
热电堆红外探测器是最早研究并实用化的热电型红外成像器件之一，通常由四部分组成：红外吸收体、绝热结构、热电偶以及支撑结构。红外吸收体吸收入射红外辐射，温度升高，对应热电堆的热结区，起到热隔离效果的绝热结构的热导很小，所以，热电堆的热结区升温相应增加，而热电堆的冷结区所对应的单晶硅衬底热导率较大，从而使热电堆的冷结区温度与环境温度一致。由于热电堆热结区和冷结区的温度差，导致热电偶两端由于赛贝克效应而产生电压，其值大小与红外辐射量有关，故可以通过热电堆产生的赛贝克电压来间接探测红外辐射的大小。
近年来，随着工艺条件的不断提升，利用现有的cmos工艺制作mems器件，能够使成本降低，与cmos工艺兼容的热电堆红外探测器也取得了较好的发展。采用微机械手段加工的mems热电堆红外探测器可以充分利用cmos工艺实现与信号处理电路的单片集成，从而进一步提高性能降低成本。同时将cmos工艺的ic与热电堆红外探测器制作在同一芯片中，易于信号读出并且提高了探测器输出信号的质量。
技术实现要素：
鉴于上述问题，本发明的目的在于提供一种集成cmos电路的热电堆传感器系统及其制造方法，实现了热电堆传感器和信号处理电路的单片集成，采用cmos工艺将热电堆传感器与信号处理电路制作在同一块芯片当中。
根据本发明的第一方面，提供一种集成cmos电路的热电堆传感器系统，包括：衬底，所述衬底包括第一区域和第二区域；cmos电路，位于所述第一区域内，包括位于衬底内的源极和漏极以及位于衬底上的栅叠层，所述栅叠层包括栅氧化层和栅极层；热电堆传感器，位于所述第二区域内，包括位于衬底上的热电偶电极；层间介质层，覆盖所述cmos电路和所述热电堆传感器；金属层，位于所述层间介质层上，包括位于所述第一区域的金属互联层和位于所述第二区域的热电堆金属层；其中，所述热电偶电极位于所述第二区域中的多个子区域内，每个所述子区域的热电偶电极包括第一电极层和第二电极层，每个所述子区域的第二电极层位于所述第一电极层上，且由隔离层隔开；所述第一电极层通过所述热电堆金属层连接不同子区域的所述第二电极层。
优选地，所述cmos电路和所述热电堆传感器基于cmos工艺同时形成。
优选地，所述第一电极层和所述栅极层同时形成。
优选地，所述热电堆传感器系统还包括：场氧化层，位于所述第一区域的衬底上；支撑层，位于所述第二区域的衬底和所述第一电极层之间，与所述场氧化层同时形成。
优选地，所述热电堆传感器系统还包括：第一通孔，位于所述第一区域的层间介质层内，暴露出所述cmos电路的源极、漏极和栅极层；第二通孔，位于所述第二区域的层间介质层内，暴露出所述热电偶电极的第一电极层和第二电极层。
优选地，所述热电堆传感器系统还包括：第一红外吸收层，位于所述第二区域的层间介质层上；钝化层，覆盖所述第一红外吸收层和所述层间介质层。
优选地，所述第一红外吸收层为氮化硅层，厚度为
优选地，所述钝化层为氧化层，厚度为3um～6um。
优选地，位于所述第二区域的钝化层为热电堆传感器的第二红外吸收层。
优选地，所述热电堆传感器系统还包括：释放孔，位于所述第二区域内且贯穿所述钝化层以及所述层间介质层，由所述钝化层的表面延伸至所述衬底的上表面；空腔结构，位于所述第二区域的衬底内且在所述热电偶电极的下方。
优选地，所述热电堆传感器系统还包括：第一阱区，位于所述第一区域的衬底内，具有第一掺杂类型；第二阱区，位于所述第一区域的衬底内，具有第二掺杂类型。
优选地，所述cmos电路的源极和漏极位于所述第一阱区内和/或第二阱区内。
优选地，所述场氧化层和所述支撑层为氧化层，厚度为
优选地，所述栅氧化层的厚度为
优选地，所述栅极层或所述第一电极层为多晶硅层，厚度为
优选地，所述栅极层和/或所述第一电极层注入第一掺杂类型离子，注入剂量为1.0e15～1.0e16/cm2。
优选地，所述隔离层为氧化层，厚度为
优选地，所述第二电极层为多晶硅层，厚度为
优选地，所述第二电极层注入第二掺杂类型离子，注入剂量为1.0e15～1.0e16/cm2。
优选地，所述热电堆传感器系统还包括：第一钨塞，填充所述第一通孔以连接所述金属互联层和所述栅极层、连接所述金属互联层和所述源极以及连接所述金属互联层和所述漏极；第二钨塞，填充所述第二通孔以连接所述热电堆金属层和所述第一电极层，以及连接所述热电堆金属层和所述第二电极层。
优选地，所述热电堆传感器系统还包括：栅极侧墙，位于所述栅极层侧壁；电极侧墙，位于所述第一电极层和第二电极层的侧壁。
优选地，所述栅极侧墙和所述电极侧墙为氧化层，厚度为
根据本发明的另一方面，提供一种集成cmos电路的热电堆传感器系统的制造方法，包括：提供衬底，所述衬底包括第一区域和第二区域；基于cmos工艺同时在所述第一区域形成cmos电路以及在所述第二区域形成热电堆传感器，其中，所述cmos电路位于所述第一区域内，包括位于衬底内的源极和漏极以及位于衬底上的栅叠层，所述栅叠层包括栅氧化层和栅极层；所述热电堆传感器位于所述第二区域内，包括位于衬底上的热电偶电极；形成覆盖所述栅叠层和所述热电偶电极的层间介质层；在所述层间介质层上形成金属层，所述金属层包括位于第一区域的金属互联层和位于第二区域的热电堆金属层；其中，所述热电偶电极位于所述第二区域中的多个子区域内，每个所述子区域的热电偶电极包括第一电极层和第二电极层，每个所述子区域的第二电极层位于所述第一电极层上，且由隔离层隔开；所述第一电极层通过所述热电堆金属层连接不同子区域的所述第二电极层。
优选地，基于cmos工艺同时在所述第一区域形成cmos电路以及在所述第二区域形成热电堆传感器，包括：在衬底上形成第一氧化层，其中，所述第一氧化层包括位于第一区域的多个场氧化层以及位于第二区域的支撑层，所述多个场氧化层间隔设置；在第一区域的衬底上形成第二氧化层，刻蚀所述第二氧化层形成多个间隔设置的栅氧化层；在所述栅氧化层和所述支撑层上形成第一多晶层；刻蚀所述第一多晶层，在第一区域形成多个间隔设置的栅极层，在第二区域形成多个间隔设置的第一电极层；其中，所述栅极层和所述第一电极层同时形成，所述栅氧化层和所述栅极层形成栅叠层；在所述第一多晶层上形成隔离层；在所述隔离层上形成第二多晶层；刻蚀隔离层和第二多晶层，在第二区域形成第二电极层。
优选地，所述制造方法还包括：在第一区域的层间介质层内形成暴露出源极、漏极和栅极层的第一通孔，在第二区域的层间介质层内形成暴露出第一电极层和第二电极层第二通孔；以及采用金属钨填充所述第一通孔和第二通孔形成第一钨塞和第二钨塞。
优选地，所述制造方法还包括：在层间介质层上形成第一金属层；刻蚀所述第一金属层，在所述第一区域形成引出所述源极、漏极和栅极层的金属互联层，在第二区域形成连接第一电极层和第二电极层的热电堆金属层；其中，金属互联层和热电堆金属层同时形成。
优选地，所述栅极层或所述第一电极层为多晶硅层，厚度为
优选地，所述栅极层和/或所述第一电极层注入第一掺杂类型离子，注入剂量为1.0e15～1.0e16/cm2。
优选地，所述隔离层为氧化层，厚度为
优选地，所述第二电极层为多晶硅层，厚度为
优选地，所述第二电极层注入第二掺杂类型离子，注入剂量为1.0e15～1.0e16/cm2。
优选地，所述制造方法还包括：对所述第一多晶层和所述第二多晶层进行退火处理。
优选地，对所述第一多晶层和所述第二多晶层的退火处理采用炉管退火，退火温度为900～1100℃，退火时间为30～90min。
优选地，所述制造方法还包括：在所述第二区域的层间介质层上形成第一红外吸收层；在所述第一红外吸收层和所述层间介质层上形成钝化层。
优选地，所述第一红外吸收层为氮化硅层，厚度为
优选地，所述钝化层为氧化层，厚度为3um～6um。
优选地，位于所述第二区域的钝化层为热电堆传感器的第二红外吸收层。
优选地，所述制造方法还包括：在第二区域内形成贯穿所述钝化层以及所述层间介质层的释放孔，由钝化层的表面延伸至所述衬底的上表面；通过所述释放孔在所述第二区域的衬底内形成空腔结构，其中，所述空腔结构在所述热电偶电极的下方。
优选地，形成所述释放孔时采用深二氧化硅干法刻蚀，刻蚀气体包括c4f8、co、o2、ar中的至少一种。
优选地，形成所述空腔结构时采用湿法腐蚀，腐蚀溶液包括四甲基氢氧化氨、氢氧化钾中的至少一种。
优选地，所述场氧化层和所述支撑层为氧化层，厚度为
优选地，所述栅氧化层的厚度为
优选地，在衬底上形成第一氧化层之前，所述制造方法还包括：在衬底上依次形成第一垫层氧化层以及第一氮化硅层；刻蚀所述第一氮化硅层，以及在第一区域的衬底内注入第一掺杂类型离子形成第一阱区；在所述第一阱区上形成阻挡氧化层，并刻蚀所述第一氮化硅层，以及在第一区域的衬底内注入第二掺杂类型离子形成第二阱区；湿法去除所述第一垫层氧化层和所述阻挡氧化层，并对所述第一阱区和所述第二阱区进行退火处理。
优选地，在形成第一阱区和第二阱区之后，在衬底上形成第一氧化层之前，所述制造方法还包括：在所述衬底上形成第二垫层氧化层以及第二氮化硅层；刻蚀所述第二氮化硅层，使所述第二氮化硅层位于所述第一阱区和所述第二阱区上方。
优选地，所述第一垫层氧化层和所述第二垫层氧化层采用热氧化工艺形成，厚度为
优选地，所述第一氮化硅层采用低压化学气相沉积工艺形成，厚度为
优选地，所述第一掺杂类型离子的注入能量为50～100kev，注入剂量为1.0e12～1.0e13/cm2。
优选地，所述第二掺杂类型离子的注入能量为50～150kev，注入剂量为1.0e12～1.0e13/cm2。
优选地，对所述第一阱区和所述第二阱区的退火处理采用的退火气体为n2、o2，退火温度为900～1200℃。
优选地，所述制造方法还包括：对栅氧化层和栅极层两侧的衬底进行离子注入形成cmos电路的源极和漏极，注入剂量为1.0e15～1.0e16/cm2，所述源极和所述漏极位于所述第一阱区内和/或第二阱区内。
优选地，所述层间介质层为掺杂磷硅玻璃层。
优选地，所述制造方法还包括：在所述栅极层以及第一电极层和第二电极层的侧壁形成氧化层；对所述氧化层进行退火以及回刻，形成栅极侧墙和电极侧墙。
优选地，所述栅极侧墙和所述电极侧墙的厚度为
本发明实施例提供的集成cmos电路的热电堆传感器系统及其制造方法，实现单芯片集成cmos与mems热电堆传感器，完全与cmos兼容，制造成本低、无污染、可作为量产工艺手段。
进一步地，热电偶电极采用垂直方向上的交叉互联，既降低了管芯面积、利于小型化，又降低了垂直方向上的堆叠排布引起的噪声，增加了热电堆传感器系统的灵敏度。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示出了本发明实施例的集成cmos电路的热电堆传感器系统的剖面结构示意图；
图2至图20分别示出了本发明第一实施例的集成cmos电路的热电堆传感器系统的制造方法不同阶段的截面图和俯视图。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
图1示出了本发明实施例提供的集成cmos电路的热电堆传感器系统的剖面结构示意图。如图1所示，所述热电堆传感器系统包括衬底100，所述衬底100包括第一区域i和第二区域ii，所述第二区域包括多个子区域。其中，在第一区域上形成cmos电路，在第二区域上形成热电堆传感器。cmos电路的源极、漏极和沟道区，位于所述第一区域i的衬底100内；cmos电路的栅叠层，位于所述第一区域i的衬底100上，所述栅叠层包括栅氧化层163和栅极层171；场氧化层161，位于第一区域i的衬底100上，多个场氧化层161间隔设置；支撑层162，位于第二区域ii的衬底上，与所述场氧化层161同时形成；热电偶电极，位于所述第二区域ii中的多个子区域的衬底100上，每个子区域的所述热电偶电极包括由隔离层180隔开的第一电极层172和第二电极层191，其中，所述第一电极层172和所述栅极层171同时形成；层间介质层220，覆盖cmos电路的栅叠层和所述热电偶电极；第一通孔241(图中未示出)，位于第一区域i的层间介质层220内，暴露出cmos电路的源极、漏极和栅极层；第二通孔242(图中未示出)，位于第二区域ii的层间介质层220内，暴露出热电偶电极的第一电极层172和第二电极层191；金属互联层251，位于第一区域i的层间介质层220上；热电堆金属层252，位于第二区域ii的层间介质层220上，所述热电堆金属层252与所述金属互联层251同时形成；钝化层260，覆盖所述金属互联层251和所述热电堆金属层252；释放孔270，位于第二区域ii内，贯穿支撑层162、层间介质层220和钝化层260，由钝化层260的表面延伸至所述衬底100的上表面；空腔结构280，位于所述第二区域ii的衬底100内且位于所述热电偶电极的下方。
在本实施例中，位于第二区域ii外围堆叠的第一电极层和第二电极层形成热电堆传感器的冷端；位于第二区域ii中间堆叠的第一电极层和第二电极层形成热电堆传感器的热端。
第一电极层172通过所述热电堆金属层252连接不同子区域的第二电极层191，从而在垂直方向上形成交叉互联，既降低了管芯面积、利于小型化，又降低了垂直方向上的堆叠排布引起的噪声，增加了热电堆传感器的灵敏度。
在一个优选地实施例中，热电堆传感器还包括第一红外吸收层230，位于第二区域ii的所述层间介质层220和所述钝化层260之间。所述第一红外吸收层230包括氮化硅层，厚度为
图2至图20分别示出了本发明实施例的集成cmos电路的热电堆传感器系统制造方法不同阶段的截面图和俯视图。本实施例提供的热电堆传感器系统的制造方法，采用标准cmos工艺同时制造集成了cmos电路和热电堆传感器，节约制造成本，简化工艺步骤，优化热电堆传感器系统的性能。该热电堆传感器系统的制造方法包括以下步骤。
首先，提供衬底100，所述衬底100包括第一区域i和第二区域ii，如图2所示。
所述衬底100可以是半导体衬底，例如n型衬底、p型衬底或soi衬底。在本实施例中，以p型<100>晶向单晶衬底为例做示范性说明。所述衬底100包括第一区域i和第二区域ii，其中，第一区域i作为cmos电路的形成区域，第二区域ii作为热电堆传感器的形成区域，第二区域ii包括多个子区域。
进一步地，对衬底100进行清洗，然后在衬底100上衬底依次形成第一垫层氧化层110以及第一氮化硅层120，如图2所示。
第一垫层氧化层110采用热氧化工艺形成，热氧化工艺采用的气体为h2、o2，温度为900℃，第一垫层氧化层110的厚度为
进一步地，刻蚀所述第一氮化硅层120，以及在第一区域i的衬底100内注入第一掺杂类型离子形成第一阱区130，进而形成cmos电路的沟道区，同时第二区域ii被掩蔽不进行掺杂，如图3所示。
在本实施例中，对第一区域i内的第一氮化硅层120进行光刻和干法刻蚀，并注入第一掺杂类型离子以在第一区域i内形成第一阱区130。其中，刻蚀气体为sf6、he；，第一掺杂类型离子例如为磷离子，注入能量为50～100kev，注入剂量为1.0e12～1.0e13/cm2，优选地，注入能量为80kev，注入剂量为5.0e12/cm2。
进一步地，在所述第一阱区130上形成阻挡氧化层111，并刻蚀掉所述第一氮化硅层120，以及在第一区域i的衬底内注入第二掺杂类型离子形成第二阱区140，进而形成cmos电路的沟道区，如图4所示。
在本实施例中，阻挡氧化层111采用热氧化工艺形成，热氧化工艺采用的气体为h2、o2，温度为900℃，阻挡氧化层111的厚度为
进一步地，去除衬底100上的所述第一垫层氧化层110和阻挡氧化层111，并对所述第一阱区130和所述第二阱区140进行退火处理，如图5所示。
在本实施例中，采用湿法腐蚀去除所述第一垫层氧化层110和阻挡氧化层111，例如可使用氢氟酸或氢氟酸缓冲液boe进行腐蚀。对第一阱区130和第二阱区140的退火处理采用炉管进行，退火气体采用n2、o2，退火温度为900℃～1200℃，优选地，为1150℃。
进一步地，沉积第二垫层氧化层112及第二氮化硅层150，对第一区域i和第二区域ii进行光刻、刻蚀，使第二氮化硅层150位于第一阱区130和第二阱区140上方，如图6所示。
在本实施例中，第二垫层氧化层112采用热氧化工艺形成，热氧化工艺使用的气体为h2、o2，温度为900℃，第二垫层氧化层112的厚度为
进一步地，采用光刻胶作为掩膜，在所述第二阱区140内注入第二掺杂类型离子，同时第一阱区130和第二区域ii掩蔽不进行掺杂，如图7所示。
在本实施例中，采用光刻胶101作为掩膜，在第二阱区140内注入第二掺杂类型离子，第二掺杂类型离子例如为硼离子，注入能量为20～50kev，注入剂量为1.0e13～1.0e14/cm2，优选地，注入能量为35kev，注入剂量为3.0e13/cm2。
进一步地，去除光刻胶101并在衬底上形成第一氧化层160，如图8所示。
在本实施例中，所述第一氧化层160采用热氧化工艺形成，热氧化工艺采用的气体采用h2、o2，温度为950℃，第一氧化层160的厚度为
进一步地，去除所述第一阱区130和第二阱区140上方的第二氮化硅层150，并采用光刻胶102作为掩膜，对第一阱区130进行阈值电压的离子注入，同时对其他区域掩蔽不进行掺杂，如图9所示。
在本实施例中，第二氮化硅层150的去除采用湿法腐蚀工艺，例如采用160℃的磷酸进行腐蚀。采用光刻胶102为掩膜，在第一阱区130中注入第一掺杂类型离子，第一掺杂类型离子例如为磷离子，注入能量为80～150kev，注入剂量为1.0e12～1.0e13/cm2。
进一步地，在第一区域i沉积第二氧化层，刻蚀所述第二氧化层形成多个间隔设置的栅氧化层163，然后在所述栅氧化层163和所述支撑层162上形成第一多晶层，刻蚀所述第一多晶层，在第一区域i中的栅氧化层163上形成若干栅极层171，在第二区域ii形成若干第一电极层172；其中，所述栅极层171和所述第一电极层172同时形成，如图10所示。所述栅氧化层163和栅极层171形成栅叠层。
在本实施例中，所述第二氧化层采用热氧化工艺形成，热氧化工艺采用的气体采用h2、o2、dce(二氯乙烯)，温度为850℃，第二氧化层的厚度为
进一步地，在第一多晶层(栅极层171和第一电极层172)上形成隔离层180，在隔离层180上形成第二多晶层，刻蚀隔离层180和第二多晶层，在第二区域ii形成第二电极层191，如图11所示。
在本实施例中，所述隔离层180为氧化层，采用热氧化工艺形成，热氧化工艺采用的气体采用h2、o2、dce(二氯乙烯)，温度为850℃，隔离层180的厚度为
热电偶电极位于所述第二区域中的多个子区域，每个所述子区域的热电偶电极包括第一电极层172和第二电极层191，每个所述子区域的第二电极层191位于所述第一电极层172上，且由隔离层180隔开。
进一步地，在第二电极层191上形成阻挡氧化层，对栅极层171、第一电极层172和第二电极层191进行退火处理。
在本实施例中，阻挡氧化层191形成在半导体结构的暴露表面上，为后续的源漏注入做阻挡，防止源漏注入时将离子注入至电极层中。对所述栅极层171、第一电极层172和第二电极层191的退火处理采用炉管退火，退火温度为900～1100℃，退火时间为30～90min，优选地，退火时间为60min。
进一步地，在第一区域i的衬底内进行轻掺杂源漏的光刻、注入，同时第二区域ii掩蔽不进行掺杂，如图12所示。
在本实施例中，第一区域i轻掺杂源漏的注入剂量为1e13-1e14/cm2，优选地，2.5e13/cm2。
进一步地，在栅极层171、第一电极层172和第二电极层191的侧壁沉积第三氧化层；对所述第三氧化层进行退火以及回刻，形成栅极侧墙201和电极侧墙202，如图12所示。
在本实施例中，第三氧化层沉积采用化学气相沉积(chemicalvapordeposition，cvd)工艺形成，厚度为
进一步地，在第一区域i中形成cmos的源极/漏极210和沟道区，其中，源极和漏极之间的横向区域为沟道区，所述沟道区位于第一阱区130和/或第二阱区140内，如图12所示。
在本实施例中，在第一区域i中，对栅氧化层163和栅极层171两侧的衬底100进行离子注入。具体地，对栅氧化层163和栅极层171两侧的第一阱区130进行第二掺杂类型离子注入形成第一源极和第一漏极，第二掺杂类型离子例如为硼离子，注入剂量为1.0e15～1.0e16/cm2，优选地，为2.0e15/cm2。对栅氧化层163和栅极层171两侧的第二阱区140进行第一掺杂类型离子注入形成第二源极和第二漏极，第一掺杂类型离子例如为磷离子，注入剂量为1.0e15～1.0e16/cm2，优选地，为6.0e15/cm2。
进一步地，形成覆盖栅极层171、第一电极层172和第二电极层191的层间介质层220，如图13所示。
在本实施例中，所述层间介质层220采用等离子体增强化学气相沉积工艺(plasmaenhancedchemicalvapordeposition，pecvd)形成，pecvd工艺采用的气体为硅烷、磷烷、硼烷，层间介质层220的厚度为
进一步地，在层间介质层220上沉积第三氮化硅层并进行光刻和刻蚀以形成第一红外吸收层230，如图14所示。
在本实施例中，所述第三氮化硅层采用低压化学气相沉积工艺(lpcvd)形成，lpcvd工艺采用的气体为硅烷或dcs。第一红外吸收层230的厚度为
进一步地，在第一区域i的层间介质层220内形成暴露出源极、漏极和栅极层的第一通孔241，在第二区域ii的层间介质层220内形成暴露出第一电极层172和第二电极层191的第二通孔242，如图15所示。
进一步地，采用金属钨填充所述第一通孔241和第二通孔242形成第一钨塞和第二钨塞；在层间介质层220上形成第一金属层；光刻、刻蚀所述第一金属层，在所述第一区域i形成引出源极、漏极和栅极层的金属互联层251，在第二区域ii形成连接第一电极层172和第二电极层191的热电堆金属层252；其中，金属互联层251和热电堆金属层252同时形成，如图16所示。在本实施例中，第一金属层采用溅射金属的方式形成，第一金属层的材料可以为铝，但并不限于此。第一金属层的厚度为
在一个优选地实施例中，在层间介质层220和第一金属层之间形成低阻接触层。该低阻接触层采用溅射钛和/或氮化钛的方式形成。其中，钛的厚度为
进一步地，形成覆盖所述金属互联层251和热电堆金属层252的钝化层260，如图18所示。
在本实施例中，第一区域i的钝化层260作为cmos电路的保护层，第二区域ii的钝化层260作为第二红外吸收层以及悬臂梁的支撑层。所述钝化层260采用等离子体增强化学气相沉积工艺(pecvd)形成，pecvd工艺采用的气体为硅烷，钝化层260的厚度为3um～6um，优选地，厚度为5um。
进一步地，形成光刻胶图形，所述光刻胶图形在第二区域ii具有开口，所述开口暴露出第二区域ii的部分钝化层，且开口位于热电堆无结构区域内，即没有电极层和金属层的区域；沿所述开口刻蚀所述钝化层260、层间介质层220以及支撑层162形成释放孔270，同时在第一区域i内刻蚀钝化层260形成接触孔271，所述接触孔271延伸至金属互联层251，如图19所示。
在本实施例中，释放孔270的刻蚀采用干法刻蚀，刻蚀气体包括c4f8、co、o2、ar中的至少一种。
进一步地，沿所述释放孔270刻蚀衬底100，直至所述衬底100内形成位于所述热电偶电极下方的空腔结构280，如图20所示。
在本实施例中，空腔结构280的刻蚀采用湿法腐蚀，湿法腐蚀采用碱性溶液腐蚀，例如采用tmah(四甲基氢氧化氨)或koh(氢氧化钾)溶液腐蚀。在采用tmah(四甲基氢氧化氨)湿法腐蚀过程中，没有有害气体产生，无无染。
本发明实施例提供的集成cmos电路的热电堆传感器系统及其制造方法，实现单芯片集成cmos与mems热电堆传感器，完全与cmos兼容，制造成本低、无污染、可作为量产工艺手段。
进一步地，热电偶电极采用垂直方向上的交叉互联，既降低了管芯面积、利于小型化，又降低了垂直方向上的堆叠排布引起的噪声，增加了热电堆传感器系统的灵敏度。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
- 还没有人留言评论。精彩留言会获得点赞！