一种SOI晶圆芯片的分离方法与流程

一种soi晶圆芯片的分离方法
技术领域
1.本发明涉及mems半导体压力传感器领域，具体地，涉及一种soi晶圆芯片的分离方法。


背景技术：

2.压阻效应是指材料发生形变之后,电阻发生变化的现象。自半导体的压阻效应发现以来，半导体压力传感器得到了飞速的发展。半导体压力传感器具有体积小、灵敏系数高、机械迟滞小等优点。半导体压力传感器的膜片越薄，挠度越大，检测灵敏度越高。基于soi晶圆制备的应变计厚度超薄(仅有数微米至数十微米)，超薄的厚度确保其具有更高的灵敏度，soi晶圆的绝缘层隔离则使其能在更高的温度下工作。
3.芯片制备完成后，需要对批量化制备的芯片进行分离，而应变计超薄的厚度使其分离比较困难。当前常用的分离方法是：在辅助晶圆表面涂一层粘结剂(起粘附和保护芯片的作用)，将已制备好芯片的晶圆的正面贴到辅助硅片上，然后湿法刻蚀硅衬底至soi晶圆的氧化硅层。该方法工艺相对复杂，并且由于粘结剂粘度高、流动性差，造成部分芯片与粘结剂之间存在空隙，导致湿法刻蚀时刻蚀液腐蚀铝电极，降低了芯片的良率。


技术实现要素：

4.针对上述现有技术中存在的问题，本发明提出了一种soi晶圆芯片分离方法，能将芯片更加有效、快速的分离，提高芯片的分离良率。
5.本发明提供了一种soi晶圆芯片的分离方法，包括如下步骤：
6.s1、应变计制备，按常规方法使用制备的soi晶圆制备应变计；
7.所述soi晶圆包括紧密结合的衬底体硅1、二氧化硅中间层2、和顶层硅3；
8.所述应变计包括底层的soi晶圆、侧壁保护层5、填充在所述soi晶圆和所述侧壁保护层5中间的功能层4及贯穿侧壁保护层5与功能层4的具有良好接触的电极6，所述侧壁保护层5与所述soi晶圆的二氧化硅中间层2相互紧密结合，构成封闭的空间结构，所述soi晶圆的顶层硅3位于封闭空间内部，所述功能层4位于所述soi晶圆的顶层硅3的上方，所述电极6两端分别连接功能层4和外部，所述侧壁保护层(5)高度大于5um；
9.s2、应变计的电极的表面镀抗腐蚀保护层；
10.s3、腐蚀soi晶圆的二氧化硅中间层2，使衬底硅1脱去，分离得到芯片。
11.在其中一些实施方案中，所述顶层硅3为单晶硅或多晶硅。
12.在其中一些实施方案中，所述侧壁保护层5为氮化硅，所述氮化硅厚度不低于10nm，氮化硅由lpcvd或ald设备生长；
13.优选地，所述氮化硅厚度不低于30～200nm。。
14.在其中一些实施方案中，所述电极6是铝硅合金材料，所述铝硅合金在高温合金化后与所述功能层4形成优异的欧姆接触。
15.在其中一些实施方案中，所述步骤s3中的电极表面镀抗腐蚀保护层具体包括以下
步骤：
16.1)保护层匀胶：采用匀胶显影设备按“涂胶-静置-匀胶”的步骤使光刻胶均匀覆盖整个晶圆表面；
17.所述“涂胶”是采用普通匀胶显影机多次喷胶或采用手动倒胶的方式，让光刻胶覆盖到整个晶圆表面；
18.所述“静置”是晶圆在匀胶显影机上放置一段时间以便光刻胶渗入每个深沟槽；
19.所述“匀胶”是静置完成后，设备按照程序设定旋转，此时光刻胶便可均匀覆盖到整个表面；
20.2)进行曝光、显影，去除电极处的光刻胶；
21.3)电极表面镀抗腐蚀金属层，然后超声剥离掉电极以外的多余金属。
22.优选地，上述步骤1)中的保护层为铝保护层。
23.此时芯片的四周由耐刻蚀的材料“si3n
4-耐刻蚀材料-sio
2”保护，芯片获得了全面保护。
24.在其中一些实施方案中，所述抗腐蚀金属层的材料为pt、au、cr中的任一种。
25.在其中一些实施例方案中，上述抗腐蚀金属层的厚度不小于50nm；
26.优选地，所述抗腐蚀金属层的厚度为100nm～1um。
27.在其中一些实施例方案中，所述步骤1)的保护层匀胶方法为采用喷胶机将光刻胶均匀喷到晶圆表面。
28.喷胶机更适用于有深槽的情况下使用。
29.在其中一些实施方案中，所述步骤s3中分离芯片的步骤具体为：
30.1)将镀抗腐蚀保护层的样品放入boe溶液进行湿法腐蚀，根据刻蚀速率确定刻蚀时间t＝h/v(时间＝图形最大长度/刻蚀速率)，并在此基础上增加一定的过刻时间以确保soi晶圆的中间氧化硅层(2)被完全刻蚀，使衬底硅(1)脱去；
31.2)刻蚀完成后，用大量纯水进行清洗，清洗干净后便可由人工或设备进行分拣，以备后续的测试和封装使用。
32.在其中一些实施方案中，所述二氧化硅中间层的厚度为0.5um～2um。
33.与现有技术相比，本发明的有益效果为：
34.1)本发明提供的soi晶圆芯片分离方法，通过在芯片建立“si3n
4-耐刻蚀材料-sio
2”保护层，能显著提高芯片分离良率；
35.2)通过正面刻蚀soi晶圆二氧化硅的方式进行分离获得芯片，能够在芯片分离后仍完整保留硅衬底，对保留的硅衬底进行研磨抛光，可用作其它用途，减少了资源浪费；
36.3)本发明方法制备的产品具有深槽，槽的深度为5um以上，槽的深度就是侧壁保护层(5)的高度，普通的匀胶方法不适用于本产品。本发明方法不仅适用于应变计，也适用于其它在soi晶圆上分离的器件，具有通用性。
附图说明
37.图1是本发明方法分离获得的芯片结构示意图；
38.图2是本发明所述soi晶圆的结构示意图；
39.图3是本发明所述的soi晶圆上制备的应变计的结构示意图；
40.图4是本发明所示的应变计电极保护后的结构图示意图；
41.以上附图中的附图标记如下：
42.1-衬底体硅；2-二氧化硅中间层；3-顶层硅；4-功能层；5-侧壁保护层；6-电极；7-抗腐蚀保护层。
具体实施方式
43.以下结合附图，通过具体的实施例，对本说明技术方案的具体实施方式进行进一步描述，这些实施例是为了对本技术方案的详细描述，而不是为了限制本技术方案。基于本说明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本说明保护的范围。
44.实施例1
45.本发明提供了一种soi晶圆芯片的分离方法，包括如下步骤：
46.s1、制备应变计结构，按常规方法使用s1中记载的soi晶圆制备应变计结构；具体应变计的结构制备方法采用本领域通用公知方法进行制备，具体流程、参数等不再具体赘述，本方案所采用的soi晶圆的结构如图2所示，所述soi晶圆包括紧密结合的衬底体硅1、二氧化硅中间层2和顶层硅3，所述顶层硅3为单晶硅；
47.所述应变计结构如图3所示，包括底层的soi晶圆、外层的氮化硅层，厚度为20nm5、填充在soi晶圆和氮化硅层5中间的功能层4、及贯穿氮化硅层5与功能层4良好接触的电极6，所述电极6是铝硅合金材料，所述铝硅合金在高温合金化后与功能层4形成优异的欧姆接触，所述氮化硅层5与所述soi晶圆的二氧化硅中间层2相互紧密结合，构成封闭的空间结构，所述soi晶圆的顶层硅位于封闭空间内部，所述功能层4在所述soi晶圆的顶层硅3的上方，所述电极6两端分别连接功能层4和外部，所述侧壁保护层5高度为10um；
48.s2、电极6的表面镀抗腐蚀保护层:
49.1)铝保护层光刻：采用匀胶显影设备按“涂胶-静置-匀胶”的步骤使光刻胶均匀覆盖整个晶圆表面；
[0050]“涂胶”是采用普通匀胶显影机多次涂胶或采用手动倒胶的方式，让光刻胶覆盖到整个晶圆表面；
[0051]“静置”是晶圆在匀胶显影机上放置一段时间以便光刻胶渗入每个沟槽；
[0052]“匀胶”是静置完成后，设备按照程序设定运转，此时光刻胶便可均匀覆盖到整个表面；
[0053]
2)进行曝光、显影，去除电极6上的光刻胶；
[0054]
3)电极6表面镀抗腐蚀金属层，所述抗腐蚀金属层的材料为pt，厚度为100nm。然后超声剥离掉电极以外的多余金属。
[0055]
此时芯片的四周由耐刻蚀的材料“si3n
4-pt-sio
2”保护，芯片获得了全面保护，如图4所示。
[0056]
s3、腐蚀soi晶圆氧化硅层，分离得到芯片：
[0057]
1)将镀抗腐蚀保护层的样品放入boe溶液中进行湿法腐蚀，根据刻蚀速率确定刻蚀时间t＝h/v(时间＝图形最大长度/刻蚀速率)，并在此基础上增加一定的过刻时间以确保底层硅被完全刻蚀；
[0058]
2)刻蚀完成后，用大量纯水进行清洗干净，获得芯片，芯片结构如图1所示。
[0059]
实施例2
[0060]
本发明提供了一种soi晶圆芯片的分离方法，包括如下步骤：
[0061]
s1、制备应变计结构，按常规方法使用soi晶圆制备应变计结构；
[0062]
所述soi晶圆的结构如图2所示，所述soi晶圆包括紧密结合的衬底体硅(1)、二氧化硅中间层2和顶层硅3，所述顶层硅3为单晶硅或多晶硅；
[0063]
所述应变计结构如图3所示，包括底层的soi晶圆、外层的氮化硅层，厚度为50nm5、填充在soi晶圆和氮化硅层5中间的功能层4、及贯穿氮化硅层5与功能层4良好接触的电极6，所述电极6是铝硅合金材料，所述铝硅合金在高温合金化后与功能层4形成优异的欧姆接触，所述氮化硅层5与所述soi晶圆的二氧化硅中间层2相互紧密结合，构成封闭的空间结构，所述soi晶圆的顶层硅位于封闭空间内部，所述功能层4在所述soi晶圆的顶层硅3的上方，所述电极6两端分别连接功能层4和外部，所述侧壁保护层5高度为20um；
[0064]
s2、电极6的表面镀抗腐蚀保护层:
[0065]
1)铝保护层光刻：采用喷胶机将光刻胶均匀喷到晶圆表面，喷胶机更适用于有深槽的情况下
[0066]
2)进行曝光、显影，去除电极6上的光刻胶；
[0067]
3)电极6表面镀抗腐蚀金属层，所述抗腐蚀金属层的材料为au，厚度为150nm。然后超声剥离掉电极以外的多余金属。
[0068]
此时芯片的四周由耐刻蚀的材料“si3n
4-au-sio
2”保护，芯片获得了全面保护，如图4所示。
[0069]
s3、腐蚀soi晶圆氧化硅层，分离得到芯片：
[0070]
1)将镀抗腐蚀保护层的样品放入boe溶液中进行湿法腐蚀，根据刻蚀速率确定刻蚀时间t＝h/v(时间＝图形最大长度/刻蚀速率)，并在此基础上增加一定的过刻时间以确保底层硅被完全刻蚀；
[0071]
2)刻蚀完成后，用大量纯水进行清洗干净，获得芯片，芯片结构如图1所示。
[0072]
对剩下的硅衬底进行研磨抛光，抛光后的衬底可作其它用途，减少了资源浪费。
[0073]
采用本发明制备的应变计的良率由60％提升至90％以上，极大的提高了生产良率。
[0074]
本发明提供的芯片保护层(si3n
4-耐刻蚀材料-sio2)的制备方法以及分离方法不仅适用于文中提到的应变计，也适用于其它在soi晶圆上采用类似方法分离的器件。
[0075]
尽管已经示出和描述了本说明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本说明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本说明的范围由所附权利要求及其等同物限定。