专利名称：智能卡和识别设备等的测试系统的制作方法
技术领域：
本发明通常涉及电子设备的制造，并尤其涉及它们的制造过程中用于制造智能卡的测试芯片。
“智能卡”称作一种新类型的设备，具有高的便携性而且还能以数字形式存储信息。智能卡能以几厘米的尺寸制造，具有几厘米的尺寸和少于一毫米的厚度。例如，能够以一种常规信用卡的大小制造它们。当保持靠近称作一个“阅读器”的设备时，智能卡能与一个计算机化的系统交换信息。
对于智能卡具有许多应用。智能卡的一个例子是用于与大楼安全系统联系的识别卡。一个识别卡能被发给使用大楼的每个人并将存储唯一针对那个人的安全代码。阅读器能被放在大楼中的靠近上锁的大门的位置上。当识别卡被保持靠近阅读器时，阅读器能在智能卡上存取安全代码。安全系统则能知道哪个人希望通过带锁的大门，并且如果那个人是认可的就开启大门。
在一些国家中，智能卡被用于代替标准的信用卡或借记卡。除了存储有关鉴权用户的卡的识别信息外，该卡能存储有关交易或帐目结余的数据。其他的则是把智能卡附属到畜群中的牲畜上，每个个别的动物的活动能被跟踪。其他的是建议识别卡，或“标签”，被附属到商店中出售的物品上，用于价格标签和商品库存控制。在此，术语“智能卡”通常用于描述这样的设备，比如具有嵌入芯片的智能卡，上述的识别卡和标签。但应该清楚，智能卡可以是许多形式。
对于智能卡技术具有许多应用，因为基于这样设备的广泛使用是相对的低成本和是可靠的。因此，特别期望针对智能卡的制造操作，包括测试，以便低成本和产生可靠的产品。对于在识别卡和标签中使用的智能卡来说低成本是最重要的。
在一些智能卡中，位于智能卡中的芯片通过直接连接与阅读器通信。然而，一些智能卡通过RFID接口与阅读器通信而不是卡和阅读器之间的直接连接。位于智能卡中的集成电路芯片通信和接收能量以便通过RFID接口操作。阅读器产生一个RF载波信号。一个传导环路被嵌入智能卡中并被附属到集成电路芯片的终端。RF信号通过该环路耦合到集成电路芯片。位于集成电路芯片上的电路可以检波接收的载波信号并提取所需的能量以操作整个芯片。
此外，RF载波信号还用于传送阅读器和集成电路芯片之间的信息。为了从阅读器发送信息到智能卡，阅读器调制载波信号。芯片能解调载波和提取信息。为了把信息返回，智能卡中的集成电路芯片在其连接到传导环路的终端上改变阻抗。在许多相同的方式中，加载在一个传送方的一侧上的变化会改变一个传送方的另一侧上的信号，智能卡上的芯片的终端上的阻抗的改变引起对阅读器中的一个信号的可测量的结果。通过在它的终端上的调制阻抗，智能卡可以调制在阅读器上能被检测的一个信号并因此发送信息到阅读器。
通常，在集成电路的整个制造过程中用自动测试设备进行测试。因为制造中的高的生产量通常产生低成本，因此设计该设备快速的测试许多芯片。由Teradyne公司出售的Integra J750是一个测试系统一个例子，良好适用于低成本的半导体器件的测试，并能平行的测试许多设备。
然而，这样的测试仪不能直接地应用于测试智能卡芯片。一个问题是难于获得用于测试的芯片的访问，特别是对于打算用于一个RFID接口的芯片。应该在它们被嵌入卡之前来测试该芯片，但是，直到芯片被嵌入卡为止，它们没有连接到提供电能和与芯片通信的传导环路上。解决该问题的一种方法是通过使用特殊目的的测试设备。
另一个难点是用于测试低成本数字信号所设计的现存的自动测试装备没有配备设备来解调RF信号。尽管一些测试仪，比如Teradyne公司出售的Cctalyst，确实包含能解调一个RF信号的指令，但这样的测试仪不能很好的适用于快速测试许多小的和低成本的器件。已经解决该问题的一种方法是通过修改被测量的芯片，以包括一个测试端口，以便能测量通过它的I/O端强行装入的负载。然而，为容纳测试端口而增加了芯片的尺寸是不期望的，因为这就增加了芯片的整个成本。此外，一个传统的测试系统使用参数测量单元(PMU)测量作为一个dc测量的负载。PMU的使用是不期望的，因为它导致慢的测试。另外，当通过测试口进行测试时，在测试中不包括RFID接口，而且具有一个故障RFID的芯片会当作良好产品而通过测试。
另一个难题是在同一时间上期望测试许多器件以减少制造智能卡的总的成本，但当前的自动测试设备不能很好的适用于该目的，因为在响应命令的每个芯片上的时间是变化的。
另一个困难是一些智能卡芯片在它们的I/O端口上通过改变终端之间的电阻变化负载。其他的智能卡芯片通过改变电容来变化负载。在载波信号上的调制将是以不同的形式，这取决于强加负载的类型。如果一个通用测试仪被用于测试智能卡芯片，如果它能在所有类型的智能卡芯片上工作当然是最好的，而不管芯片用一个电阻的或一个电容的负载来调制载波。
前述和其他的目的能够在一种自动测试系统中实现，该自动测试系统具有能够通过一个RF接口对接一个芯片的电路。
一个发明的特征是，自动测试系统具有电路系统以便用数据调制一个RF载波，该数据与能够产生和测量数字信号的测试仪中的电路系统同步。
另一个发明特征是，自动测试系统具有电路以解调一个RF载波信号。
发明的另一个特征是，自动测试系统能同步响应多个芯片以至于多个芯片的结果能被简单的平行的评估。
简述附图通过结合附图和下面的更详细的描述本发明将更加清楚易懂，其中
图1显示结合本发明的一个测试系统；图2更详细的显示图1中的智能卡测试板；图3更详细地显示图2的RFID接口；图4更详细地显示图2的同步单元；和图5是一个框架，示例了用于结合本发明的一个解调方案。
优选实施例的描述图1显示了一个自动测试系统，它能快速和有效的测试用于智能卡中的芯片。如常规的自动测试系统一样，一个工作站112被当成一个控制器。控制器112与一个测试仪110内的各种板卡通信。通常，工作站112提供一个操作者接口到测试仪110。它包含设置测试仪110内的硬件的一个测试程序，然后开始硬件的操作以执行一个特定的测试。当测试被完成时，工作站112接收结果并把它们显示给操作者或处理来自测试的数据。在测试仪领域中所有这些都是熟知的。
如同一个常规的测试仪，测试仪110包括一个测试仪时钟116。在一个典型的低成本测试系统中，时钟将具有100-200MHz的频率。该测试仪时钟将被分布到测试仪110内的各种电子子系统以协调子系统的操作时间。
测试仪110还包含一个数字信道板118。如同其他的测试仪一样，数字信道板118是一个常规的数字信道板。该信道板包含用于一个或多个数字信道的电路系统。在一个常规的测试仪中，一个单一的板卡最好包含8和64信道之间的电路系统，尽管只显示了针对一个信道的电路系统。此外，一个测试系统可能包含几个信道板，以便测试仪110在一个时间上能产生几百个测试信号，允许在一个时间上测试几个芯片。
数字信道板118包含一个驱动器/比较器126，它能被连接到在测设备的一个引线。驱动器/比较器电路126对测试仪时钟116的每个循环能被编程以产生一个特殊的数字值来提供给在测设备的一个引线。可替换的，驱动器/比较器126在每个测试仪循环能被编程以便测量通过在测设备所产生的一个值，并把它匹配到一个期望值。
在每个循环中通过驱动器/比较电路126执行的特定操作被模型产生器120所控制。在一个测试仪中，“模型”作用好象一个程序，它规定被应用的或从在测设备所期望的数字值。该模型包含数据值和时间，在该时间上数据值将被产生的或被期望。在一些测试仪中，该模型也可以包含有关用于表示一个数字1或0的信号的格式的信息。为获得该结果，模型产生器120包含存储器和序列发生器逻辑电路。
有关通过驱动器/比较器电路126产生的信号的定时的信息被发送到定时产生器126。通常，通过信号电平的转换规定了数字信号的定时。根据一个特殊信号的格式，相对于测试仪时钟的一个周期的开始，这些转换将出现在确定的时间上或在确定的时间窗口中。定时产生器122产生一系列信号，相对于系统时钟的一个周期的开始，有时在编程的时间上称作“边沿”。这些边沿被提供到驱动器/比较器电路126和当作控制输入，以触发驱动器/比较器电路126改变它的驱动状态或者开始或停止一个测量。这些定时信号的作用取决于来自于模型产生器120的提供给驱动/比较器电路126的模型数据。在一个常规测试仪中，这些定时信号能被编程以便出现在不是测试仪时钟的整数倍的次数上。然而，通过识别测试仪时钟周期的开始得到的边沿信号的时间最接近编程的时间，并接着产生一个细微的延迟直到所需的时间为止。
因此，这些边沿信号的定时相关于测试仪时钟。当测量响应在测的一个设备时，该相关通常是期望的。提供激励给在测设备的信号在相关的次数上也提供到测试仪时钟。因为，对于大多数在测设备来说，在激励之后响应应该出现在一个预定的时间上，在与测试仪时钟相关的次数上对于测量来自设备的响应这是有用的。
当驱动器/比较器电路126被用于测量响应时，它的输出被提供到故障处理器124。至于驱动信号，模型产生器120提供信息给定时产生器122以控制边沿的信息，它控制比较处理的定时。此外，模型产生器120还提供期望值到故障处理器124。故障处理器124比较驱动/比较器126测量的实际测量结果和所期望的值。取决于测试仪的精确设计，故障处理器能执行许多不同类型的动作。在一个简单形式中，故障处理器124能指明被测试有故障的设备，如果期望值不匹配实际的结果。一个故障处理器的其他的功能是当有一个故障时可以执行存储包括实际的和期望的值。一个故障处理器还可以结合模型产生器，以便把在测的设备与测试仪同步。例如，模型产生器在一个模型中可以重复相同的步骤直到故障处理器产生一个信号，表示在测设备的输出满足了一个特殊的期望值。
图1显示了一个单一的数字信道。在一个商业测试仪中，在一个数字信道板中会有许多驱动/比较器电路。模型产生器120将产生用于所有信道的模型数据。同样，故障处理器124将存储用于所有信道的故障信息以及定时产生器122将产生所有信道所使用的定时信息。
数字信道电路的许多功能也是测试智能卡芯片所需要的。然而，附加的功能对于有效的测试智能卡芯片是必要的。图1显示的测试仪110还包括一个智能卡芯片测试板120。所示的智能卡芯片测试板120连接到在测的多个设备(DUT)114A...114D。在图1中，所示的板卡连接到四个设备。在一个优选实施例中，一个单一的板卡将具有到16DUT的连接，但出于简单，图1只显示了4个DUT。
每个DUT114A...114D具有连接到智能卡芯片测试板130的两个焊点132和134。表示智能卡芯片114的RFID接口的点的焊点132和134将被连接到一个智能卡内的一个导电环路。如同已知的现有技术，在使用称作一个“探测器”的设备封装它们之前，一个测试系统可以与半导体芯片连接。这样的一个设备提供一种自动的方式以快速的连接多个设备到一个测试系统。然而，可以使用连接测试下的芯片到测试系统110的其他的机制。
现在转到图2，显示了智能卡芯片测试板130的附加的细节。板卡130包含数字信道218。数字信道218表示上述的电路系统，如同一个传统的数字信道板118一样。如上所述，每个数字信道产生或测量连接到在测设备的引线的测试信号。按照一个模型产生该测试信号，通过测试系统的用户编程该模型以测试一个特殊类型的芯片。如同测试一个传统的芯片，用指定激励和期望响应数据的一个模型测试一个智能卡芯片。
数字信道218包含足够的电路以同时测试多个智能卡测试芯片。如上所述，每个智能卡芯片测式板120能同时测试直到多到16个的智能卡芯片。因而，在一个优选实施例中，数字信道218包含用于16个数字信道的电路系统。
但是，应该清楚的是，可以进行一些简化形式，因为接收相同的激励数据和期望响应的每个芯片对于每个芯片是相同的。因此，一个模型产生器可以供给所有提供发送到和从每个被测试的芯片接收的信号的数字信道，它们是同步的。同步电路系统224能够实现这种如下所述的可能，。
通过数字信道218到混合器214提供了应用到测试下的智能卡芯片的激励数据。对于一个智能卡芯片，通过调制一个RF载波信号提供输入数据。来自数字信道218的数据提供数据以调制一个RF载波信号。通过载波DDS210提供RF载波信号。
载波DDS210是产生期望的载波频率的信号的电路。在优选实施例中，使用称作直接数字合成的技术来产生载波信号，或者使用DDS技术，DDS是一种熟知的技术。执行该功能的芯片能够在商业上获得，或者，执行该功能的电路系统可以在特定用途集成电路(ASIC)中被实现。
DDS具有可以编程输出频率的优点。因此，一个用户能编程测试系统110以测试智能卡芯片，而不管被设计操作的载波频率。使用DDS的一个附加的好处是，产生的信号将同步到输入时钟。在示例的实施例中，载波DDS210被连接到测试仪时钟116以至于载波波形将同步于测试仪时钟116。
同步的载波还被提供给混合器214，在那里它与来自数字信道218的激励数据相混合。调制的载波信号则被提供给放大器214。
放大器214放大载波信号，以便它可以应用于多个RF接口电路216A...216N。在一个优选实施例中，对于平行测试的每个智能卡芯片，将具有一个RF接口电路216A....216N。
下面如结合图3所示，一个RF接口电路216的细节是RF接口电路216A...216N代表。说到这里就已经足以说明，RF接口216具有通过一个测试输出口，通过该输出口RF载波信号被耦合到在测的智能卡芯片的焊点132和134。此外，每个RF接口电路216还把载波信号耦合到智能卡芯片测试板130上的测量电路系统。
测量电路系统允许智能芯片测试板130测量来自在测芯片的响应。该响应被送到数字信道218并以相同的方式被处理，即响应信号在数字信道板118中被常规处理。例如，数字信道218内的故障处理器能确定来自在测的智能芯片的测量的响应信号是否不匹配期望的响应，并借此表明在测芯片的故障。
优选实施例中的测量电路系统包括模拟-数字变换器220A...220N，选通电路222，数字信号处理器226A...226N和同步电路系统224。如上所述，来自一个智能卡芯片的响应通常由一个载波的调制来指定。设计该测量电路系统以便通过解调该载波来提取响应。此外，在优选实施例中，测量电路系统同步来自被测试的多个芯片的响应以便响应可以出现在数字信道218，作为同步的数据流。
在智能卡芯片测试板130中使用同步，因为在每个芯片响应上的时间可以有很大的变化。响应必须与模型产生器产生的期望的响应同步。在示例的实施例中，一个单一的模型产生器能被用于测试多个智能卡测试芯片。除了与模型产生器同步响应之外，来自各种芯片的响应必须彼此同步。
图2显示了耦合到在测的每个芯片的RF载波通过模拟-数字变换器220A...220N被数字化。每个A/D变换器220A...220N由经选通电路222产生的一个信号被定时钟。所述的实施例打算测试智能卡芯片，其中测试下的芯片表明通过调制被施加到它的相同的RF载波的一个响应。在此情况下，选通电路是另一个DDS电路，也被测试仪时钟116定时钟。在此方式中，载波DDS210和选通DDS222的输出是同步的。然而，设置选通DDS222以便在载波DDS210操作的两倍的频率上产生脉冲。这样，每个A/D220A...220N在载波信号的每个循环捕捉两个抽样。
来自在测的每个芯片的抽样通过到数字信号处理电路226A...226N的其中之一。如上所述，通过在载波上的信号调制表示来自测试下的设备的一个响应。如果在测芯片通过变化负载的电阻来调制载波，调制将是在载波的幅度上。如果在测芯片通过变化负载的电容来调制载波，调制将是在载波的相位上。数字信号处理电路226A...226N最好能够检测调制而不管调制的形式。
通过检测载波上的调制，DSP电路226A...226N能够输出一个表示来自在测芯片的响应的数字值的数据流。数字值的数据流可以是1和0的形式，表明在一个给定点的时间上被调制的载波或未被调制。在一个常规测试仪中，比较器的输出可以用多个位来表示，表明测量的信号高于一个上门限值，低于一个下门限值或在上和下门限值之间。使用多位输出增加了测试的精度，因为，在上和下值之间的值代表通常不允许的一个状态，并能帮助识别不正确的设备的操作。如果需要，DSP电路226A...226N能被编程输出多个信息的位以表明调制量是否在一个上门限之上，低于一个下门限或处于门限之间。
下面结合图5描述DSP226A...226N的操作。DSP能被商业购买和被编程以执行各种数字信号的处理操作。因此它们能被编程检测一个载波上调制的存在或不存在，或者检测调制电平。可替换的，使用已知的设计技术，DSP电路能被包括在ASIC中。DSP的具体的实现方式对于本发明是不重要的。
表示来自在测芯片的响应信号的DSP226A...226N的输出被送到同步电路224。下面结合图4描述同步电路224。电路224确保来自在测的每个芯片的响应彼此同步，并以一个方式送给数字信道，它是与来自数字信道的期望的响应数据相同步的。在此方式中，数字信道218能处理响应数据和以相同的方式检测故障芯片，这与传统芯片测试的处理响应数据是相同的。
现在转到图3，显示了一个RF接口电路216的附加的细节。从放大器214导出到RF接口电路216的输入。如上所述，该输入表示调制的RF载波信号。该信号被提供到放大器309，它提供一个不同的信号版本。在操作中，终端132和134将被连接到作为像一个天线的一个环路的相对端。这样，在它们上的信号最好是相位相反的，根据使用差分放大器309得出结果。
差分信号的分量被提供给放大器310和312。这些放大器当作电压-电流的变换器。这些放大器的输出模拟电流，在实际操作中该电流将感应连接到一个设备的终端132和134的天线环路。这些放大器的电流范围与实际操作中可以在一个智能卡中被感应的电流的等级相一致。在优选实施例中使用直到100mA的范围。
放大器30和312的输出被提供给一个可编程的耦合网络，它能被编程以提供许多类型的耦合，这取决于不同设计的智能卡芯片的对接，或者允许不同接口条件下的芯片上执行测试。
信号接着被耦合到电阻314和316。经工作站112由用户编程的命令可以变化这些电阻器。选择一个较高的电阻将提供更大的衰减。电阻器314和316的值可以被改变以模拟操作条件的一个范围，比如智能卡和智能卡阅读器之间的距离。
接着，在耦合网络中是电容器318和320。这些电容器被开关322和324旁路。通过关闭开关322和324旁路该电容器，把信号直接耦合到在测的设备。相反，保留开关打开只提供AC耦合到在测的设备。如现有技术所知的，一些测试最好用AC耦合进行而一些用DC耦合进行。例如，如果在测的智能卡芯片打算通过直接连接到一个阅读器操作，测试可以使用DC耦合。至于测试系统中其它的控制，通过在工作站112上输入的编程命令可以设置开关322和324。
RF接口216的输出接着被提供给在测的设备114。这些输出被送到测试下的设备的终端132和134，它们是针对实际使用中将被连接的一个天线的终端。
RF接口216另外包含一个电感326，它通过关闭开关328它能被交叉连接终端132和134。连接电感326组合终端132和134之间的电容负载以生成一个并联的谐振电路。如所知的，通过那个电路中电感和电容的量值规定一个谐振电路的特性。因为电感326的值是已知的，测量谐振电路的参数测量允许在测设备内的电容。
作为所进行的一个测量的例子，可以编程载波DDS210以产生增加频率的一个载波信号。DSP226则可以监视输出直到观察到一个峰值。该值将表明到达了并联谐振电路的谐振频率。使用该频率和电感326的值，终端132和134之间的电容负载可以被计算。
图3也显示了点350和352，在其上进行连接到A/D变换器220来用于测量响应信号。当在测设备114给出的负载变化时，点350和352之间的信号将变化，借此产生能被测量的一个响应信号。
现在转到图4，显示了更详细的同步电路。图4所示的具有多个路径410(1)...410(N)。对每个在测的设备有一个路径。到每个路径的输入是来自一个DSP226。每个路径410(1)...410(N)的输出被耦合到数字信道218的其中之一。
同步电路224包含一些电路，它们由所有的路径410(1)...410(N)所共享。开始条件412是一个寄存器，能用一串数据位来编程，表示来自在测设备的一个相应的开始条件。例如，开始条件可以简单是一个低的或一个高的状态。该开始条件被编程在寄存器412中。
寄存器412被提供为一个到比较器电路418的输入。到比较器418的第二输入是来自DSP226的解调的数据流。比较器电路是一个电路，当在解调的数据流中检测到开始条件表示的值或序列值时它输出一个逻辑高值。在一个数据流中检测一个特殊模型的电路在现有技术中是熟知的，并可以使用针对该目的的任何常规的电路。
通过从选通DDS时钟222得到的一个信号来定时钟计数器414。如上所述，定时产生器122在一个周期基础上产生定时信号。在一个传统的测试仪中，通常编程该周期以匹配在测芯片的操作速度。这里，用于时钟计数器414的定时信号应该被编程以匹配速率，在该速率上通过在测的设备产生响应比特。在一个响应信号被期望之前计数器414被复位。
计数器414被连接到电路中的三个地方。第一，它提供到双端口RAM424的写地址。输入到双端口RAM424的数据来自DSP226。因此，当解调信号的连续值通过同步电路224时，它们被写到双端口RAM424的连续地址中。
这里，双端口RAM424担当一个缓冲器。智能卡芯片通常不立即响应一个激励。在接收一个响应之前将经过一定数量的循环。然而，预先不知道该循环次数和所有的解调信号被存储。只有相关的数据位被读出存储器和通过来用于进一步的处理。
第二，计数器414被提供作为锁存器420的一个输入。当比较器418输出一个逻辑HI时，锁存器420存储计数器414的值。因此，匹配位置420锁存在双端口RAM424中的地址，其中存储响应数据流中的第一位。
第三，计数器414的输出被提供作为计算读取地址的加法器422的一个输入。到加法器422的其他的两个输入是来自锁存器420的匹配位置值和尺寸寄存器416中的值。
用表示计数器414的最大循环数的一个值编程尺寸寄存器416以检测开始条件412。一个典型的最大值可以是256。在示例的实施例中，尺寸寄存器416中的值被当作一个偏移值以读取施加到双端口RAM424的地址。
此外，尺寸寄存器416中的值还确定同步电路中的等待时间。在那个等待周期之后，每个路径410(1)...410(N)的输出应该彼此同步。当模型被编程到数字信道218中时，那个等待时间被换算成编程的期望的响应数据。特别的是，数字信道218被编程为在提供激励之后，所期望的来自测试等待时间周期下的智能卡芯片的响应。在此方式中，来自每个路径410(1)...410(N)的响应将是彼此同步的并与期望的数据同步。
当然，当在模型数据中编程期望信号的时间时，如果具有应该被考虑的其他的等待时间的话，在确定一个特殊相应的期望的时间中必须组合所有等待时间的源。在此情况下，尺寸寄存器416中的值将刚好是在计算的期望时间中所考虑的因素之一。
在操作中，同步电路开始在双端口RAM424中存储数据，当它能够期望来自在测设备的一个响应时。启动的电路未显示，但在数字电路系统中是常规的，包括自动测试装备。计数器414每次增量一个数据值，并因此每个数据值被存储在一个连续的存储器位置中。
当比较器418表明已经出现一个匹配条件时，在出现匹配上的地址被存储在匹配位置寄存器420中。该值表示在双端口RAM424中有效数据的开始值。
不能够从RAM424读取数据直到计数器414等于尺寸寄存器416中的值。通过累加计数器和匹配位置的值并减去尺寸寄存器416中的值计算读取地址。如果当计数器414中的值等于尺寸寄存器中的值时数据读取开始，该计算的结果将是对于第一读取地址的匹配位置寄存器420中的值。如前所述，匹配位置寄存器在第一有效数据的RAM424中保持该地址。
因此，在通过尺寸寄存器416中的值设置一个等待时间之后，从RAM424将读取第一有效响应数据。当计数器414连续增量时，响应中的连续的数据值将从RAM424中被读取。以此方式，不管什么时候出现响应数据，它将在一个预测的时间上被输出用于比较于期望的响应。
在图4中，RAM424的输出被提供给一个2路多路复用器426。到多路复用器426的其他的输入是不同步的响应数据。在尺寸寄存器416中的时钟循环数已经达到之后，多路复用器426从未同步的数据切换到同步的数据，提供的开始条件在数据流中相遇。如果需要的话，整个同步处理过程中多路复用器426允许监视响应数据，如果不需要该功能则可选择省略该功能。
应该清楚，图4表示同步电路的逻辑设计。如现有技术所知道的，多种物理设计能被用于实现该逻辑设计。例如，在一个FPGA芯片中可以实现所有的元件。或者，尺寸寄存器416和开始条件寄存器412可以是配置的一个存储器芯片中的存储器位置，也提供一个双端口RAM42。
现在转到图5，显示了一个可能算法的细节，它能用于检测由测试下的一个智能卡芯片强加的载波上的调制。如上所述，DSP226被用于检测由在测的一个设备强加的一个RF载波中的调制和确定是否在任何给定的时间上，调制信号是一个逻辑1或一个逻辑0。如所知道的，一个DSP能被编程以执行许多不同的信号处理算法。
图5A显示了一个RF载波510，比如是通过载波DDS210所产生的。在示例的实施例中，编程选通DDS222(图2)以引起A/D变换器220A...220N取得每RF载波循环的两个抽样。图5A显示了抽样点514，它们是均匀分隔的。
在波形510的左侧上，连续抽样之间的幅度差由A1所表示。然而，在区域512中，RF载波510的幅度下降，表明在载波上具有幅度调制。连续抽样的幅度之间的差改变到A2。区域512可以表示一个逻辑1的一个数据值。因此，通过检测连续抽样之间的幅度差的变化，DSP能被编程以确认逻辑1和0。
图5A描绘了RF载波510上的调制，当测试下的智能卡芯片变化一个电阻负载以便调制载波时。图5B示例了一个调制的波形510’，当测试下的智能卡芯片变化一个电容负载以调制RF载波时。区域512’表示一个区域，其中RF载波510’已经被相移，可以表示一个逻辑1。因为抽样间隔是与载波同步的，一个相移导致连续抽样之间的幅度差的一个改变。这样，一种在DSP226中的技术被编程以检测连续抽样之间的幅度的改变产生正确的结果，而不管是否测试下的智能卡芯片是通过改变一个电阻负载或一个电容负载来调制载波。
基于连续抽样之间的幅度差，DSP能被编程以检测载波上调制的逻辑1和0。在一个优选实施例中，DSP226使用2比特以表示调制信号的状态。如果连续脉冲之间的差超过某个上门限量值，DSP226可以设置比特的其中之一为1。当该差值下降到低于某个下门限量值时，DSP226可以设置那个比特为0。当DSP226在一些中间范围检测到一个差值时，它可以设置第二比特为逻辑1来作为一个指示，表明检测的调制落入一个区域中，它不对应于一个1或一个0。
根据确认的在测设备，特定等级可以被设置到预定的等级。可替换的，基于在测设备的测量，特定门限等级可以被设置。改变可以被统计的处理以确定可以设置的适当的门限的值的范围。
已经描述了一个实施例，可以作出无数的可替换的实施例或变化形式。例如，应该知道的是，优选实施例使用是用能被编程的特性所实现的。其中对于在测设备的先前信息是已知的，一些灵活的方式允许省略这种编程以节省成本。
作为另一个例子，描述了在一个单一板卡上的一个数字信道。在一些测试仪中，模型产生器120与数字信道板分离。此外，在一些情况下，定时产生器具有与数字信道板分离的整体元件。因此，应该清楚的是，在电路板上的部分的电路元件不是本发明的实质的特性。
作为另一个变化的例子，描述了载波和选通信号被合成，使用由相同时钟驱动的DDS电路。通过在所需的选通频率上提供一个时钟可以获得一个相同的结果。选通时钟的频率可以被二除，以产生载波信号。其他的技术，比如PLL能替换的用于产生具有所需频率和同步的时钟。
此外，应该清楚的是，在此所述的理念并不限于这些应用，其中激励RF波形的同步和用于响应信号的抽样是需要的。例如，如果在一个比RF载波高的频率上抽样响应信号，不同的信号处理算法可以被编程在DSP226中以检测响应信号，这将不依靠同步的抽样。如果选通DDS222在一个较高的频率上产生一个抽样的话，就可以出现这样一个条件，载波DDS210产生RF载波，。可替换的，不是所有的智能卡通过调制被提供为一个输入的RF载波来产生响应信号。某些时候表示响应是通过产生用响应数据被调制的一个较低的频率载波。较低的频率信号需要较少的功率来产生，但是来自测试下的设备的RF载波既不与输入RF信号同步也不彼此同步。尽管如此，如果DSP必须在从测试下的设备期望响应比特的相同的速率上产生数据以便响应值能被正确的存储在RAM424的连续的位置中。如果在此样式中需要操作，各种DSP编程和缓冲技术能被使用。
此外，描述了测试仪110具有传统的数字信道板118和一个智能卡芯片测试板120。只用智能卡芯片测试板就能做出一个测试系统。然而，对测试智能卡芯片使用传统的数字信道板和智能卡测试板将是可能的。例如，到测试下的一个设备的连接不限于I/O焊盘。在芯片上可以具有其他的焊盘，整个测试过程中可以对它们进行探测。在此情况下，在数字信道上发现传统的PMU可以被用于在测试下的芯片的各个探测点上测量电压。同样的，如果出现任何情况，传统的数字信道可以被用于在其他的探测点上测量数字信号。
作为另一个例子，应该清楚的是，A/D220和DSP226的组合生成一个解调电路。尽管这种实现方式是最好的，但解调器不必是数字的或者一个DSP电路被用于解调。
还是作为另一个例子，描述了RF载波信号通过一个包括一个电阻的网络被耦合到在测的设备，并可以具有切换进入的电容器。通过一个变压器也能够实现耦合。然而，变压器不是最佳的，因为它太大并工作在一个窄的频率范围上。
此外，描述了每个在测的设备具有一个DSP。应该清楚的是，一个单一的DSP足以快速的处理来自多个在测设备的信号。因此，每个DUT不必都具有一个DSP。
此外，在上述的电路系统上可以作出各种添加。例如，同步电路224可以包括电路系统，它在“尺寸”已经被超过时将表明不被检测的开始条件的一个错误条件。
作为另一个变化，应该注意的是，优选实施例包括若干参数，它们能被编程以便在测试不同设计的智能卡芯片中或在不同操作条件下的测试芯片中更加灵活。本发明可以被构造而没有这种灵活性。例如，图4显示了能被编程的一个尺寸寄存器416。其不需要的尺寸值也是可编程的。例如，最大可能的延迟可以被硬布线到同步电路系统中。
作为另一个例子，描述了在双端口RAM424中被存储的所有响应数据。该电路也能起作用，通过具有不起作用的存储功能直到一个匹配被检测到，表明一个有效响应已经被检测到。另一个可能的添加是，如果在计数器414超过尺寸寄存器416中的值之前，比较器418没有检测到一个匹配，一个错误同样已经出现。这样一个错误出现时，电路系统可以把信号加到数字信道218中的故障处理器。
此外，图4显示了寄存器412存储开始条件，比如一个高或低的状态。通过一个智能卡芯片可以使用更加复杂的开始条件。比如高和低或者从一个状态到另一个状态的转换的一种特殊的模型。对于一个数据传输的信号的开始，开始条件412能被编程以存储无论什麽状态的一个表示，或者通过一个智能卡所使用的状态序列。
此外，优选实施例使用选通DDS222以定时计数器414，它保持数据信号周期数的轨迹。当选通时钟与数据流同步时，这种安排是最有用的，它出现在优选实施例中，因为RF载波和选通时钟根据相同的基础时钟产生。如果该条件是不正确的，计数器可以被另一个源定时，比如来自数字信道的定时信号或者甚至通过来自在测设备的数据流恢复的一个时钟。用于从数据流恢复时钟的数字信号处理技术是公知的。如果需要的话，DSP226能被编程以恢复一个时钟。
另外，图5描述了一个通常的算法，可以被用于解调一个信号。可以作出许多的添加。例如，平均的滤波技术可以被用于减少噪声的作用。
此外，上面仅描述了通过它的RFID接口测试在测智能卡芯片。很简单的智能卡芯片，比如那些用于标签或识别卡，包含较少的或没有数据处理电路并只包含一个存储器，其响应于命令存储或输出。这样的芯片通过RFID接口可以被全面的测试。包含更复杂的电路系统的其它的芯片可以通过访问焊盘测试以便它们的整体功能可以被快速测试。使用智能卡芯片测试板130刚好可以测试RFID接口。然而，上述的测试仪具有灵活性以容纳许多不同模式中的测试。
因此，本发明只受限于所附权利要求的精神和范围。
权利要求
1.一种自动测试系统，它具有一个模型产生器，用于产生应用于在测设备的激励模型，和一个期望的模型，它表示来自在测设备的期望的响应，其特征在于，所述自动测试系统包括同步电路系统，该同步电路系统具有a)至少一个输入(401)，从在测设备(114A...114D)接收一个数据流值；b)比较器(418)，耦合到至少一个输入，当从在测设备的数据流值中检测到一个开始条件时具有一个输出(402)指示；c)缓冲电路(424)，从在测设备接收数据流值，和提供输出数据流值，它复制来自在测设备的部分数据流值，所选择的部分根据来自比较器的开始条件的指示，相对于来自在测设备的数据流值延迟一个确定的量；d)其中缓冲电路的输出流被耦合到模型产生器，用于确定在测设备是否产生期望的响应。
2.权利要求1的自动测试系统，其特征在于，同步电路系统包括多个路径(410(1)...410(N))，适于从多个不同的在测设备接收数据流值，每个路径包含一个比较器和一个缓冲电路。
3.权利要求1的自动测试系统，还包括至少一个DSP电路，它耦合在被测设备和同步电路系统之间，所述DSP从在测设备接收一个调制的输出信号，并提供调制的数据流到同步电路系统的至少一个输入。
4.权利要求1的自动测试系统，还包括a)一个DDS电路(210)，产生一个RF载波信号；和b)一个调制器(214)，具有耦合到RF载波信号的第一输入和接收测试模型的第二输入，以及耦合到在测设备的输出。
5.权利要求4的自动测试系统，还包括至少一个RF接口电路(216)，所述RF接口电路连接在调制器和在测设备之间的信号路径中。
6.权利要求5的自动测试系统，其中所述RF接口电路包括可变的电阻，借此控制信号衰减。
7.权利要求5的自动测试系统，其中所述RF接口电路包括一个差分放大器，借此提供一个差分输出。
8.权利要求1的自动测试系统，其中所述缓冲电路包括一个存储器。
9.权利要求8的自动测试系统，其中所述缓冲电路包括地址偏移电路系统，它包括a)一个地址计数器(414)b)一个锁存器(420)，它耦合到地址计数器，存储开始地址；和c)算法电路系统(422)，它耦合到地址计数器和锁存器，提供开始地址的一个地址计数值偏移。
10.一种自动测试系统，它具有一个模型产生器，用于产生应用于在测设备的激励模型，和一个期望的模型，该模型表示来自在测设备的期望的响应，其特征在于，所述自动测试系统包括特别适于测试智能卡芯片的电路系统，该电路系统具有a)电路(210)，具有RF输出；b)调制器(214)，具有耦合到RF输出的输入和耦合到激励模型的输入以及RF载波输出；c)多个RF接口电路(216)，每个具有耦合到RF载波输出的输入和适用于耦合到在测智能卡芯片的测试端口输出以及一个响应输出；d)同步电路，它具有多个输入，每个输入耦合到多个RF接口电路的其中之一的响应输出，该同步电路包括多个路径(410)，每个具有i)耦合到响应输出的输入；ii)存储缓冲器，它适于在路径的输入上存储数据信号；iii)电路，在一个预定的时间周期之后用于产生读取地址到存储缓冲器，该时间周期是由一个表示当在路径的输入中检测到一个开始条件时的时间值偏移的。
11.权利要求10的自动测试系统，还包括多个解调电路，每个解调电路连接在被测设备和到同步电路的输入之间的信号路径中。
12.权利要求11的自动测试系统，其中所述解调电路包括一个模拟-数字变换器(220)和一个数字信号处理器(226)。
全文摘要
一种用于测试智能卡芯片的自动测试系统。该系统包括同步电路系统，它允许在一个激励与模型产生器同步之后，在随机次数上产生响应信号。所述的系统具有同步电路系统中的多个路径，其允许来自在测若干设备的响应彼此同步以便平行的支持测试。该系统很好地适用于测试智能卡芯片，因为这样的芯片通常在随机的次数上响应于激励。其他包括的配置也用于测试智能卡芯片。这些配置包括用于产生调制的RF载波信号的电路和能检测在RF载波上强加的调制的信号处理电路系统，从而允许测试智能卡芯片而不对测试接入的设备进行修改。
文档编号G01R31/28GK1447922SQ01814140
公开日2003年10月8日 申请日期2001年8月7日 优先权日2000年8月14日
发明者奥梅姆·克里斯托·普拉泽雷斯·达科斯塔, 安东·托马 申请人:泰拉丁公司