专利名称：用于制造雪崩沟槽光学检测器的方法以及检测器的制作方法
技术领域：
本发明涉及将光转换为电流的光学检测器，特别是涉及用于高速光纤通信中的检测器。
背景技术：
随着用于光纤通信中的数据速率超过40G比特/秒的高速，需要灵敏的光学检测器。采用例如GaAs和InGaAs等材料的III-V半导体PIN检测器已经用于提供这种能力。但是，随着横向沟槽检测器(LTD)的发明(美国专利No.6,177,289)，就有可能使用硅PIN检测器实现这样的高速。但是，硅PIN检测器的缺点在于与更常规的PIN检测器相比，具有较大的电容。该电容又要求采用更低阻抗的放大器，并由此增加了电路中的噪声，该噪声限制了用硅PIN检测器可以达到的灵敏度。
雪崩检测器的工作类似于硅PIN检测器，但其用雪崩倍增来实现增益(每个光子不止一个电子)。由于增益的提高，检测器对于电路噪声的敏感性降低。此外，利用该技术的接收器可以实现更高的灵敏度。
因此，需要一种制造实现雪崩增益的LTD的方法。
发明内容
根据本发明的实施例，一种在半导体衬底上形成雪崩沟槽光学检测器器件的方法，包括在衬底中形成第一组和第二组沟槽，其中第一组沟槽相对于第二组沟槽交替地设置，用掺杂的牺牲材料填充沟槽，以及退火该器件以在衬底中形成倍增区。该方法包括从第一组沟槽中蚀刻掺杂的牺牲材料，用掺杂的第一导电性材料填充第一组沟槽，从第二组沟槽中蚀刻掺杂的牺牲材料，以及用掺杂的第二导电性材料填充第二组沟槽。该方法还包括提供到第一组沟槽和第二组沟槽的分开的布线连接。
该第一组和第二组沟槽被同时形成在衬底中。
从第一组沟槽中蚀刻掺杂的牺牲材料还包括从器件的表面除去掺杂的牺牲材料，以及掩蔽第二组沟槽。
提供分开的布线连接还包括将填充第一组沟槽的掺杂材料和填充第二组沟槽的掺杂材料暴露到器件的表面，以及为第一组沟槽中的每一个提供第一组接触和为二组沟槽中的每一个提供第二组接触。
退火还包括在形成倍增区之前在器件的表面上淀积扩散阻挡层，以及在形成倍增区之后从器件的表面上除去阻挡层。
第一导电性材料包括n型掺杂的多晶硅，第二导电性材料包括p型掺杂的多晶硅。第一导电性材料包括p型掺杂的多晶硅，第二导电性材料包括n型掺杂的多晶硅。
衬底包括半导体材料，淀积在半导体材料上的SiO2层，以及淀积在SiO2层上的SiN层。
从第二组沟槽中蚀刻牺牲材料还包括通过机械抛光将第二组沟槽的牺牲材料暴露到器件的表面的步骤。
掺杂的牺牲材料是p型掺杂的多晶硅和n型掺杂的多晶硅中的一种。
根据本发明的实施例，一种在半导体衬底上形成雪崩沟槽光学检测器器件的方法，包括在衬底中形成第一组和第二组沟槽，其中第一组沟槽相对于第二组沟槽交替地设置，用掺杂的牺牲材料填充沟槽，以及围绕沟槽的底部在衬底中形成倍增区。该方法还包括从第一组沟槽中蚀刻掺杂的牺牲材料，用掺杂的第一导电性材料填充第一组沟槽，从第二组沟槽中蚀刻掺杂的牺牲材料，以及用掺杂的第二导电性材料填充第二组沟槽。该方法包括提供到第一组沟槽和第二组沟槽的分开的布线连接。
同时形成在衬底中的第一组和第二组沟槽。
从第一组沟槽中蚀刻掺杂的牺牲材料还包括从器件的表面除去掺杂的牺牲材料，以及掩蔽第二组沟槽。
提供分开的布线连接还包括将填充第一组沟槽的掺杂材料和填充第二组沟槽的掺杂材料暴露到器件的表面，以及为第一组沟槽中的每一个提供第一组接触，和为第二组沟槽中的每一个提供第二组接触。
第一导电性材料包括n型掺杂的多晶硅，第二导电性材料包括p型掺杂的多晶硅。第一导电性材料包括p型掺杂的多晶硅，第二导电性材料包括n型掺杂的多晶硅。
掺杂的牺牲材料是p型掺杂的多晶硅和n型掺杂的多晶硅中的一种。
根据本发明的实施例，一种雪崩沟槽光学检测器器件，包括衬底；在衬底中的具有掺杂的第一导电性材料的第一组沟槽；在衬底中的具有掺杂的第二导电性材料的第二组沟槽，其中第一组沟槽相对于第二组沟槽交替地设置。该器件包括在衬底中围绕第一组和第二组沟槽的下部的倍增区，其中倍增区包括大约10％的光敏区；以及分别连接到第一组沟槽和第二组沟槽的第一连接和第二连接。
在下面结合附图将更详细地介绍本发明的优选实施例图1A是根据本发明的实施例的雪崩沟槽光检测器的顶视图；图1B是图1A所示的雪崩沟槽光检测器的剖面图；图2A-2D是根据本发明的实施例的在各种完成状态下的雪崩沟槽光检测器的图；以及图3是根据本发明的实施例的方法的流程图。
具体实施例方式
雪崩过程由散射事件引起，其中单个电子或空穴被大电场加速到会发生碰撞的点，在该碰撞中其他的束缚电子受激由价带跃迁到导带，产生额外的、活动的电子空穴对。额外的电荷载流子和光产生的载流子一起流向n和p型接触，导致光电流增加，由此增益增加。然而，要获得高速和低噪声增益，重要的是在检测器的限定区中发生雪崩倍增，并且主要对一种类型的载流子发生倍增。对于高速和低噪声，优选对原始的光产生的载流子而不是对由随后倍增产生的载流子发生雪崩倍增。由这些随后倍增产生的载流子具有造成更多噪声的统计分布。此外，由于额外倍增产生的载流子的传输需要时间，因此这些载流子导致速度降低。
发生倍增的该限定区可由轻微掺杂n型沟槽附近的窄区产生。该掺杂必须轻得足以在正常操作期间使该区保持耗尽，并且窄得足以使倍增保持限制到光敏区的小部分。该区域约小于光敏区的10％。
参考附图，图1A和1B，雪崩沟槽检测器(ATD)包括本征的硅衬底101、硅氧化层(SiO3)102以及硅氮化(SiN)层103。ATD还包括蚀刻到硅衬底101内并用非晶硅填充的沟槽104的阵列。沟槽交替地填充有掺杂n型的多晶硅105和p型的多晶硅106。掺杂环绕每个沟槽底部的区域，例如107，以形成结层或倍增区。形成到沟槽的接触(108，109)，一个接触108连接到n型沟槽，另一个接触109连接到p型沟槽。
当电压加在接触(108，109)之间，并以正端连接到n型沟槽，且光110落在沟槽对之间时，产生电子空穴对，增加了光电流。
参考图2A到2D介绍用于制造沟槽APD的优选方法。该检测器结构是在轻微掺杂的硅衬底(例如小于1016cm-3)上制造的，以使沟槽之间的区域可以完全耗尽。
如图2A中的剖面图所示，在表面上形成热氧化物102，然后形成SiN淀积层103以保护硅衬底101的表面不进行进一步的处理。使用反应离子蚀刻蚀刻穿过介电层(102，103)并进入到硅衬底101内到与光辐射的消光长度可比的深度形成相互贯通的沟槽阵列201，对于850nm的波长，该深度为8到20μm(301)。
如图2B所示，淀积作为掺杂源202的硼硅玻璃(BSG)或其它材料层填充沟槽201。进行退火以将硼扩散到与沟槽相邻的区域内，产生轻微掺杂的倍增区107。化学机械抛光，即CMP，将表面找平到SiN层103，从器件203的上表面除去任何BSG。如图2C所示，从一组沟槽剥离BSG，淀积n+多晶硅105填充开口沟槽。如图2D所示，然后剥离剩余的BSG，淀积p+多晶硅106以填充第二组沟槽，然后再进行CMP找平到SiN层103，露出沟槽中的多晶硅材料。参考图1A和1B，使用常规的技术形成接触(108，109)以形成完整的检测器。
参考图3，使用反应离子蚀刻蚀刻穿过介电层并进入到硅衬底内到与光辐射的消光长度可比的深度形成相互贯通的沟槽阵列，对于850nm的波长，该深度为8到20μm-301。用掺杂的牺牲材料层填充沟槽，掺杂的牺牲材料优选p掺杂，作为掺杂剂的源(302)。进行退火将如硼的掺杂剂扩散到沟槽底部周围区域内，产生轻微掺杂的倍增区(303)。在退火之前淀积TEOS扩散阻挡层。进行第一CMP以将表面找平到SiN层(304)。从一组沟槽中剥离掺杂的材料(305)，并淀积n+多晶硅，填充开口的沟槽(306)。在从第一组沟槽中剥离掺杂的材料之前，通过例如非晶硅掩蔽第二组沟槽。可以进行第二CMP步骤(307)，以除去掩模并露出第二组沟槽中剩余的掺杂材料。剥离剩余的掺杂材料(308)，并淀积p+多晶硅以填充第二组沟槽(309)，然后再进行CMP找平到SiN层(310)。
现已介绍了雪崩沟槽光检测器及其制造方法的实施例，应该注意根据以上教导本领域技术人员可以作出修改和变形。因此应该理解，可以在所附的权利要求书限定的本发明的范围和精神内，对公开的本发明的特定实施例进行改变。现已根据专利法的要求详细和具体地介绍了本发明，所要求并需要由书面专利保护的范围在所附的权利要求书中描述。
权利要求
1.一种在半导体衬底上形成雪崩沟槽光学检测器器件的方法，包括以下步骤在衬底中形成第一组和第二组沟槽，其中第一组沟槽相对于第二组沟槽交替地设置；用掺杂的牺牲材料填充沟槽；退火该器件以在衬底中形成倍增区；从第一组沟槽中蚀刻搀杂的牺牲材料；用掺杂的第一导电性材料填充第一组沟槽；从第二组沟槽中蚀刻掺杂的牺牲材料；用掺杂的第二导电性材料填充第二组沟槽；以及提供到第一组沟槽和第二组沟槽的分开的布线连接。
2.根据权利要求1的方法，其特征在于同时形成在衬底中的第一组和第二组沟槽。
3.根据权利要求1的方法，其特征在于从第一组沟槽中蚀刻掺杂的牺牲材料的步骤还包括以下步骤从器件的表面除去掺杂的牺牲材料；以及掩蔽第二组沟槽。
4.根据权利要求1的方法，其特征在于提供分开的布线连接的步骤还包括以下步骤将填充第一组沟槽的掺杂材料和填充第二组沟槽的掺杂材料暴露到器件的表面；以及为第一组沟槽中的每一沟槽提供第一组接触，和为第二组沟槽中的每一沟槽提供第二组接触。
5.根据权利要求1的方法，其特征在于退火步骤还包括以下步骤在形成倍增区之前在器件的表面上淀积扩散阻挡层；以及在形成倍增区之后从器件的表面上除去扩散阻挡层。
6.根据权利要求1的方法，其特征在于第一导电性材料包括n型掺杂的多晶硅，第二导电性材料包括p型掺杂的多晶硅。
7.根据权利要求1的方法，其特征在于第一导电性材料包括p型掺杂的多晶硅，第二导电性材料包括n型掺杂的多晶硅。
8.根据权利要求1的方法，其特征在于衬底包括半导体材料，淀积在半导体材料上的SiO2层，以及淀积在SiO2层上的SiN层。
9.根据权利要求1的方法，其特征在于从第二组沟槽中蚀刻牺牲材料的步骤还包括通过机械抛光将第二组沟槽的牺牲材料暴露到器件的表面的步骤。
10.根据权利要求1的方法，其特征在于掺杂的牺牲材料是p型掺杂的多晶硅和n型掺杂的多晶硅中的一种。
11.一种在半导体衬底上形成雪崩沟槽光学检测器器件的方法，包括以下步骤在衬底中形成第一组和第二组沟槽，其中第一组沟槽相对于第二组沟槽交替地设置；用掺杂的牺牲材料填充沟槽；围绕沟槽的底部在衬底中形成倍增区；从第一组沟槽中蚀刻掺杂的牺牲材料；用掺杂的第一导电性材料填充第一组沟槽；从第二组沟槽中蚀刻掺杂的牺牲材料；用掺杂的第二导电性材料填充第二组沟槽；以及提供到第一组沟槽和第二组沟槽的分开的布线连接。
12.根据权利要求11的方法，其特征在于同时形成在衬底中的第一组和第二组沟槽。
13.根据权利要求11的方法，其特征在于从第一组沟槽中蚀刻掺杂的牺牲材料的步骤还包括以下步骤从器件的表面除去掺杂的牺牲材料；以及掩蔽第二组沟槽。
14.根据权利要求11的方法，其特征在于提供分开的布线连接的步骤还包括以下步骤将填充第一组沟槽的掺杂材料和填充第二组沟槽的掺杂材料暴露到器件的表面，以及为第一组沟槽中的每一沟槽提供第一组接触，和为第二组沟槽中的每一沟槽提供第二组接触。
15.根据权利要求11的方法，其特征在于第一导电性材料包括n型掺杂的多晶硅，第二导电性材料包括p型掺杂的多晶硅。
16.根据权利要求11的方法，其特征在于第一导电性材料包括p型掺杂的多晶硅，第二导电性材料包括n型掺杂的多晶硅。
17.根据权利要求1的方法，其特征在于掺杂的牺牲材料是p型掺杂的多晶硅和n型掺杂的多晶硅中的一种。
18.一种雪崩沟槽光学检测器器件，包括衬底；具有掺杂的第一导电性材料的在衬底中的第一组沟槽；具有掺杂的第二导电性材料的在衬底中的第二组沟槽，其中第一组沟槽相对于第二组沟槽交替地设置；在衬底中的围绕第一组和第二组沟槽的下部的倍增区，其中倍增区包括大约光敏区的10％；以及分别耦合到第一组沟槽和第二组沟槽的第一连接和第二连接。
全文摘要
一种在半导体衬底上形成雪崩沟槽光学检测器器件的方法，包括在衬底中形成第一组和第二组沟槽，其特征在于第一组沟槽相对于第二组沟槽交替地设置，用掺杂的牺牲材料填充沟槽，以及退火该器件以在衬底中形成倍增区。该方法包括从第一组沟槽中蚀刻掺杂的牺牲材料，用掺杂的第一导电性材料填充第一组沟槽，从第二组沟槽中蚀刻掺杂的牺牲材料，以及用掺杂的第二导电性材料填充第二组沟槽。该方法还包括提供到第一组沟槽和第二组沟槽的分开的布线连接。
文档编号G01R31/26GK1507079SQ200310117299
公开日2004年6月23日 申请日期2003年12月9日 优先权日2002年12月10日
发明者D·L·罗杰斯, D L 罗杰斯, 杨敏 申请人:国际商业机器公司