专利名称：数据队列装置与数据队列测试方法
技术领域：
本发明有关于 一 种数据队列(data queue)测试方法以及得
以实现该种数据队列测试方法的数据队列装置。
背景技术：
传统的芯片测试技术在测试一芯片之前，必须以计算机先 模拟该芯片的动作，求取对应 一 组须'j试输入数据的 一 组理想输 出数据。之后，此待测芯片必须安装于一测试机台上。该测试 机台将把该组测试输入数据输入该芯片，并且提供一时脉读取 该芯片的输出端。此测试机台将把读取到的输出数据与上述理 想输出数据逐一比较，以判断该芯片是否正常运作。
然而，随着微处理器速度发展、系统所使用的时脉愈来愈 快，时脉不同步(asynchronous)对传统芯片测试技术的影响将愈 来愈严重。测试机台所提供的时脉必须额外进行一 同步调整步 骤，方能令读取到的输出数据得以与模拟所得的理想输出数据 进行比对。此同步调整步骤将造成测试过程的负担。
甚至，以更高频的系统为例，测试机台根本无法提供如此 高频的时脉。此时，该测试机台仅能以较低频率读取该待测芯 片的输出端，将导致某些错误的输出数据被略过没有读取到。 上述状况将大大降低测试结果的可信度。
因此，本发明领域需要一种新的技术克服高频系统所面临 的上述测试问题。
发明内容
本发明提供芯片中的一种数据队列装置，其中包括一侦错
码产生器、 一数据队列以及一侦错码比对器。该侦错码产生器 将根据一输入数据产生一输入侦错码。该输入数据与该输入侦 错码将暂存于该数据队列。该侦错码比对器将读取该数据队列， 所读取到的数据为 一输出数据与 一输出侦错码。该侦错码比对 器将根据该输出数据产生 一验证侦错码，并且比较该输出侦错
码与该-睑i正侦4昔码以产生一4昔误标志。该4普误标志于该输出侦 错码不等于该验证侦错码时为 一 第 一状态，代表有该数据队列 错误发生。
本发明更提供一种测试一数据队列的方法，其中包括根 据 一输入数据产生 一输入侦错码；暂存该输入数据与该输入侦 错码于该数据队列；读取该数据队列以获得 一 输出数据与 一 输
出侦错码；根据该输出数据产生一验证侦错码；以及比较该输 出侦错码与该验证侦错码，以产生一错误标志。其中，该错误 标志于该输出侦错码不等于该验证侦错码时为 一 第 一状态，代 表该测试过程有错误发生。
本发明所述的数据队列装置与数据队列测试方法，可提升 高频系统中芯片测试结果的可信度。
图1为本发明数据队列装置的 一种实施方式； 图2为本发明数据队列装置的另 一种实施方式； .图3以本发明的数据队列装置内各信号的波形，举例说明本 发明的运作；
图4以本发明的数据队列装置内各信号的波形，举例说明本 发明的运作；
图5为本发明测试一数据队列的方法的 一种实施方式的流程图。
具体实施例方式
为让本发明的上述和其他目的、特征和优点能更明显易懂，
下文特举出多个实施例，并配合所附图式作详细i兌明。
图l为本发明的数据队列装置的一种实施方式，其中包括 一侦错码产生器102、 一数据队列104以及一侦^"码比对器106。 该侦错码产生器102将接收一 输入数据mi[],并且产生该输入数 据mi[]的 一输入侦4晉码p一in。该输入数据mi[]与该输入侦错码 p—in将暂存于该数据队列104,然后由该侦错码比对器106读出。 该侦错码比对器10 6所读取到的数据称为 一 输出数据M O []与一 输出侦错码p一out。该侦错码比对器106更将根据该输出数据 MO[]产生 一 验证侦错码p—MO ，并且比较该输出侦错码p—out与 该验证侦错码p—MO以产生 一 错误标志WARN 。 该错误标志 WARN于该输出侦错码p—out不等于该验证侦错码p—MO时为一 第一状态。
在图l所示的实施方式中，该侦错码产生器102包括一第一 异或(XOR)电路108 ,用以对该输入数据mi[]的所有位 (mi
mi [N])进行异或运算，以产生该输入侦错码pjn;其数 学表示方式如下
p—in=mi
mi[l] ... mi[N],
其中，该输入数据mi[]的所有位数为N+l。
此外，参阅图l的实施方式，该侦错码比对器106包括一第 二异或电路110 ，用以对该输出数据MO[]的所有位 (MO
MO[N])进行异或运算，以产生该验证侦错码p—MO;其 数学表示方式如下
p—MO=MO
@MO[l] ... MO[N]。
此外，参阅图l的实施方式，该侦错码比对器106更包括一 第三异或电路112,用以对该输出侦错码p—out与该验证侦错码
p—MO进行异或运算，以产生该错误标志WARN。在此实施方式 中，更采用一D型緩冲器114撷取该第三异或电路112所输出的 结果。在该第三异或电路112的运算下，该4晉误标志WARN于该 输出侦错码p—out不等于该验证侦错码p_MO时为'1，(上述第一 状态)。若该输出侦错码p—out等于该验证侦错码p—MO，则该错 误标志WARN为'O'。因此，得以通过该4昔-i吴标志WARN判断该 数据队列104是否有错误发生。当该错误标志WARN为该第 一 状 态时，代表该输出侦错码p—out不等于该验证侦错码p—MO—即 该输出数据MO[]不同于该输入数据mi [],该数据队列104有错误 发生。
图2为本发明的另 一种实施方式，其中该侦错码比对器202 以 一 第四异或电路204取代图1的第二异或电路110与第三异或 电路112。该第四异或电路204与该第二异或电^各110、第三异或 电路112等效，并且将对该输出侦错码p—o u t与该输出数据M O [] 的所有位(MO
MO[N])进行异或运算，以产生该错误标志 WARN。当该错误标志WARN为上述第一状态"1"时，代表该输 出数据MO[]不等于该输入数据mi[],该数据队列206有错误发 生。
以图l、图2所示的实施方式为例，数据队列104与206为一 先进先出緩冲器(FIFO)。在上述实施例中，上述先进先出緩沖 器(104或206)内的储存格数量为4，标号为R1、 R2、 R3与R4。 一储存信号PUSH负责将不同时序上的输入数据mi[]与输入侦 错码p—in暂存至所述储存格Rl、 R2、 R3与R4。 一读取信号POP 负责将所述储存格R1、 R2、 R3与R4内所储存的信息依照先进 先出规则读出。
在本发明的一种实施方式中，该输入数据mi[]于不同时序 上为不同值；并且该数据队列装置更包括 一 输出锁定电路(未以
图例显示)，用以于该^"误标志WARN为该第一状态时，锁定该 输出数据MO[]。上述实施方式将可通过该输出数据MO[]最后锁 定的值判断是否有错误发生。图3、图4以本发明的数据队列装 置内各信号的波形，举例说明此实施方式的运作。参阅图3，输
入数据mi[]在不同时序上依序为d0、 dl..... d6,其所对应的
输入侦错码如信号p—in所示。输出数据MO[]与输出侦错码p—out 为由该数据队列所读取出的数据。对应该输出数据MO[]的验证 侦错码如信号p—MO所示。由于该输出数据MO[]的值与该输入 数据mi[]相同，故该验证侦错码p—MO与该输出侦错码p—out相 等，该错误标志WARN保持在'O，电平，输出锁定电路不会锁定 该输出数据MO[]。因此，该输出数据MO[]最后的值为d6。信号 ref—MO为该输出数据MO[]的理想输出值，如图所示，其最后的 值为d6。本实施方式^又需于测试流程结束时，比较该理想输出 值ref—MO与该输出数据MO[],即可判断是否有错误发生锁定该 输出数据MO[]的输出。以图3为例，该输出数据MO[]最后的值 等于该理想输出值r e f — M O最后的值，故可判定测试过程中没有 错误发生。
参阅图4的输出数据MO[],数据d3的传送发生错误(标示为
于该输出侦错码p—out 。该错误标志WARN因此提升至"1"(上述 第一状态)，并且令该输出锁定电路锁定该输出数据MO[]。如 图所示，该输出数据MO[]的值锁定为Er值。比较该输出数据 MO[]的最末值(Er)与该理想输出值的最末值d6,可发现两者并 不相等，故可判定此数据队列有错误发生。
在某些实施方式中，该输出锁定电将于该误标志 WA RN提升至该第 一 状态时，将该输出数据M O []锁定在错误发 生前的值。使用者可根据该输出数据MO[]锁定的值推断出该数
据队列的错误发生处。
本发明更提出测试一数据队列的方法。图5为本方法的 一种
实施方式的流程图。步骤S502根据一输入数据mi[]产生一输入 侦错码p—in 。步骤S504将该输入数据mi[]与该输入侦错码p—in 暂存至待测的数据队列。步骤S506读取该数据队列，读取到的 数据称为 一输出数据MO[]与 一输出侦错码p—out。步骤S508根 据该输出数据MO[]产生一验证侦错码p—MO。步骤S510比较该 输出侦错码p—out与该验证侦错码p—MO ,以产生 一 错误标志 WARN。其中，该错误标志WARN于该输出侦错码p—out不等于 该验证侦错码p—MO时为 一第 一状态，代表该输出数据MO[]不 等于该输入数据mi[],该数据队列有错误发生。
在本方法的某些实施方式中，步骤S502包括对该输入数据 mi[]的所有位(mi
mi[N])进行异或(XOR)运算，以产生该输入 侦错码p—in。此时，在某些实施方式中，步骤S508包括对该输 出数据MO[]的所有位(MO
MO[N])进行异或运算，以产生该 验证侦错码p—MO;步骤S510包括对该输出侦错码p—out与该验 证侦错码p—MO进行异或运算，以产生该错误标志WARN。
在某些实施方式中，本测试方法更包括令该输入数据mi[] 于不同时序上为不同值；并且于该错误标志WARN为该第一状 态时锁定该输出数据MO[]。使用者可通过该输出数据MO[]最后 锁定的值判断该数据队列是否有错误发生以及判断该数据队列 的错误状况。
以上所述仅为本发明较佳实施例，然其并非用以限定本发 明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神 和范围内，可在此基础上做进一步的改进和变化，因此本发明 的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下
102:侦错码产生器
104:数据队列
106:侦错码比对器
108、 110、 112:异或电^各
114: D型緩冲器
202:侦错码比对器
204:异或电路
206:数据队列
mi[]:输入凄t据
MO[]:输出数据
p一in:输入侦错码
p一MO:验证侦错码
p一out:输出侦4普码
POP:读取信号
PUSH:储存信号
Rl、 R2、 R3以及R4: 4诸存才各
S502:根据mi[]产生p一in
S504:将mi[]与p—in暂存至待测的数据队列
S506:读取该数据队列，读取到的数据为MO[]与p—out
S508:根据MO[]产生p—MO
S510'.比较p—MO与p—out，以得WARN
WARN:错-i吴标志。
权利要求
1.一种数据队列装置，其特征在于，包括一侦错码产生器，接收一输入数据，并且产生该输入数据的一输入侦错码；一数据队列，暂存该输入数据与该输入侦错码；以及一侦错码比对器，读取该数据队列以获得一输出数据与一输出侦错码，根据该输出数据产生一验证侦错码，并且比较该输出侦错码与该验证侦错码以产生一错误标志，其中，该错误标志于该输出侦错码不等于该验证侦错码时为一第一状态。
2. 根据权利要求l所述的数据队列装置，其特征在于，该 侦错码产生器包括一第一异或电路，用以对该输入数据的所有 位进行异或运算，以产生该输入侦错码。
3. 根据权利要求2所述的数据队列装置，其特征在于，该 侦错码比对器包括一第二异或电路，用以对该输出数据的所有 位进行异或运算，以产生该验证侦错码。
4. 根据权利要求3所述的数据队列装置，其特征在于，该 侦错码比对器更包括一第三异或电路，用以对该输出侦错码与 该验证侦错码进行异或运算，以产生该错误标志。
5. 根据权利要求2所述的数据队列装置，其特征在于，该 侦错码比对器包括一第四异或电路，用以对该输出侦错码与该 输出数据的所有位进行异或运算，以产生该错误标志。
6. 根据权利要求l所述的数据队列装置，其特征在于，该 输入数据于不同时序上为不同值。
7. 根据权利要求6所述的数据队列装置，其特征在于，更 包括一输出锁定电路，用以于该错误标志为该第一状态时，锁 定该输出凝:据。
8. 根据权利要求l所述的数据队列装置，其特征在于，该 数据队列为 一先进先出緩冲器。
9. 一种数据队列测试方法，其特征在于，包括 根据一输入数据产生一输入侦错码；暂存该输入数据与该输入侦错码于 一 数据队列；读取该数据队列以获得 一输出数据与 一输出侦错码；根据该输出数据产生一验证侦错码；以及比较该输出侦错码与该验证侦错码，以产生 一错误标志，其中，该错误标志于该输出侦错码不等于该验证侦错码时为一第一状态。
10. 根据权利要求9所述的数据队列测试方法，其特征在于， 产生该输入侦错码的步骤包括对该输入数据的所有位进行异或运算。
11. 根据权利要求10所述的数据队列测试方法，其特征在 于，产生该验证侦错码的步骤包括对该输出数据的所有位进行 异或运算。
12. 根据权利要求ll所述的数据队列测试方法，其特征在 于，产生该错误标志的步骤包括对该输出侦错码与该验证侦错 码进行异或运算。
13. 根据权利要求9所述的数据队列测试方法，其特征在于， 更包括令该输入数据于不同时序上为不同值。
14. 根据权利要求13所述的数据队列测试方法，其特征在 于，更包括于该错误标志为该第 一状态时锁定该输出数据。
15. 根据权利要求14所述的数据队列测试方法，其特征在 于，更包括根据锁定的上述输出数据判断该数据队列的错误状 况。
全文摘要
本发明提供一种数据队列装置与数据队列测试方法，特别涉及芯片中的一种数据队列装置，其中包括一侦错码产生器、一数据队列以及一侦错码比对器。该侦错码产生器将根据一输入数据产生一输入侦错码。该输入数据与该输入侦错码将暂存于该数据队列。该侦错码比对器将读取该数据队列，所读取到的数据为一输出数据与一输出侦错码。该侦错码比对器将根据该输出数据产生一验证侦错码，并且比较该输出侦错码与该验证侦错码以产生一错误标志。该错误标志于该输出侦错码不等于该验证侦错码时为一第一状态，代表有错误发生。本发明所述的数据队列装置与数据队列测试方法，可提升高频系统中芯片测试结果的可信度。
文档编号G01R31/28GK101178430SQ20071019907
公开日2008年5月14日 申请日期2007年12月12日 优先权日2007年12月12日
发明者洪伟翔 申请人:威盛电子股份有限公司