缺陷检查方法和缺陷检查装置的制作方法

专利名称：缺陷检查方法和缺陷检查装置的制作方法
技术领域：
本发明涉及缺陷检查方法和装置，更详细而言，涉及使用光学式 的检査和利用电子射线的检查的缺陷检査方法和装置。
背景技术：
作为检查形成有各种形状的图案的半导体装置(半导体芯片)的 方法，能够使用用于调查图案形状的缺陷的各种检查方法。例如在现 有技术中使用，利用光学显微镜等光学检査装置(检査方法)调査图 案形状的缺陷的方法。但是，随着图案形状的微细化，仅以光学方法 检测缺陷变得困难。因此，提出了通过在图案形状的缺陷检查中使用 电子射线，检测更加微细的图案形状的缺陷的方法(例如参照专利文 献1)。
在使用电子射线的缺陷检查中，存在检査所需的时间较长的问题。 因此，考虑到检査的效率，实际上能够检查的面积被限制。
在上述专利文献l (日本特开2005 — 61837号公报)中，提出了将 光学式检查和使用电子射线的检查组合的方法。但是，该方法只不过 是对形成于基板上的全部图案进行光学式检查以检测出缺陷，对该缺 陷通过使用电子射线的方式进行再次确认。因此，并未解决缺陷的检 测效率变差，检查需要较长时间的问题。
专利文献l:日本特开2005 — 61837号公报

发明内容
本发明的总括的目的是提供一种解决上述问题的新的有效的缺陷 检查方法和装置。
本发明更具体的目的是提供一种以良好的效率检测形成于基板上 的图案形状的缺陷的缺陷检査方法和缺陷检查装置。
为了达成上述目的，根据本发明的一个方面，提供一种缺陷检查
方法，检査形成于基板上的形状的缺陷，其特征在于，具有对在基 板上的被分割的多个区域中分别形成的规定图案，以光学式方法依次 进行一次检査，从该多个区域中选择进行二次检査的该区域的第一工 序；和对在第一工序中选择的区域，进行使用电子射线的二次检査以 检测出缺陷的第二工序。
在本发明的缺陷检査方法中，区域优选为与在基板上形成半导体 芯片时的一个模块(die)对应的区域。或者， 一个区域可以是与在基 板上形成半导体芯片时的一个半导体芯片对应的区域。
在本发明的缺陷检查方法中，规定图案优选为分别形成于多个区 域中的测试图案(test pattern)。或者，规定图案可以是分别形成于多 个区域中的存储单元。
在本发明的缺陷检査方法中，第一工序中可以通过对规定图案照 射光线，分析光线经由规定图案产生的反射光的光谱，并进行规定图 案的分析。
此外，根据本发明的其他方面，提供一种检査装置，检查形成于 基板上的形状的缺陷，其特征在于，具有对在基板上的被分割的多 个区域中形成的规定图案，以光学式方法依次进行一次检査，从该多 个区域中选择进行二次检查的该区域的光学式检查装置；和对通过光 学式检査装置选择的区域，进行使用电子射线的二次检查以检测出缺 陷的电子射线式检查装置。
在本发明的缺陷检查装置中，光学式检查装置，优选通过对规定 图案照射光线，分析光线经由规定图案产生的反射光的光谱，并进行 规定图案的分析。
根据本发明，能够提供以良好的效率检测形成于基板上的形状的 缺陷的缺陷检查方法和缺陷检査装置。


图1是表示基于本发明的一实施例的缺陷检査方法的流程图。 图2是表示基板上的被分割的多个区域的示意图。 图3是图2所示的区域的放大图(其l)。 图4是图2所示的区域的放大图(其2)。
图5是表示基于本发明的一实施例的缺陷检査装置的模式图。
图6是表示光学式检查方法的概要的图。
图7是表示电子射线式检査方法的概要的图。
符号说明
100光学式检査装置 100A光学式检査部 100B控制部 100C计算机 101照射单元 102检测单元 103光线 104反射光
200电子射线式检査装置 200A电子射线式检查部 200B控制部 200C信号处理部 200D显示部 200E图像存储部
200F图案匹酉己(pattern matching)单元
200G存储部
201真空容器
202电子释放部
203会聚透镜
204扫描线圈
205基板保持台
206电子检测部
207电源
具体实施例方式
首先，参照图1说明基于本发明的一实施例的缺陷检查方法。图1 是表示基于本发明的一实施例的缺陷检査方法的概要的流程图。图1
所示的缺陷检査方法是检测形成于基板上的形状(例如图案配线、孔 等)的缺陷的方法。
在图1所示的缺陷检查方法中，在步骤S1进行光学式的一次检查。
接着，在步骤S2对应于步骤S1中的光学式检查的结果进行使用电子 射线的二次检查。在上述1次检査中，通过光学式检査检测出形成有 缺陷的概率高的基板上的区域，迅速地选择进行能够检测出微细的缺 陷的利用电子射线的二次检查的区域。
在上述缺陷检查方法中，通过对以分割基板的方式形成的多个区 域，依次以光学式方法检査形成于各个区域的规定图案，迅速地选择 产生缺陷的可能性高的区域。
艮口，上述一次检查中，原则上与检査形成于基板上的全部图案(形 状)的方法(例如，日本特开2005 — 61837号公报记载的方法)不同， 通过在每个被分割的区域上，依次检查分别形成于该区域的规定图案， 判断在该区域上形成有缺陷的可能性是否高。其结果是，选择形成有 缺陷的可能性高的区域，对被选择的区域进行能够检测出微细的缺陷 的使用电子射线的二次检査。
此外，在进行上述一次检査时，优选使用对规定图案照射规定的 光线(例如激光等)，通过分析该光线经由规定图案产生的反射光的光 谱以分析规定图案的形状的方法。该分析方法的例子如后文所述。
这样，基于反射光的分析的图案识别方法与基于光学显微镜的图 案识别方法(例如，日本特开2005—61837号公报记载的方法)相比， 具有能够使一次检査的效率良好的优点。
艮口，在基于反射光的光谱分析的方法中，不是像基于光学显微镜 等的图案识别那样进行扫描并检测缺陷，而是在规定图案上点(spot) 状地照射光线，分析反射光并检测缺陷。因此，在基于反射光的光谱 分析的方法中， 一次检査的效率变得良好。此外，因为像这样的光线 的照射(反射光的分析)，只要至少在被分割的区域中的形成有规定图 案的部分点状地依次进行，所以能够以非常高的速度进行一次检查。
此外，分割基板得到的多个区域，例如由以下方式确定即可。通 常，在制造半导体装置(半导体芯片)的情况下，基板被分割为被称 为模块的、矩阵状排列的多个区域。通常，在形成半导体芯片时，由
曝光器进行曝光时的一个单位称为模块。 一个模块也被称为一个射区 (曝光区，shot)。
因此，在基于本实施例的缺陷检査方法中，令在一次检査中使用 的多个被分割的区域为与上述模块对应的区域。通过这样使一个区域 为与一个模块对应的区域，能够有效地进行缺陷检查。
制造半导体芯片的情况下的成品率下降存在各种原因。认为图案 形成时的曝光、显影工序的偏差对成品率的下降造成很大影响。在该 情况下，通过在每个作为曝光、显影时的一个射区的模块上进行一次 检查，判断在每个模块上的缺陷的有无的可能性，能够有效地检测由 曝光、显影的偏差引起的不良状况。
图2是表示将基板W分割为多个区域(例如模块)Al的一例的 示意图。在图2中，区域A1矩阵状地排列于基板W上。 一次检查相 对区域A1的规定图案点状地进行。
图3是示意性地表示区域A1的放大图。图3表示在一个模块(区 域Al )上形成一个半导体芯片Cl的情况，半导体芯片Cl是逻辑类半 导体芯片。
在半导体芯片Cl上设置有形成有逻辑电路的区域al，形成有周边 电路的区域a2，形成有存储电路的区域a3。此外，在半导体芯片Cl 的周缘部形成形成有测试图案的区域T。测试图案相当于上述一次检査 中的规定图案。例如，通过对测试图案进行光学检査，判断对区域A1 是否进行基于电子射线的二次检査。
此外，也可以将作为进行一次检査的对象的图案(进行一次检查 的一次检查区域)，和进行基于电子射线的二次检查的图案(进行二次 检查的二次检査区域)设定为不同。
例如，也可以以在一次检査中使用适于光学式检査的光学检査用 测试图案，在二次检査中使用适于电子射线的检查的电子射线检査用 测试图案的方式，在基板上预先个别形成测试图案。
此外，在二次检查中，除了测试图案以外，也可以使用例如在区 域al a3的任一个中形成的，与半导体芯片的器件相关的图案进行检 査。
也可以在一次检查中，为了选择进行二次检查的区域，以效率为
优先使用测试图案迅速地进行检查，在二次检查中，使用与制品(半
导体芯片)的特性相关的器件的图案(区域al a3)，以检査的精度为 优先进行缺陷检测。
此外，在上述一次检査中，根据在一次检查中使用的规定图案的 设计上的形状与实际由一次检查计算出的形状的不同，选择进行二次 检査的区域即可。
艮口，在进行一次检查的区域中，由一次检査计算出的规定图案的 形状与设计上的规定图案的形状的差较大的情况下，推测在该区域中 形成有形状的缺陷的可能性高。于是，对该区域进行二次检査，检测 更微细的缺陷即可。此外，在进行一次检査的区域中，由一次检查计 算出的规定图案的形状与设计上的规定图案的形状的差很小的情况 下，推测在该区域中形成有形状的缺陷的可能性低，因此能够省略对 该区域的二次检査。
例如，在该图案为线形的图案(图案配线)的情况下，在某区域 中设计上的线的宽度与由一次检査计算出的线的宽度的差在规定的值 以上时，在该区域进行二次检查即可。
此外，在该图案为孔的情况下，在设计上的孔的直径与由一次检 查计算出的孔的直径的差在规定的值以上时，在该区域进行二次检査 即可。
此外，在上述一次检査中，也可以根据多个区域中的各个规定图 案的形状的偏差选择进行二次检查的区域。
此外，不局限于图3所示的情况，也可以在基板W上的被分割的 区域A1中形成各种图案、各种器件。图4是表示区域A1的另一结构 例的图。在图4所示的例子中，在区域A1中形成有多个存储类的半导 体芯片C2。此外，在半导体芯片C2上形成有存储单元bl和周边电路 b2。也存在这样在一个模块(一个区域)上形成有多个半导体芯片的 情况。
此外，在图4所示的例子中，也可以使用上述存储单元bl作为在 一次检査中使用的规定图案。
此外，图4所示的例子中的一次检査是，例如以1个模块为1个 场所，对多个半导体芯片C2中的任意一个的储存单元bl进行一次检
查即可。此外，也可以对一个模块中的各个半导体芯片C2进行一次检 查。在该情况下，对各个半导体芯片C2的存储器M进行一次检查即 可。
接着，参照图5 图7说明实施上述缺陷检査方法的缺陷检査装置 的结构的一个例子。
图5是示意性地表示实施在图1中说明的缺陷检查方法的缺陷检 査装置的结构的图。图5所示的缺陷检查装置300具有光学式检査装 置100、电子射线式检查装置200。
首先说明光学式检查装置100。光学式检查装置100具有光学式检 査部100A、控制部IOOB和计算机IOOC。光学式检査部IOOA例如将 激光等光线照射在基板上的规定图案上，分析该光线经由规定图案产 生的反射光，识别规定图案的形状。光学式检查部100A通过控制部 IOOB，利用计算机100C进行动作。而且，计算机100C是与后述的电 子射线式检査装置200共有的。通过上述光学式检查装置100，进行图 1已说明的一次检查，选择进行二次检査的基板上的区域。
另一方面，电子射线式检査装置200具有向基板(图案)进行电 子射线的照射的电子射线检査部200A、控制部200B、信号处理部 200C、显示部200D、图像存储部200E、图案匹配单元200F、存储部 200G和与光学式检査装置100共有的计算机100C。
在电子射线式检查部200A中，在减压空间中的基板(图案)上照 射电子射线(一次电子)，检测由一次电子的照射生成的二次电子。检 测出的二次电子的数据通过信号处理部200C被处理成为图像数据。图 像数据在显示部200D中被显示。此外，图像数据被顺次存储在图像存 储部200E中。与图像数据比较用的图案的图案匹配通过图案单元200F 进行，检测出缺陷。此外，缺陷检测的数据根据需要被存储于存储部 200G。
如上所述，在电子射线式检査装置200中通过使用电子射线，能 够检测出在光学式的检查中难以检测的微细的图案的缺陷。
接着，参照

光学式检査装置100和电子射线式检査装置 200的各自的原理。
首先，参照图6说明上述的光学式检査部100A识别规定图案的形
状的原理。如图6所示，光学式检査部100A对基板W的规定图案(例 如测试图案等)的一次检查区域A2，通过照射单元101照射激光等的 光线103。
此处，光线103通过规定图案被反射。反射光104通过检知部102 检知，通过例如分光式椭圆偏振光分析器或分光反射计等的分光部(未 图示)进行分光，并进行光谱分析。此处，通过将反射光的光谱的图 案和预先存储于计算机100C中的多个光谱的图案(这也被称为库 (library))进行比较，通过选择最为相近的光谱，能够计算出上述规 定图案的外形(线宽、孔径、高度等)。
这样的光学式的图案识别方法(装置)例如记载于日本特开2005 一61837号公报、日本特开2002—243925号公报、日本特开2005 — 517903号公报等中。根据上述方法，例如与使用基于光学显微镜的图 案识别等的情况相比，能够高效地进行一次检查。
此外，根据上述方法，不仅是图案的线宽、孔径，例如形成的图 案的角度、图案边缘的表面粗糙度等也能够不进行图像处理等的复杂 的处理，迅速地计算得出。
艮口，在上述方法中，由于能够迅速地把握被光线103照射的一次 检査区域A2中的图案形状的总体的倾向，因此能够迅速地进行是否对 形成有该图案的区域进行二次检査的选择。
接着，参照图7说明电子射线式检查装置100中的电子射线检查 部100A的概要。图7是示意性地表示电子射线式检査部200A的概要 的图。
如图7所示，本实施例的电子射线式检查部200A具有内部由排气 单元220进行真空排气成为减压空间的真空容器201 。在真空容器201 的内部设置有保持作为检査对象的基板W的基板保持台205。此外， 以与基板保持台205相对的方式设置有向基板W照射一次电子的电子 释放部202。
此外，在电子释放部202和基板保持台205之间设置有用于对释 放出的一次电子(电子射线)进行会聚的会聚透镜203，用于扫描一次 电子的扫描线圈204和缝隙221。进一步，在基板保持台205和扫描线 圈204之间设置有检测由一次电子的照射生成的二次电子的电子检测
部206。在电子释放部202连接有用于对电子释放部202施加电压的电 源207。
在电子式检查部200A中，通过由电源207向电子释放部202施加 规定的电压，向基板W照射一次电子。通过照射在基板W上的图案 上的一次电子生成的二次电子，由电子检测部206检测，通过图5所 示的信号处理部200C进行处理而成为图像数据。
电子射线式检查部200A也被称为SEM (扫描型电子显微镜)式 检查装置。
如上所述，在使用电子射线的缺陷检查中，与光学式相比能够检 测出更微细的缺陷。但是，另一方面，为了以高倍率进行检査，存在 检测宽广面积的情况下，存在耗费时间较多的问题。
因此，在缺陷检查装置300中，通过光学式检査装置100进行一 次检查，迅速地选择出实施使用电子射线的二次检査的基板上的区域。 因此，能够更有效率地进行微细的缺陷的检査。
此外，在缺陷检査装置300中，如先前已说明的那样，由于依次 点状地检査基板的被分割的区域的一部分的规定图案，因此能够迅速 地选择必须进行二次检查的产生缺陷的可能性高的区域。
此外，上述缺陷检査方法和缺陷检査装置不仅能够应用于半导体 芯片(半导体装置)的制造，也能够应用于例如液晶显示装置、等离 子体显示器等的显示装置，以及其他的电子部件的制造中。
以上说明了本发明的优选的实施例，但本发明并非限定于具体公 开的实施例，只要不脱离本发明的范围，能够进行各种变形、改良。
本申请基于2006年8月11日申请的优先权主张申请2006—220162 号，在此处引用其全部内容。
产业上的可利用性
本发明能够应用于使用光学式的检査和基于电子射线的检査的缺 陷检查方法和装置。
权利要求
1.一种缺陷检查方法，检查形成于基板上的形状的缺陷，其特征在于，具有对在所述基板上的被分割的多个区域中分别形成的规定图案，以光学式方法依次进行一次检查，从该多个区域中选择进行二次检查的该区域的第一工序；和对在第一工序中选择的所述区域，进行使用电子射线的所述二次检查以检测出缺陷的第二工序。
2. 根据权利要求1所述的缺陷检査方法，其特征在于 所述各个区域是与在所述基板上形成半导体芯片时的一个模块对应的区域。
3. 根据权利要求1所述的缺陷检查方法，其特征在于 所述各个区域是与在所述基板上形成半导体芯片时的一个半导体芯片对应的区域。
4. 根据权利要求1 3中任一项所述的缺陷检査方法，其特征在于所述规定图案是分别形成于所述多个区域中的测试图案。
5. 根据权利要求1 3中任一项所述的缺陷检查方法，其特征在于所述规定图案是分别形成于所述多个区域中的存储单元。
6. 根据权利要求1 3中任一项所述的缺陷检査方法，其特征在于在所述第一工序中，通过对所述规定图案照射光线、并分析经由 所述规定图案产生的所述光线的反射光的光谱，进行所述规定图案的 分析。
7. —种缺陷检査装置，检査形成于基板上的形状的缺陷，其特征 在于，具有-对在所述基板上的被分割的多个区域中的规定图案，以光学式方 法依次进行一次检査，从该多个区域中选择进行二次检查的该区域的光学式检査装置；和对经由所述光学式检査装置选择的区域，进行使用电子射线的所 述二次检查以检测出缺陷的电子射线式检査装置。
8. 根据权利要求7所述的缺陷检査装置，其特征在于 所述光学式检査装置，通过对所述规定图案照射光线、并分析经由所述规定图案产生的所述光线的反射光的光谱，进行所述规定图案 的分析。
全文摘要
本发明提供一种对形成于基板上的形状的缺陷进行检查的缺陷检查方法，对于在基板上的被分割的多个区域中分别形成的规定图案，以光学式方法依次进行一次检查，从该多个区域中选择进行二次检查的该区域。对所选择的区域，使用电子射线进行二次检查，检测出缺陷。
文档编号G01R31/302GK101341589SQ20078000085
公开日2009年1月7日 申请日期2007年8月7日 优先权日2006年8月11日
发明者林辉幸, 藤原馨, 齐藤美佐子 申请人:东京毅力科创株式会社