去嵌入的方法和装置的制作方法

专利名称：去嵌入的方法和装置的制作方法
技术领域：
本发明涉及半导体元件的测试，特别涉及去嵌入(de-embedding)的装置和方法。
背景技术：
形成于半导体基板上的集成电路包括多个有源和无源元件，例如电阻器、电感器、 电容器、晶体管、放大器等。上述元件是依照设计规格(design specification)而制造，其 中设计规则定义上述元件所表现的理想的实体(physical)/电性特征(例如电阻值、电感 值、电容值、增益等)。一般而言，虽然希望能确认每一个制造的元件是否符合其特定的设计 规格，然而在元件整合进集成电路之后，个别的元件通常无法很容易地被测试。因此，集成 电路个别元件的独立的复制元件(stand-alone copies)被制造于晶片之上，其中复制元件 由与集成电路元件相同的工艺所制造，并具有与集成电路元件相同的实体/电性特征，并 且假设独立的复制元件所测量的实体/电性特征表示无法被测试的集成电路个别元件的 实体/电性特征。在测试期间，称为待测元件(device-under-test，DUT)的独立的复制元件电性连 接至导线(leads)和测试焊盘(test pads)，并且导线和测试焊盘进一步电性连接至外部 的测试装置。虽然所测量的实体/电性特征应正确地表示待测元件(和集成电路元件)的 实体/电性特征，但是，因为由导线和测试焊盘(例如导线和测试焊盘的电阻值、电容值和 电感值)产生的寄生效应(parasitica)也贡献至待测元件所测量的实体/电性特征，所 以，通常通过称为去嵌入(de-embedding)的方法，用以扣除寄生效应并显出待测元件本质 的实体/电性特征。因此，需要正确的去嵌入方法，用以消除寄生效应，并正确地描述待测元件的本质 特性(并且最终能正确地描述集成电路个别元件表现的本质特性)。目前，晶片上广泛应 用的去嵌入方法有“开路-短路”(open-short)、“开路-传输线”(open-thru)和“传输 线-反射-传输线”(thru-ref lect-line，TRL)，且上述三种方法用以说明寄生效应，例如测 试焊盘和导线在高频(约十亿赫兹，GHz)时产生的电阻值、电感值和电容值。然而，目前的 去嵌入方法遭遇的问题包括过度去嵌入(short over de-embedding)、由导孔(via holes) 和连接线(interconnections)产生的过量的寄生效应，与缺乏三维的去嵌入方法。这些问 题在高频时(例如50GHz)更加严重。因此，虽然目前的去嵌入方法对于其欲解决的问题大 致上差强人意，但是其仍非在每一方面都让人感到满意。

发明内容
为克服现有技术的上述缺陷，本发明公开一种去嵌入的方法，包括形成具有待测 元件的受测结构，待测元件嵌入受测结构之内，受测结构具有多个左测试焊盘和多个右测 试焊盘，右测试焊盘和左测试焊盘耦接待测元件，待测元件将受测结构分成左半结构和右 半结构，每一左半结构和右半结构均具有本征传输参数；形成多个虚设受测结构，每一虚设 受测结构均包括左焊盘和右焊盘；测量受测结构和虚设受测结构的传输参数；以及使用左
6半结构和右结构的本征传输参数与受测结构和虚设受测结构的传输参数，推导待测元件的 本征传输参数。本发明的另一实施例公开一种去嵌入的装置，包括受测结构、待测元件与多个虚 设受测结构。受测结构具有多个左测试焊盘和多个右测试焊盘；待测元件嵌入于受测结构 内，并将受测结构分成左半结构和右半结构；以及多个虚设受测结构，每一虚设受测结构均 具有左焊盘和右焊盘；其中，虚设受测结构的几何结构与左半结构和右半结构的几何结构 相关，使得待测元件的本征传输参数可由虚设受测结构的传输参数和受测结构的传输参数 推导得到。本发明的另一种实施例公开一种去嵌入的方法，包括形成半导体基板上的第一 受测结构，第一受测结构为对称的且具有左测试焊盘和右测试焊盘；嵌入待测元件于第一 受测结构内，待测元件将受测结构分成左半结构和右半结构，左半结构和右半结构分别包 括第一传输线和第二传输线，第一传输线和第二传输线均耦接待测元件；形成半导体基板 上的第二受测结构，第二受测结构具有通过第三传输线耦接的左焊盘和右焊盘；测量第一 受测结构和第二受测结构的寄生效应，用以分别作为第一寄生效应和第二寄生效应；计算 左半结构和右半结构的寄生效应，计算左半结构和右半结构的寄生效应的步骤使用第一寄 生效应和第二寄生效应；以及使用第一寄生效应和第二寄生效应以及左半结构和右半结构 的上述寄生效应，取得待测元件的本征传输特性。本发明可避免过度去嵌入。


本发明实施例公开的多种型态可由附图而被最佳地了解。然而，要强调的是，根据 产业中的标准实例，本发明多种特征并未依照比例绘制。实际上，为了清楚地讨论本发明多 种特征，其尺寸是可任意增减的。图1为根据本发明实施例的去嵌入方法的流程图；图2A、图3A、图3B、图4A和图4B为根据图1的去嵌入方法的多种测试结构的俯视 图；图2B为根据图1的去嵌入方法的多种测试结构的侧视图；图5A和图5B分别为根据本发明的具有插槽式浮置屏蔽的慢波(slow-wave)共平 面传输线与具有插槽式接地屏蔽的慢波共平面传输线的三维图示；以及图6为本发明应用的双端口网络的示意图。其中，附图标记说明如下10 插槽式浮置带线屏蔽；20 插槽式接地带线屏蔽；IOA 共平面传输线；IOB 共平面接地线；16 电介质层；20 硅基板；11 去嵌入方法；30 待测元件；
40 受测结构；145、150 结构；85 左半结构；90 右半结构；44、46、48、80、44B、48B、105、125、165、110、130、170 测试焊盘；95、100、160 虚设受测结构；52、54、115、135、175、54A、54B 传输线；55、56、120、140、180 长度；65、70、122、142、182 宽度；58A、58B 导线；75 导电层；185、190、195 区段。
具体实施例方式本发明提供多种不同的实施例或例子，用以实施本发明的技术特征。以下特定例 子的元件或设置仅用以简述本发明。特定例子的元件或设置仅作为例子，并非用以限定本 发明。再者，在第二技术特征形成期间/之前的第一技术特征包括使第一和第二技术特征 直接相关的实施例，也包括使第一和第二技术特征间接相关的额外的实施例。为了简化本 发明，多种技术特征是以不同比例而绘制。根据本发明的多种形态，图1所示为去嵌入方法11的流程图。参考图1，去嵌 入方法11启始于步骤13，用以形成具有待测元件的受测结构(test structure)，且受测 结构嵌入于待测元件中。受测结构具有耦接待测元件的左焊盘(left pads)和右焊盘 (right pads)。待测元件将受测结构分成左半结构(left half structure)和右半结构 (right half structure)。每一个左半结构和右半结构均具有本征传输参数(intrinsic transmission parameters)。接着，去嵌入方法11进行步骤15，用以形成多个虚设受测结 构(dummy test structures)。每一个虚设受测结构包括左焊盘和右焊盘。接着，去嵌入 方法11进行步骤17，用以测量受测结构和虚设受测结构的传输参数。接着，去嵌入方法11 进行步骤19，使用左半结构和右半结构的本征传输参数以及受测结构和虚设受测结构的传 输参数，用以推导(derive)待测元件的本征传输参数。根据图1所述的去嵌入方法11，图2至图4描述用于去嵌入方法11的多种受测结 构的俯视图和侧视图。参考图2A，待测元件30被嵌入于受测结构40之中。在本发明中，待 测元件30包括有源射频元件(active radio frequency device)和无源射频元件。举例 而言，待测元件30为射频集成电路(RFIC)元件。受测结构40包括测试焊盘44、46、48和 50。测试焊盘44和46包括信号的测试焊盘(也可称为信号测试焊盘)，而测试焊盘48和 50包括接地的测试焊盘(也可称为接地测试焊盘)。在本实施例中，测试焊盘44和48 (测 试焊盘46和50)以接地-信号线-接地(ground-signal-ground，GSG)组态而被设置，其 中，接地的测试焊盘48邻接于(信号的)测试焊盘44。在另一实施例中，受测结构40以测 试焊盘44和48的其他组态而被设置，例如，接地_信号线(GS)、接地-信号线-接地-信 号线-接地(GSGSG)与/或其他合适的测试组态。在一实施例中，受测结构40以本领域普通技术人员知悉的基板(电磁)屏蔽(substrate shielded)技术而被设计并制造。因此， 可以减少潜在的电磁场辐射泄漏至半导体基板(此处未显示)。在基板屏蔽技术中，受测结 构40在基板上制造，并且，受测结构40包括接地的下金属平面(此处未显示)，其中，下金 属平面使用密集的导孔阵列(denser via arrays)而被接地(grounded)，用以屏蔽(硅) 基板。这种设置方式的特征在于受测结构40视为不会耦接至其他网络的独立网络。参考图2A，信号的测试焊盘44和46电性耦接至传输线52和54，其中传输线52和 54分别具有长度55和56。因为传输线52和54也耦接至待测元件30，借此建立待测元件 30与外部元件的电性连接。接地的测试焊盘48和50通过导线58彼此耦接，其中导线58 为传输线并被视为接地线。接地的测试焊盘48和接地的导线58提供待测元件30的电性 接地参考点。测试焊盘44和48、传输线52和54与接地的导线58的每一个均包括导电材 料，例如铝、铜、铝铜合金、铝合金、铜合金、其他金属、多晶硅与/或上述导电材料的组合。 在本实施例中，信号的测试焊盘44和46与接地的测试焊盘48和50的尺寸与材料实质上 相同。测试焊盘44、46、48和50耦接至外部装置，例如测试器(tester)，故待测元件30与 外部装置的电性连接于焉建立。传输线也分别具有宽度65和70。在本实施例中，宽度65 和70均约为0. 4微米(μ m)，在其他实施例中，宽度65和70可大于0. 4微米。参考图2B，图2B显示部分的受测结构40的侧视图。受试结构40包括多个导电 层75与导孔80，导电层和导孔80耦接待测元件30。导电层75也可为众所周知的居间的 金属化层(metallization layers)，其中金属化层可存在于多个半导体元件内。导电层75 和导孔80包括导电材料，例如铝、铜、铝铜合金、钨与/或上述导电材料的组合。待测元件 30被嵌入受测结构的多个导电层75的任一层内。在本实施例中，由点A至点B的导电层 75和导孔80代表将待测元件30耦接至信号的测试焊盘44的传输线52，如图2A所示；由 点C至点F的导电层75和导孔80代表将待测元件30耦接至信号的测试焊盘46的传输线 54，如图2A所示。待测元件30具有本征传输参数，用以表示待测元件30的真正的实体(physical)/ 电性的特征。当待测元件30为了测量其本征参数而被测试时，耦接至待测元件30的元件， 例如图2A的信号的测试焊盘44和46以及传输线52和54，均会产生寄生效应(包括寄生 电阻值、寄生电容值与寄生电感值)至测量结果，结果将对待测元件30的测量结果的正确 性造成不良的影响。因此，许多种去嵌入方法已经被用于从待测元件30的测量结果取得待 测元件30的本征传输参数。然而，随着测试频率的增加，耦合至待测元件30的寄生效应的 影响也越大，而使得目前的去嵌入方法变的不正确。举例而言，参考图2B，点C至点E的电 性信号通道构成点C至点F的电性信号通道的40%，其中，点C至点F的电性信号通道构 成受测结构40的电性信号通道的一半。目前的去嵌入方法很难计算由受测结构40的电 性信号通道点C至点F产生的寄生效应的影响。在另一例子中，一种目前常用的去嵌入方 法使用“开路_短路_传输线”近似(open-short-thru approach)的方式，在此去嵌入方 法将待测元件30由受测结构40移除，并且一个额外的电性短路连接(electrical short connection)(此处未显示)被安置于受测结构40的点B和点C之间。因为电性短路连接 可能包括金属，并且金属具有电阻值和电感值，故电性短路连接并没有被去嵌入。然而，“开 路_短路_传输线”的去嵌入方法并未考虑上述问题，并且不论如何均无法由测量结果将电 性短路连接有效地去嵌入。因此，使用“开路_短路_传输线”的去嵌入方法得到的待测元件30的本征传输参数是不正确的。这种现象称为“过度去嵌入”，这表示在去嵌入时所扣除 的电阻值和电感值大于应扣除的正确的数值。“过度去嵌入”的问题在高频更加严重，例如 在频率等于或高于50GHz之时。“过度去嵌入”的问题也随着电性短路连接的长度变长而 更加严重。为了克服目前的去嵌入方法的限制，本实施例使用多重测试结构，用以得到待测 结构30的本征传输参数的正确结果。参考图2A，待测元件30将受测结构40分成左半结构 85和右半结构90。左半结构85具有以本征传输参数表示的寄生效应，其中本征传输参数 以ABCD矩阵(也称传输参数)[Left_half]表示，并且右半结构90具有以本征传输参数表 示的寄生效应，其中本征传输参数以ABCD矩阵(也称传输参数)[Right_half]表示。一般 而言，AB⑶矩阵可由图6所示的双端口网络求得。AB⑶矩阵通过总电压和总电流被定义，如以下公式所示V1 = A*V2+B*I2I1 = C*V2+D*I2其中，V1和V2分别为双端口网络的输入电压和输出电压，且I1和I2分别为双端口 网络的输入电流和输出电流。因此，A、B、C和D为双端口网络的AB⑶矩阵的元素，其中A、 B、C和D用以表示输入电压V1、输出电压V2、输入电流I1和输出电流I2的关系。将上述公 式以矩阵表示为
X B'Χ'人C D其中，AB⑶矩阵也称为传输矩阵，或称为双端口网络的传输参数。AB⑶矩阵的特 征为两个或以上串叠(cascaded)双端口网络的AB⑶矩阵为每个双端口网络个别的AB⑶ 矩阵的乘积；同样地，若要扣除串叠于其他双端口网络当中的一个双端口网络的AB⑶矩阵 时，只要乘上该双端口网络的AB⑶矩阵的反矩阵即可。AB⑶矩阵的另一个特征为AB⑶矩 阵可通过测量双端口网络的散射参数(scattering parameters) (S-参数)而得到，然后 将S-参数测量结果作数学转换成ABCD矩阵。(若需更多ABCD矩阵的详细讨论，请参考由 David M. Pozar所著的“微波工程”，第二版，第206-208页)。在本实施例中，传输线52的 长度55大约等于传输线54的长度56。并且，因为测试焊盘44、46、48和50大致上具有相 同的尺寸与材料。因此，本实施例的左半结构85大致上对称于右半结构90。换言之，受测 结构40为对称的受测结构。因为信号的测试焊盘44和接地的测试焊盘48位于图2的待测元件30的左侧，故 其分别称为位于左侧的信号的测试焊盘44和位于左侧的接地的测试焊盘48。同样地，信号 的测试焊盘46和接地的测试焊盘50分别称为位于右侧的信号的测试焊盘46和位于右侧 的接地的测试焊盘50。(用以代表寄生效应的)位于左侧的信号的测试焊盘44和位于左 侧的接地的测试焊盘48的本征传输参数以AB⑶矩阵[P_left]表示；(用以代表寄生效应 的)右侧的信号的测试焊盘46和位于右侧的接地的测试焊盘50的本征传输参数以ABCD矩 阵[P_right]表示。ABCD矩阵[P_left]和[P_right]用以考虑藉于(测试)焊盘与(电 性)连接间的可能的不连续。在本实施例中，因为测试焊盘44、46、48和50大致上具有相 同的尺寸与材料，所以[P_left]大约等于[P_right]，并且，[P_left]和[P_right]可总称为[Pad]。在另一实施例中，[P_left]大致上不等于[P_right]。因为测试焊盘44、46、48和50耦接至测试器，故整个受测结构40的传输参数可由 测量结果而得到。举例而言，使用如网络分析仪(network analyzer)的仪器，可以测量受 测结构40的特征并以S-参数表示。接着，将S-参数的测量结果转换成ABCD矩阵的形式， 并以[A’]表示。为了有所区分，待测元件30的本征传输参数以[A]表示。将受测结构40 的测量传输参数[A’]扣除左半结构85和右半结构90的本征传输参数(或寄生效应)，可 以得到受测元件30的本征传输参数[A]。上述结果可以数学方式表示为[A] = [LeftJialfr1* [A' ]* [RightjialfT1(公式 1)其中，[LeftJialfr1禾口 [RightjialfT1 分别为[Left_half]和[Right_half]的 反矩阵。因为[A’]可由受测结构40的测量结果很容易地得到，所以若要计算[A]，只需求 解[Left_half]和[Right_half]即可，并且将受测结构40的待测元件30正确地去嵌入。 在图2A中，左半结构85包括左侧的信号的测试焊盘44、左侧的接地的测试焊盘48、传输线 52与左传输的导线58A ；右半结构90包括右侧的信号的测试焊盘46、右侧的接地的测试焊 盘50、传输线54与右侧的传输的导线58B。因此，将左侧的信号的测试焊盘44、左侧的接地 的测试焊盘48、传输线52与左侧的传输的导线58A的传输参数串叠可以得到左半结构85 的传输参数；将右侧的信号的测试焊盘46、右侧的接地的测试焊盘50、传输线54与右侧的 传输的导线58B串叠可以得到右半结构90的传输参数。将传输线52与左侧的传输的导线 58A的传输参数以ABCD矩阵的形式表示成[Thru_left]；将传输线54与右传输的导线58B 的传输参数以ABCD矩阵的形式表示成[ThrU_right]。因此，可以得到以下公式[Left_half] = [P_left] * [Thru_left](公式 2)[Right_half] = [P_right] * [Thru_right](公式 3)因此，(公式1)可以表示成[A] = [P_left][Thru_left][A' ]*[P_ right]氺[Thru_right] 。参考图3A和图3B，图3A和图3B描述虚设受测结构95和虚设受测结构100。在一 实施例中，如图3A所示，虚设受测结构95使用上述基板屏蔽技术而被设计并制造。虚设受 测结构95包括以“接地-信号线-接地(GSG)，，组态设置的左侧的测试焊盘105和右侧的 测试焊盘110，左侧的测试焊盘105和右侧的测试焊盘110通过传输线115互相耦接，其中 传输线115具有长度120和宽度122。在一实施例中，长度120大于300 μ m，例如500 μ m， 且宽度122约0.4 μ m，在其他实施例中宽度122大于0.4 μ m。传输线115的寄生效应可以 使用本征传输参数表示，并可以使用ABCD矩阵[M_L]表示。在本实施例中，左侧的测试焊 盘105和右侧的测试焊盘110与图2A的测试焊盘44、46、48和50大致上分别具有相同的 尺寸与材料。因此，左侧的测试焊盘105和右侧的测试焊盘110的传输参数(寄生效应) 大致上分别等于[P_left]和[P_right](在本实施中，[P_left]大致上等于[P_right])。如图3B所示，虚设受测结构100使用上述基板屏蔽技术而被设计并制造。虚设受 测结构100包括以“接地-信号线-接地(GSG) ”组态设置的左侧的测试焊盘125和右侧的 测试焊盘130，左侧的测试焊盘125和右侧的测试焊盘130通过传输线135互相耦接，其中 传输线135具有长度140和宽度142。在一实施例中，传输线115的长度120约为500 μ m， 传输线135的长度140约为1000 μ m。传输线135的寄生效应可以使用本征传输参数表示， 并可以使用ABCD矩阵[M_2L]表示。在本实施例中，左侧的测试焊盘125和右侧的测试焊盘130与图2A的测试焊盘44、46、48和50大致上分别具有相同的尺寸与材料。因此，左侧的 测试焊盘105和右侧的测试焊盘110的传输参数(寄生效应)大致上分别等于[P_left] 和[P_right]。传输线135的长度140大约等于N乘上传输线115的长度120。在本实施 例中，N = 2，传输线135的长度140大约等于传输线115的长度120的2倍。由于AB⑶矩 阵可以串叠相乘，因此，传输线135的传输参数[M_2L]大约等于[M_L]*[M_L]。虚设受测结构95的每一个左侧的测试焊盘105和右侧的测试焊盘110均耦接至 外部测试装置，用以测量虚设受测结构95的传输参数。传输参数的测量通过测量S-参数 而完成，并将测量结果转换成ABCD矩阵的形式。因此，可以得到虚设受测结构95的测量传 输参数，以ABCD矩阵的形式表示成[TL_L1]。同样地，可以得到虚设受测结构100的测量传 输参数，以ABCD矩阵的形式表示成[TL_L2]。接着，可以得到以下公式[TL_L1] = [P_left]*[M_L]*[P_right](公式 4)[TL_L2] = [P_left]*[M_2L]*[P_right]= [P_left]*[M_L]*[M_L]*[P_right](公式 5)其中，将上述公式经由数学运算，可以求解[P_left]或[P_right]与[M_L]，并以 下列公式表示[P_left]*[P_right] = [TL_L1]* [TLJ^r1* [TL_L1] (公式 6)[M_L] = [P_left]_1*[TL_Ll]*[P_right]_1(公式 7)因为[TL_L1]和[TL_L2]可由测量结果得到，所以[P_left]、[P_right]和[M_L] 可被正确地求解。在一实施例中，[P_left]和[P_right]的计算结果如下
“ 1B/2“[P Iefll=(公式 8) L — J _C/(l+(A+D)/2) l+BC/2(l+(A+D)/2)_ 乂厶、乂
fl+BC/2(l+(A+D)/2) Β/2 [P right]=(公式 9)
_ C/(l+(A+D)/2) 1 _其中，A、B、C和D代表受测结构40的AB⑶矩阵的元素。AB⑶矩阵的参数可以通 过测量受测结构40的S-参数而得到，并将S-参数作数学转换成ABCD矩阵的参数。如前述，[P_left]代表左侧的测试焊盘105、125和测试焊盘44、48之一的本征传 输参数(或寄生效应)；[P_right]代表右侧的测试焊盘110、130和测试焊盘44、48之一 的本征传输参数(或寄生效应)。[M_L]代表传输线的本征传输参数(或寄生效应)，其 中传输线的长度大约等于传输线115的长度120。使用(公式8)和(公式9)，可以求解 [Thru_left]和[Thru_right]。随后，使用(公式 2)和(公式 3)，可以求解[Left_halt] 和[Right_half]。在一实施例中，因为传输线52和54的长度55和56大约等于传输线115 的长度120。因此，[Thru_left]和[Thru_right]大约等于[M_L]。因为[M_L]可以由(公 式4)至(公式9)计算求得，所以也可求得[Thru_left]和[Thru_right]。再者，将与传输线115串叠的左侧的测试焊盘105的本征传输参数以AB⑶矩阵的 形式[TL_leftl]表示。因为[TL_leftl]代表结构145的本征传输参数，所以将测量传输 参数[TL_leftl]乘上[Pjightr1可以得到[TL_leftl]，其中，结构145与不具有右侧的测 试焊盘110的虚设测试结构95大致上相同。如图3A示，代表[TL_leftl]的结构145以虚 设受测结构95上的箭头和虚线表示。同样地，将与传输线135串叠的左侧的测试焊盘125
12的本征传输参数以ABCD矩阵的形式[TL_left2]表示。因为[TL_left2]代表结构150的 本征传输参数，所以将测量传输参数[TL_left2]乘上[Pjightr1可以得到[TL_left2]， 其中结构150与不具有右侧的测试焊盘130的虚设测试结构100大致上相同。如图3B示， 代表[TL_left2]的结构150以虚设受测结构100上的箭头和虚线表示。[P—right]—1代表 [P_right]的反矩阵。参考图4A，图4A描述虚设受测结构160。在一实施例中，虚设受测结构160使用上 述基板屏蔽技术而被设计并制造。虚设受测结构160包括以“接地-信号线-接地(GSG)，， 组态设置的左侧的测试焊盘165和右侧的测试焊盘170，左侧的测试焊盘165和右侧的测 试焊盘170通过传输线175互相耦接，其中传输线175具有长度180和宽度182。在一实 施例中，传输线175的宽度182约为0.4 μ m，在另一实施例中，传输线175的宽度182大于 0. 4μ m。左侧的测试焊盘165和右侧的测试焊盘170耦接至外部的测试器，用以得到整个 虚设受测结构160的传输参数的测量结果。举例而言，可以得到虚设受测结构160的S-参 数。接着，将S-参数的测量结果转换成ABCD矩阵的形式，并以[Thru]表示，其中，[Thru] 表示整个虚设受测结构160的测量传输参数(或寄生效应)。传输线175可以分成3个区 段-区段185、区段190和区段195。在本实施例中，区段185的长度与图3A的虚设受测结 构95的传输线115的长度120大致上相同。在另一实施例中，区段185的长度与图3B的 虚设受测结构100的传输线135的长度140大致上相同。参考图4A，区段190的长度与图2A的受测结构40的传输线52的长度55大致上 相同，且区段195的长度与受测结构40的传输线54的长度56大致上相同。因此，传输线 175的长度180大致上等于长度120、55和56的总和。此外，参考图4B，虚设受测结构160 可以分成以下结构如图3A的结构145(结构145是不具有位于右侧的测试焊盘110的虚 设受测结构95)、如图2A的不具有测试焊盘44和48的左半结构85，以及如图2A右半结构 90。上述分解过程可以数学公式表示成[Thru] = [TL_leftl] * [Left_half] * [P_left] [Right_half](公式 10)因为[Thru]可由虚设受测结构160的测量结果得到，[P_left]可通过虚设受测 结构95和100并进行数学运算得到，且[TL_leftl]也可由[TL_leftl]*[Pjight]—1或[P_ left]*[M_L]得到，因此，可以求解[Left_half]和[Right_half]。一旦得到[Left_half]和[Right_half]，使用(公式 1)可知[A] = [Left_ halfrWAJWRightJmlfr1，所以可以求解[A](待测元件30的本征传输参数)。待测元 件30的已求得解的本征传输参数代表待测元件30的真正的传输特性，且不具有焊盘和传 输线的寄生效应，传输线将待测元件30耦接至外部元件。通过使用受测结构40、虚设受测结构95、100和160，根据本发明的一实施例，去嵌 入方法的步骤如下述1)测量传输线115、传输线135、虚设受测结构160和虚设受测结构40的散射矩 阵，其中传输线115具有长度120，传输线135具有长度140 ；2)转换传输线115、传输线135、虚设受测结构160和虚设受测结构40的散射矩 阵为传输线115、传输线135、虚设受测结构160和虚设受测结构40的ABCD矩阵[M_L]、 [M_2L]、[Thru]和[Α]；3)计算分别位于左侧和右侧的测试焊盘44/48和46/50的ABCD矩阵，用以分别得到[P_left]和[P_right]；4)计算传输线52和54的ABCD矩阵，用以分别得到[Thru_left]和[Thru_ right]；5)计算ABCD矩阵[A]，用以得到待测元件30的本征传输参数。在本实施例中，受测结构40、虚设受测结构95、100和160形成于相同的半导体晶 片之上。受测结构40、虚设受测结构95、100和160使用相同的技术与工艺制造而成(例 如，65nm RF-CMOS技术)。待测元件30与受测结构40—起形成。在另一实施例中，受测结 构40、虚设受测结构95、100和160形成于不同的半导体晶片之上。受测结构40、虚设受测结构95、100和160的每一个均具有三个维度(三维)的结 构。在某些实施例中，需要被去嵌入的寄生元件(parasitic components)(例如传输线与/ 或焊盘)可能不是位在同一个二维平面内。举例而言，如图2B所示，点D至点F的传输线 沿着X轴延伸，而点C至点D的导孔和金属(化)层不仅延着X轴延伸，也延着Y轴延伸。 因为由点D至点F的传输线也具有宽度(无法在图2B中看见，但可在图2A中看见)，故点 D至点F的传输线是二维的结构。因为由点C至点F的传输线(传输线54)包括额外的维 度(Y轴)，故传输线54是三维的结构。传统的去嵌入方法在去除三维结构(例如图2B的 传输线54)上已经遭遇困难，但使用本发明的结构和方法可以克服上述困难。在某些实施例中，共平面波导(coplanar waveguide,CPff)用以作为受测结构40、 虚设受测结构95、100和160的传输线。如前述，半导体装置可能包括居间的多个金属化层。 上述共平面波导设置于多个金属化层的任一层内。共平面波导的直接测量(S-参数测量) 可以避免布局的不匹配，而布局的不匹配介于虚设受测结构(例如虚设受测结构95、100和 160)的已测量的寄生效应与受测结构(例如受测结构40)的已测量的寄生效应之间，其中 虚设受测结构专门用于去嵌入的虚设受测结构，且受测结构嵌入于上述虚设结构的具有待 测元件的受测结构。这种技巧可以建构更正确的传输线模型。举例而言，下列表1即列出 可用的传输线的不同型态。表 权利要求
一种去嵌入的方法，包括形成具有一待测元件的一受测结构，上述待测元件嵌入上述受测结构之内，上述受测结构具有多个左测试焊盘和多个右测试焊盘，上述右测试焊盘和上述左测试焊盘耦接上述待测元件，上述待测元件将上述受测结构分成一左半结构和一右半结构，每一上述左半结构和上述右半结构均具有本征传输参数；形成多个虚设受测结构，每一上述虚设受测结构均包括一左焊盘和一右焊盘；测量上述受测结构和上述虚设受测结构的传输参数；以及使用上述左半结构和上述右结构的本征传输参数与上述受测结构和上述虚设受测结构的上述传输参数，推导上述待测元件的本征传输参数。
2.如权利要求1所述的去嵌入的方法，其中上述形成上述受测结构的步骤用以使上述 待测元件通过一第一传输线耦接上述左测试焊盘，上述待测元件通过一第二传输线耦接上 述右测试焊盘，上述第一传输线和第二传输线分别具有一第一和第二长度，上述第一长度 约等于上述第二长度，并且上述形成上述虚设受测结构的步骤形成一第一虚设受测结构、 一第二虚设受测结构与一第三虚设受测结构，其中在上述第一虚设受测结构中，上述左焊盘通过一第三传输线耦接上述右焊盘，上述第 三传输线具有一第三长度；在上述第二虚设受测结构中，上述左焊盘通过一第四传输线耦接上述右焊盘，上述第 四传输线具有一第四长度，上述第四长度约为上述第三长度的两倍；以及在上述第三虚设受测结构中，上述左焊盘通过一第五传输线耦接上述右焊盘，上述第 五传输线具有一第五长度，上述第五长度约等于上述第一、第二和第三长度的总和，其中上 述第五传输线包括一第一、第二和第三区段，且上述第一区段的长度约等于上述第三长度 和上述第四长度中之一，且上述第二区段的长度约等于上述第一长度，且上述第三区段的 长度约等于上述第二长度。
3.如权利要求1所述的去嵌入的方法，其中上述推导上述待测元件的上述本征传输参 数的步骤包括使用公式[A] = [LeftJiaIfT1*[A’ ]*[RightJiaIfr1计算上述待测元件的 上述本征传输参数，其中[A]、[Left_half]、[A’ ]和[Right_half]均为ABCD矩阵形式，并 且其中[A]代表上述待测元件的上述本征传输参数； [A’ ]代表上述受测结构的上述传输参数； [Left_half]代表左半结构的上述本征传输参数；以及 [Right_half]代表右半结构的上述本征传输参数。
4.如权利要求3所述的去嵌入的方法，其中上述推导上述待测元件的上述本征传输参 数的步骤还包括使用公式[Thru] = [TL_leftl]*[Left_half]*[P_left][Right_half] 计算[Left_half]和[Right_half]，其中[Thru]、[P_left]和[TL_leftl]均为 ABCD 矩阵 形式，并且其中[Thru]代表上述第三虚设受测结构的上述传输参数；[P.left]代表上述受测结构的上述左测试焊盘之一的上述本征传输参数，与上述虚设 受测结构之一的上述左焊盘的上述本征传输参数；以及[TL_leftl]代表乘以[P—rightr1的(上述第一、第二和第三虚设受测结构之一的上述传输参数)，[P.right]-1代表上述受测结构的上述右测试焊盘之一的上述本征传输参数 的反矩阵，与上述虚设受测结构之一的上述右焊盘的上述本征传输参数的反矩阵。
5.如权利要求4所述的去嵌入的方法，其中[左_半]和[右_半]的计算的步骤 还包括计算[垫片_左]和[垫片_右]，其中[左_半]即[Left_half]，[右_半]即 [Right_half]，[垫片_左]即[P_left]，[垫片_右]即[P.right]，其中[垫片_左]和 [垫片_右]由以下列公式计算「1Β/2 "I[P left]=- _C/(l+(A+D)/2) l+BC/2(l+(A+D)/2)_ ["l+BC/2(l+(A+D)/2) Β/2"[P right]=_ C/(l+(A+D)/2) 1 _其中A、B、C和D代表受测结构的AB⑶矩阵的元素，且A、B、C和D代表上述受测结构 的一输入电流、一输出电流、一输入电压和一输出电压之间的关系，并且A、B、C和D可以通 过测量受测结构的散射参数而得到，并将上述散射参数作数学转换成上述ABCD矩阵。
6.如权利要求4所述的去嵌入的方法，其中上述推导上述待测元件的上述本征传输 参数的步骤还包括使用[TL_L1]和[TL_L2]推导[P_left]和[P_right]，其中[TL_L1]和 [TL_L2]为ABCD矩阵形式，分别代表上述第一虚设测试结构和第二虚设测试结构的上述传 输参数。
7.如权利要求6所述的去嵌入的方法，其中上述[P_left和上述[P_right]的上述 推导的步骤包括求解公式[TL_L1] = [P_left]*[M_L]*[P_right]和公式[TL_L1] = [P_ left]*[M_L]*[M_L]*[P_right]，用以得到公式[P_left]*[P_right] = [TL_L1]*[TL_ I^rStTLJJ]，其中[M_L]代表一传输线的ABCD矩阵形式的上述本征传输参数，上述传输 线耦接于上述第一虚设测试结构的上述左焊盘和上述右焊盘之间。
8.一种去嵌入的装置，包括一受测结构，具有多个左测试焊盘和多个右测试焊盘；一待测元件，嵌入于上述受测结构内，并将上述受测结构分成一左半结构和一右半结 构；以及多个虚设受测结构，每一上述虚设受测结构均具有一左焊盘和一右焊盘；其中，上述虚设受测结构的几何结构与上述左半结构和上述右半结构的几何结构相关，使得 上述待测元件的本征传输参数可由上述虚设受测结构的传输参数和上述受测结构的传输 参数推导得到。
9.如权利要求8所述的去嵌入的装置，其中上述虚设受测结构包括一第一虚设受测结 构、一第二虚设受测结构与一第三虚设受测结构，并且其中在上述受测结构中，上述待测元件通过一第一传输线耦接上述左测试焊盘，且上述待 测元件通过一第二传输线耦接上述右测试焊盘，上述第一传输线和第二传输线分别具有一 第一和第二长度，上述第一长度约等于上述第二长度；在上述第一虚设受测结构中，上述左焊盘通过一第三传输线耦接上述右焊盘，上述第 三传输线具有一第三长度；在上述第二虚设受测结构中，上述左焊盘通过一第四传输线耦接上述右焊盘，上述第四传输线具有一第四长度，上述第四长度约为上述第三长度的两倍；以及在上述第三虚设受测结构中，上述左焊盘通过一第五传输线耦接上述右焊盘，上述第 五传输线具有一第五长度，上述第五长度约等于上述第一、第二和第三长度的总和，其中上 述第五传输线包括一第一、第二和第三区段，且上述第一区段的长度约等于上述第三长度 和上述第四长度中之一，且上述第二区段的长度约等于上述第一长度，且上述第三区段的 长度约等于上述第二长度。
10.一种去嵌入的方法，包括形成一半导体基板上的一第一受测结构，上述第一受测结构为对称的且具有一左测试 焊盘和一右测试焊盘；嵌入一待测元件于上述第一受测结构内，上述待测元件将上述受测结构分成一左半结 构和一右半结构，上述左半结构和上述右半结构分别包括一第一传输线和一第二传输线， 上述第一传输线和上述一第二传输线均耦接上述待测元件；形成上述半导体基板上的一第二受测结构，上述第二受测结构具有通过一第三传输线 耦接的左焊盘和右焊盘；测量上述第一受测结构和上述第二受测结构的寄生效应，用以分别作为一第一寄生效 应和一第二寄生效应；计算上述左半结构和上述右半结构的寄生效应，上述计算上述左半结构和上述右半结 构的上述寄生效应使用上述第一寄生效应和上述第二寄生效应；以及使用上述第一寄生效应和上述第二寄生效应以及上述左半结构和上述右半结构的上 述寄生效应，取得上述待测元件的本征传输特性。
11.如权利要求10所述的去嵌入的方法，还包括形成上述半导体基板上的一第三受测结构和一第四受测结构，上述第三受测结构具有 通过一第四传输线耦接的左焊盘和右焊盘，上述第四受测结构具有通过一第五传输线耦接 的左焊盘和右焊盘，上述第三和第四受测结构的上述左和右焊盘与上述第一和第二受测结 构的上述左和右焊盘大致上具有相同的尺寸；测量上述第三受测结构和上述第四受测结构的寄生效应，用以分别作为一第三寄生效 应和一第四寄生效应；以及计算上述受测结构的上述左和右焊盘之一的矩阵形式的一寄生效应。
12.如权利要求11所述的去嵌入的方法，其中上述取得上述待测元件的上述本征传输 特性的步骤包括将上述第一、第二、第三和第四效应表示成传输矩阵形式；以及 通过将上述左半结构的上述寄生效应的一反矩阵、上述第一寄生效应与上述右半结构 的上述寄生效应的一反矩阵相乘，计算传输矩阵形式的上述本征传输特性。
13.如权利要求12所述的去嵌入的方法，其中上述取得上述待测元件的本征传输特性 的步骤还包括通过方程式化上述第四寄生效应与一乘积，用以计算上述左半和右半结构的 上述寄生效应，上述乘积为以下矩阵的乘积乘以上述右焊盘之一的上述寄生效应的一反矩阵的第二寄生效应； 上述左半结构的上述寄生效应； 上述左焊盘之一的上述寄生效应的一反矩阵；以及上述右半结构的上述寄生效应。
14.如权利要求11所述的去嵌入的方法，其中上述形成上述第一、第二、第三和第四受 测结构的步骤使得上述第一传输线与上述第二传输线大致上等长； 上述第四传输线是上述第三传输线的两倍长；以及上述第五传输线包括一第一、第二和第三区段，上述第一区段与上述第一传输线大致 上等长，上述第二区段与上述第二传输线大致上等长，且上述第三区段与上述第三传输线 大致上等长。
全文摘要
本发明提供一种去嵌入的方法和装置，该方法包括形成具有待测元件的受测结构，待测元件嵌入受测结构之内，受测结构具有多个左测试焊盘和多个右测试焊盘，右测试焊盘和左测试焊盘耦接待测元件，待测元件将受测结构分成左半结构和右半结构，每一左半结构和右半结构均具有本征传输参数；形成多个虚设受测结构，每一虚设受测结构均包括左焊盘和右焊盘；测量受测结构和虚设受测结构的传输参数；以及使用左半结构和右结构的本征传输参数与受测结构和虚设受测结构的传输参数，推导待测元件的本征传输参数。本发明可避免过度去嵌入。
文档编号G01R31/26GK101943739SQ20101022259
公开日2011年1月12日 申请日期2010年7月2日 优先权日2009年7月2日
发明者刘莎莉, 卓秀英, 黄俊凯, 黄文社 申请人:台湾积体电路制造股份有限公司